【課題】第１導電型の第１の多結晶シリコン膜と第２導電型の第２の多結晶シリコン膜とを同時にエッチング加工する際の加工精度を向上するための製造方法の提供。
【解決手段】第１導電型の不純物を含む第１の多結晶シリコン膜１０３−１と、第２導電型の不純物を含む第２の多結晶シリコン膜１０３−２とを形成し、前記第１の多結晶シリコン膜をエッチングし、第１のパターンを形成するとともに、前記第２の多結晶シリコン膜をエッチングし、第２のパターンを形成するパターニング工程とを備える。パターニング工程は、第１のパターン及び第２のパターンのそれぞれの側面を露出させるようにエッチングを行う第１のエッチング工程と、露出した側面を酸化して側面に酸化膜を形成する酸化工程と、側面が酸化膜で保護された状態でエッチングを行い、第１の多結晶シリコン膜及び第２の多結晶シリコン膜のパターニングを完了させる第２のエッチング工程とを含む。 （もっと読む）

【課題】金属製のゲート電極（メタル電極）のダメージを熱酸化により修復する際の高誘電率ゲート絶縁膜の結晶化を抑制する。
【解決手段】エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板を処理室内に搬入する工程と、処理室内で、基板を高誘電率ゲート絶縁膜が結晶化しない温度に加熱した状態で、基板に対してプラズマで励起した水素含有ガスと酸素含有ガスとを供給して酸化処理を施す工程と、処理後の基板を処理室内から搬出する工程と、を有し、酸化処理を施す工程では、水素含有ガスの活性化時期と酸素含有ガスの活性化時期とが互いに一致するよう、処理室内への水素含有ガスの供給を開始した後、所定時間経過してから処理室内への酸素含有ガスの供給を開始する。 （もっと読む）

実施形態には、これに限定されないが、第１バリア層と、該第１バリア層上の窒化ガリウムチャネル層と、該窒化ガリウムチャネル層上に存在し、第１サブレイヤーと第２サブレイヤーと第３サブレイヤーとを備える第２バリア層と、を有するヘテロ構造を備える装置とシステムが含まれる。該第１バリア層、第１サブレイヤーおよび第３サブレイヤーは各々アルミニウムを含んでいてもよい。他の実施形態も、本明細書に記載され特許請求される。 （もっと読む）

【課題】ゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネル領域に拡
散するのを抑制し、ソース・ドレイン領域の不純物イオンが部分的にチャネル領
域方向に異常拡散するのを防ぐ。
【解決手段】ゲート絶縁膜３上に、ポリシリコン膜４を被着してゲート電極５
パターンにパターンニングした後、ソース・ドレイン領域９を形成する前に、窒
素を含む雰囲気中で窒化処理を行って、ゲート電極５端部付近のゲート絶縁膜３
中に新たに窒素を導入する。または、ゲート電極５のパターンニング後、ソース
・ドレイン領域９を形成する前に、酸化処理を行うことによってゲート電極５の
パターンニングの際に生じるダメージや汚染の一部を酸化膜中に取り込んで基板
から除去する。その後、窒化処理を行うことにより、酸化処理によってゲート電
極５端部付近に形成され、ダメージを含む酸化膜に積極的に窒素を導入する。 （もっと読む）

【課題】長期絶縁破壊耐性を改善することが可能で、高信頼の炭化珪素半導体装置の製造方法を提供する。
【解決手段】 炭化珪素からなる基板１を不活性ガス雰囲気中で酸化温度まで昇温する段階、酸化温度において基板１上に酸化ガスを導入して基板１の表面を熱酸化する段階、酸化温度において基板１上を不活性ガス雰囲気として熱酸化を停止する段階により、ゲート酸化膜９を成長する工程と、ゲート酸化膜９上に多結晶シリコン膜を成膜し、多結晶シリコン膜を選択的に除去してゲート電極７を形成する工程と、ゲート電極７の少なくとも側面を酸化して、多結晶シリコン熱酸化膜８を形成する工程とを備える。 （もっと読む）

【課題】本発明は、薄膜トランジスタのソース領域やドレイン領域へのコンタクトを確実
にした半導体装置を提供するものである。
【解決手段】本発明における半導体装置において、半導体層上の絶縁膜およびゲイト電極
上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間
絶縁膜と、前記第２の層間絶縁膜、前記第１の層間絶縁膜、および前記絶縁膜に設けられ
たコンタクトホールとを有する。前記第１の絶縁層の膜厚は、前記積層の絶縁膜の合計膜
厚の１／３以下に形成する。 （もっと読む）

【課題】低温プロセスで製造でき、リーク電流が抑制された電子素子を提供する。
【解決手段】基板１０上に、端部断面のテーパー角度が６０°以下である下部電極２２と、前記下部電極２２上に配置され、水素原子の含有率が３原子％以下であり、波長６５０ｎｍにおける屈折率ｎが１．４７５以下であるＳｉＯ_２膜２４と、前記ＳｉＯ_２膜２４上に配置され、前記下部電極２２と重なり部を有する上部電極２６と、を有する電子素子である。 （もっと読む）

【課題】ゲート配線として耐熱性の導電性材料であるタングステン層を用いた場合に、タングステン層の比抵抗を低くすることによって、配線抵抗を十分に低減することを目的とする。
【解決手段】半導体層と、ゲート配線と、前記半導体層と前記ゲート配線との間に挟まれたゲート絶縁層とを有し、前記ゲート配線はタングステン層を有し、前記タングステン層中の酸素濃度を３０ｐｐｍ以下とすることによって、配線抵抗を十分に低減することができる。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１に形成したｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン用のｎ^＋型半導体領域７ｂおよびゲート電極ＧＥ１上と、ｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン用のｐ^＋型半導体領域８ｂおよびゲート電極ＧＥ２上とに、ニッケル白金シリサイドからなる金属シリサイド層１３ｂをサリサイドプロセスで形成する。その後、半導体基板１全面上に引張応力膜ＴＳＬ１を形成してから、ｐチャネル型ＭＩＳＦＥＴＱｐ上の引張応力膜ＴＳＬ１をドライエッチングで除去し、半導体基板１全面上に圧縮応力膜ＣＳＬ１を形成してからｎチャネル型ＭＩＳＦＥＴＱｎ上の圧縮応力膜ＣＳＬ１をドライエッチングで除去する。金属シリサイド層１３ｂにおけるＰｔ濃度は、表面が最も高く、表面から深い位置になるほど低くなっている。 （もっと読む）

【課題】半導体装置の消費電力を低減させることができる半導体装置の製造方法を提供する。
【解決手段】基板（Ｓ１）を準備する工程と、テンプレート（Ｓ２）を準備する工程と、前記テンプレート表面にゲート電極（１０）を形成する工程と、前記基板およびテンプレートを貼り合わせる工程と、前記テンプレートから前記基板および前記ゲート電極を一体的に剥離して前記ゲート電極を前記テンプレートから前記基板に転写するする工程と、を有する。かかる方法によれば、ゲート電極の表面の平坦性が向上し、その上に形成されるゲート絶縁膜（１２）の表面の平坦性も向上する。その結果、ゲート絶縁膜の薄膜化が容易となり、半導体装置の消費電力の低減ができる。 （もっと読む）

【課題】ニッケル系メタル・シリサイドとコンタクト用メタル間でのコンタクト抵抗の低抵抗化がホールの微細化に伴って、困難になるという問題がることが、本願発明者の検討により明らかとなった。
【解決手段】本願の一つの発明は、ニッケル系メタル・シリサイドによりソース・ドレイン領域等のシリサイデーションを施したＭＩＳＦＥＴを有する半導体集積回路装置の製造方法において、プリ・メタル絶縁膜に設けられたコンタクト・ホールにバリア・メタルを形成する前に、シリサイド膜の上面に対して、窒素水素間結合を有するガスを主要なガス成分の一つとして含む非プラズマ還元性気相雰囲気中で、熱処理を実行するものである。 （もっと読む）

【課題】マスク数の少ない薄膜トランジスタ及び表示装置の作製方法を提供する。
【解決手段】第１の導電膜と、絶縁膜と、半導体膜と、不純物半導体膜と、第２の導電膜とを積層し、この上にレジストマスクを形成し、第１のエッチングを行って薄膜積層体を形成し、該第１の導電膜に対してサイドエッチングを伴う第２のエッチングをドライエッチングにより行ってゲート電極層を形成し、その後ソース電極及びドレイン電極等を形成することで、薄膜トランジスタを作製する。ドライエッチングを行う前に、少なくともエッチングされた半導体膜の側壁を酸化処理することが好ましい。 （もっと読む）

【課題】プラグとシリサイド領域との間の電気抵抗を小さくすることができる半導体装置およびその製造方法を提供する。
【解決手段】シリサイド領域ＳＣｓ、ＳＣｇを各々が有する少なくとも１つの半導体素子ＮＴ、ＰＴが半導体基板ＳＢ上に形成される。シリサイド領域上に層間絶縁膜が形成される。シリサイド領域ＳＣｓ、ＳＣｇからなる底面を有する内面が設けられたスルーホールＴＨが層間絶縁膜ＩＬＤ１に形成される。内面を被覆するＴｉ（チタン）膜が化学気相成長法によって形成される。内面を被覆するバリアメタル膜を形成するためにＴｉ膜ＴＦの少なくとも表面部が窒化される。バリアメタル膜を介してスルーホールＴＨを埋めるプラグが形成される。 （もっと読む）

【課題】有機ゲート絶縁膜表面にダメージが入ることなくソース・ドレイン電極表面に金属酸化物膜を形成する、またはソース・ドレイン電極表面に金属酸化物膜を形成した後にダメージ層を修復することを可能にする。
【解決手段】表面が絶縁性を有する基板１１上に離間して形成されたソース・ドレイン電極１２、１３と、前記ソース・ドレイン電極１２、１３の表面に形成された金属酸化物膜１４、１５と、前記基板１１上に形成されていて前記金属酸化物膜１４、１５を被覆する有機半導体層１６と、前記有機半導体層１６上に形成されたゲート絶縁膜１７と、前記ゲート絶縁膜１７上に形成されたゲート電極１８を備えた有機半導体装置である。 （もっと読む）

【課題】所望のシリサイド膜を形成しつつ、半導体装置の生産性を向上することが可能な半導体装置の製造方法を提供する。
【解決手段】第１の圧力の不活性雰囲気中において、第１の加熱温度の第１の加熱処理により、ソース・ドレイン拡散層のシリコンとソース・ドレイン拡散層上の金属とを反応させて、ソース・ドレイン拡散層の上部をシリサイド化してシリサイド膜を形成し、第２の圧力の酸化性雰囲気において、第２の加熱温度の第２の加熱処理により、素子分離絶縁膜の上の金属膜の少なくとも表面を選択的に酸化して、金属酸化膜を形成し、第１の加熱温度および第２の加熱温度よりも高い第３の加熱温度の第３の加熱処理により、シリサイド膜のシリコンの濃度を増加し、素子分離絶縁膜上の金属酸化膜および金属膜の未反応部分を選択的に除去する。 （もっと読む）

【課題】 反射防止膜を使用しなくてもアルミニウム配線パターンを高精度に形成できる半導体装置の製造方法を提供する。
【解決手段】 半導体基板１０上にアルミニウム層もしくはアルミニウム合金層３をバリアメタル層２を介して形成し、アルミニウム合金層３の表面にドライエッチングガスを用いて均一な微細凹凸を有する表面層３ａを形成する。そして、アルミニウム合金層上にフォトレジストを塗布し、フォトレジストを配線パターンを有するフォトマスクを用いて露光し、現像して配線パターンを形成し、フォトレジストをマスクにして、アルミニウム合金層をエッチングしアルミニウム配線５を形成する。表面層３ａを窒素および酸素条件下でアッシング処理して表面層３ａの凹凸より細かい凹凸を有する酸化膜を形成することによって反射率を大きく低下させることができる。 （もっと読む）

【課題】閾値電圧以外の電流特性に大きな影響を与えることなく、選択的に閾値電圧を制御できる有機薄膜トランジスタを提供する。
【解決手段】本発明の有機薄膜トランジスタ１００は、基板１上に、ゲート電極２と、ゲート絶縁膜３と、ソース電極４と、ドレイン電極５と、有機半導体層７とが形成されており、さらに、ソース電極４表面に、ベンゼンチオール化合物からなるチオール化合物層８が形成され、ドレイン電極５の表面に、ベンゼンチオール化合物からなるチオール化合物層９が形成されている。 （もっと読む）

【課題】低いコンタクト抵抗および高い耐食性を両立したＡｌ合金膜を有する表示装置を提供する。
【解決手段】酸化物導電膜とＡｌ合金膜とが直接接触しており、前記Ａｌ合金膜の接触表面に合金成分が析出して存在する表示装置であって、前記Ａｌ合金膜が、Ｎｉ、Ａｇ、Ｚｎ及びＣｏよりなる群から選ばれる元素（以下Ｘ１と称することがある）の少なくとも１種以上、且つ前記元素Ｘ１と金属間化合物を形成することのできる元素（以下Ｘ２と称することがある）の少なくとも１種以上を含み、最大径１５０ｎｍ以下のＸ１−Ｘ２又はＡｌ−Ｘ１−Ｘ２で示される金属間化合物が形成されており、前記Ａｌ合金膜の接触表面の算術平均粗さＲａが２．２ｎｍ以上２０ｎｍ以下ある。 （もっと読む）

【課題】 本発明は、金属ゲート電極表面を低温で金属絶縁膜に変え、デバイスの、すなわち、回路・システムの信頼性を向上するデバイス構造、および、その製作方法を提供することを目的とする。
【解決手段】 本発明の半導体装置は、ＭＯＳデバイスのゲート電極を金属を用いて形成し、その側壁を金属絶縁膜に改質し、デバイスの信頼性を向上したことを特徴とする。また、良質な金属絶縁膜を、低温で形成したことを特徴とする。 （もっと読む）

【課題】アルミニウム系の配線材料として用いた場合でも、十分な耐ヒロック性に備えるとともに、ドライエッチングを適用でき、さらに、レジストマスクを剥離する際に用いる剥離液によって、配線がエッチングされることのない電気的固体装置、電気光学装置、および電気的固体装置の製造方法を提供すること。
【解決手段】電気光学装置１００において、素子基板１０上に走査線３ａなどの配線を形成するにあたって、ネオジウムを２ａｔｍ％未満含有するアルミニウム合金膜を用いるとともに、走査線３ａの上面および側面を酸化して表面保護膜３１ａを形成する。このため、走査線３ａは、耐ヒロック性が高いとともに、表面保護膜３１ａ、３１ｅによってアルカリ性の剥離液から保護される。 （もっと読む）