半導体装置およびその製造方法

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１に形成したｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン用のｎ^＋型半導体領域７ｂおよびゲート電極ＧＥ１上と、ｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン用のｐ^＋型半導体領域８ｂおよびゲート電極ＧＥ２上とに、ニッケル白金シリサイドからなる金属シリサイド層１３ｂをサリサイドプロセスで形成する。その後、半導体基板１全面上に引張応力膜ＴＳＬ１を形成してから、ｐチャネル型ＭＩＳＦＥＴＱｐ上の引張応力膜ＴＳＬ１をドライエッチングで除去し、半導体基板１全面上に圧縮応力膜ＣＳＬ１を形成してからｎチャネル型ＭＩＳＦＥＴＱｎ上の圧縮応力膜ＣＳＬ１をドライエッチングで除去する。金属シリサイド層１３ｂにおけるＰｔ濃度は、表面が最も高く、表面から深い位置になるほど低くなっている。

Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298

【特許請求の範囲】
【請求項１】
ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタとを含む半導体装置であって、
半導体基板と、
前記半導体基板上にそれぞれゲート絶縁膜を介して形成された、前記ｎチャネル型電界効果トランジスタの第１ゲート電極および前記ｐチャネル型電界効果トランジスタの第２ゲート電極と、
前記半導体基板に形成され、前記ｎチャネル型電界効果トランジスタのソースまたはドレインとして機能するｎ型の第１半導体領域および前記ｐチャネル型電界効果トランジスタのソースまたはドレインとして機能するｐ型の第２半導体領域と、
前記第１半導体領域上および前記第２半導体領域上に形成された金属シリサイド層と、
前記半導体基板上に、前記第１ゲート電極および前記第１半導体領域を覆うように形成された引張応力膜と、
前記半導体基板上に、前記第２ゲート電極および前記第２半導体領域を覆うように形成された圧縮応力膜と、
を有し、
前記圧縮応力膜の少なくとも一部が、前記引張応力膜上に重なっており、
前記金属シリサイド層はＰｔを含有し、
前記第２半導体領域上の前記金属シリサイド層の表面のＰｔ濃度が、前記第２半導体領域上の前記金属シリサイド層の内部のＰｔ濃度よりも高いことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記金属シリサイド層は、ニッケル白金シリサイドからなることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第２半導体領域上の前記金属シリサイド層は、前記金属シリサイド層の表面から深くなるほど、Ｐｔ濃度が低くなり、
前記第２半導体領域上の前記金属シリサイド層の表面のＰｔ濃度は、前記第１半導体領域上の前記金属シリサイド層の表面のＰｔ濃度よりも高いことを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第２半導体領域上の前記金属シリサイド層の表面のＰｔ濃度は、前記第１半導体領域上の前記金属シリサイド層の表面のＰｔ濃度の１．５倍以上であることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記金属シリサイド層の表面には酸化膜が形成されていることを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記第２半導体領域上の前記金属シリサイド層の表面の前記酸化膜の厚みは、前記第１半導体領域上の前記金属シリサイド層の表面の前記酸化膜の厚みよりも厚いことを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記引張応力膜上に形成され、前記引張応力膜と同じ平面形状の第１絶縁膜を更に有し、
前記第１絶縁膜は、前記圧縮応力膜とは異なる材料により形成されており、
前記圧縮応力膜の少なくとも一部が、前記第１絶縁膜および前記引張応力膜の積層膜上に重なっていることを特徴とする半導体装置。
【請求項８】
第１導電型の第１電界効果トランジスタと第２導電型の第２電界効果トランジスタとを含む半導体装置であって、
半導体基板と、
前記半導体基板上にそれぞれゲート絶縁膜を介して形成された、前記第１電界効果トランジスタの第１ゲート電極および前記第２電界効果トランジスタの第２ゲート電極と、
前記半導体基板に形成され、前記第１電界効果トランジスタのソースまたはドレインとして機能する前記第１導電型の第１半導体領域および前記第２電界効果トランジスタのソースまたはドレインとして機能する前記第２導電型の第２半導体領域と、
前記第１半導体領域上および前記第２半導体領域上に形成された金属シリサイド層と、
前記半導体基板上に、前記第１ゲート電極および前記第１半導体領域を覆うように形成された、第１絶縁膜および前記第１絶縁膜上の第１応力膜からなる積層膜と、
前記半導体基板上に、前記第２ゲート電極および前記第２半導体領域を覆うように形成された第２応力膜と、
を有し、
前記第１応力膜は、圧縮応力膜または引張応力膜の一方であり、前記第２応力膜は、圧縮応力膜または引張応力膜の他方であり、
前記第１応力膜と前記第１絶縁膜とは異なる材料からなり、
前記積層膜は前記第２ゲート電極および前記第２半導体領域上には形成されておらず、
前記第２応力膜の少なくとも一部が、前記積層膜上に重なっていることを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記第１絶縁膜は、酸化シリコン膜であることを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置において、
前記第１導電型はｐ型であり、前記第２導電型はｎ型であり、
前記第１応力膜は圧縮応力膜であり、前記第２応力膜は引張応力膜であることを特徴とする半導体装置。
【請求項１１】
請求項９記載の半導体装置において、
前記積層膜は、前記第１応力膜上に形成された第２絶縁膜を更に有し、
前記第２絶縁膜は、前記第２応力膜とは異なる材料により形成され、
前記第２応力膜の少なくとも一部が、前記第１絶縁膜、前記第１応力膜および前記第２絶縁膜からなる前記積層膜上に重なっていることを特徴とする半導体装置。
【請求項１２】
第１導電型の第１電界効果トランジスタと第２導電型の第２電界効果トランジスタとを含む半導体装置であって、
半導体基板と、
前記半導体基板上にそれぞれゲート絶縁膜を介して形成された、前記第１電界効果トランジスタの第１ゲート電極および前記第２電界効果トランジスタの第２ゲート電極と、
前記半導体基板に形成され、前記第１電界効果トランジスタのソースまたはドレインとして機能する前記第１導電型の第１半導体領域および前記第２電界効果トランジスタのソースまたはドレインとして機能する前記第２導電型の第２半導体領域と、
前記第１半導体領域上および前記第２半導体領域上に形成された金属シリサイド層と、
前記半導体基板上に、前記第１および第２ゲート電極と前記第１および第２半導体領域とを覆うように形成された第１絶縁膜と、
前記第１絶縁膜上に、前記第１ゲート電極および前記第１半導体領域を覆うように形成された第１応力膜と、
前記第１絶縁膜上に、前記第２ゲート電極および前記第２半導体領域を覆うように形成された第２応力膜と、
を有し、
前記第１応力膜は、圧縮応力膜または引張応力膜の一方であり、前記第２応力膜は、圧縮応力膜または引張応力膜の他方であり、
前記第２応力膜の少なくとも一部が、前記第１応力膜上に重なっており、
前記第１絶縁膜は、前記第１応力膜とは異なる材料からなり、かつ引張または圧縮のいずれかの応力膜であることを特徴とする半導体装置。
【請求項１３】
請求項１２記載の半導体装置において、
前記第１絶縁膜は、炭化シリコン膜、炭窒化シリコン膜または炭酸化シリコン膜であり、
前記第１応力膜は、窒化シリコン膜であることを特徴とする半導体装置。
【請求項１４】
請求項１３記載の半導体装置において、
前記第１絶縁膜は引張応力膜であることを特徴とする半導体装置。
【請求項１５】
請求項１３記載の半導体装置において、
前記第１応力膜上に形成され、前記引張応力膜と同じ平面形状の第２絶縁膜を更に有し、
前記第２絶縁膜は、前記第２応力膜とは異なる材料により形成され、
前記第２応力膜の少なくとも一部が、前記第２絶縁膜および前記第１応力膜の積層膜上に重なっていることを特徴とする半導体装置。
【請求項１６】
第１導電型の第１電界効果トランジスタと第２導電型の第２電界効果トランジスタとを含む半導体装置であって、
半導体基板と、
前記半導体基板上にそれぞれゲート絶縁膜を介して形成された、前記第１電界効果トランジスタの第１ゲート電極および前記第２電界効果トランジスタの第２ゲート電極と、
前記半導体基板に形成され、前記第１電界効果トランジスタのソースまたはドレインとして機能する前記第１導電型の第１半導体領域および前記第２電界効果トランジスタのソースまたはドレインとして機能する前記第２導電型の第２半導体領域と、
前記第１半導体領域上および前記第２半導体領域上に形成された金属シリサイド層と、
前記半導体基板上に、前記第１および第２ゲート電極と前記第１および第２半導体領域とを覆うように形成された第１応力膜と、
前記第１応力膜上に、前記第２ゲート電極および前記第２半導体領域を覆うように形成された第２応力膜と、
を有し、
前記第１応力膜は、圧縮応力膜または引張応力膜の一方であり、前記第２応力膜は、圧縮応力膜または引張応力膜の他方であり、
前記第２ゲート電極および前記第２半導体領域を覆う部分の前記第１応力膜の厚みが、前記第１ゲート電極および前記第１半導体領域を覆う部分の前記第１応力膜の厚みよりも薄いことを特徴とする半導体装置。
【請求項１７】
請求項１６記載の半導体装置において、
前記第１導電型はｎ型であり、前記第２導電型はｐ型であり、
前記第１応力膜は引張応力膜であり、前記第２応力膜は圧縮応力膜であることを特徴とする半導体装置。
【請求項１８】
請求項１７記載の半導体装置において、
前記第１応力膜上に形成された第２絶縁膜を更に有し、
前記第２絶縁膜は、前記第２応力膜とは異なる材料により形成され、
前記第２応力膜の少なくとも一部が、前記第２絶縁膜上に重なっていることを特徴とする半導体装置。
【請求項１９】
第１導電型の第１電界効果トランジスタと第２導電型の第２電界効果トランジスタとを含む半導体装置であって、
半導体基板と、
前記半導体基板上にそれぞれゲート絶縁膜を介して形成された、前記第１電界効果トランジスタの第１ゲート電極および前記第２電界効果トランジスタの第２ゲート電極と、
前記半導体基板に形成され、前記第１電界効果トランジスタのソースまたはドレインとして機能する前記第１導電型の第１半導体領域および前記第２電界効果トランジスタのソースまたはドレインとして機能する前記第２導電型の第２半導体領域と、
前記第１半導体領域上および前記第２半導体領域上に形成された金属シリサイド層と、
前記半導体基板上に、前記第１および第２ゲート電極と前記第１および第２半導体領域とを覆うように形成された第１絶縁膜と、
前記第１絶縁膜上に、前記第１ゲート電極および前記第１半導体領域を覆うように形成された、第２絶縁膜および前記第２絶縁膜上の第１応力膜からなる積層膜と、
前記第１絶縁膜上に、前記第２ゲート電極および前記第２半導体領域を覆うように形成された第２応力膜と、
を有し、
前記第１応力膜は、圧縮応力膜または引張応力膜の一方であり、前記第２応力膜は、圧縮応力膜または引張応力膜の他方であり、
前記第２応力膜の少なくとも一部が、前記積層膜上に重なっており、
前記第２絶縁膜は、前記第１絶縁膜および前記第１応力膜とは異なる材料からなり、
前記第１絶縁膜は、引張または圧縮のいずれかの応力膜であることを特徴とする半導体装置。
【請求項２０】
請求項１９記載の半導体装置において、
前記第１絶縁膜と前記第１応力膜とは、窒化シリコンからなることを特徴とする半導体装置。
【請求項２１】
請求項２０記載の半導体装置において、
前記第１絶縁膜は引張の応力膜であることを特徴とする半導体装置。
【請求項２２】
請求項１９記載の半導体装置において、
前記積層膜は、前記第１応力膜上に形成された第３絶縁膜を更に有し、
前記第３絶縁膜は、前記第２応力膜とは異なる材料により形成され、
前記第２応力膜の少なくとも一部が、前記第２絶縁膜、前記第１応力膜および前記第３絶縁膜からなる前記積層膜上に重なっていることを特徴とする半導体装置。
【請求項２３】
ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタとを含む半導体装置の製造方法であって、
（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板上に、前記ｎチャネル型電界効果トランジスタの第１ゲート電極と前記ｐチャネル型電界効果トランジスタの第２ゲート電極とを、それぞれゲート絶縁膜を介して形成する工程、
（ｃ）前記半導体基板に、前記ｎチャネル型電界効果トランジスタのソースまたはドレインとして機能するｎ型の第１半導体領域と、前記ｐチャネル型電界効果トランジスタのソースまたはドレインとして機能するｐ型の第２半導体領域とを形成する工程、
（ｄ）前記第１半導体領域上および前記第２半導体領域上に金属シリサイド層を形成する工程、
（ｅ）前記（ｄ）工程後、前記半導体基板上に、前記第１および第２ゲート電極と前記第１および第２半導体領域とを覆うように、引張応力膜を形成する工程、
（ｆ）前記（ｅ）工程後、前記第２ゲート電極および前記第２半導体領域を覆う部分の前記引張応力膜を除去し、かつ前記第１ゲート電極および前記第１半導体領域を覆う部分の前記引張応力膜を残す工程、
（ｇ）前記（ｆ）工程後、前記半導体基板上に、前記引張応力膜、前記第２ゲート電極および前記第２半導体領域を覆うように、圧縮応力膜を形成する工程、
を有し、
前記（ｄ）工程で形成された前記金属シリサイド層は、Ｐｔを含有し、前記金属シリサイド層の表面のＰｔ濃度が、前記金属シリサイド層の内部のＰｔ濃度よりも高いことを特徴とする半導体装置の製造方法。
【請求項２４】
請求項２３記載の半導体装置の製造方法において、
前記（ｄ）工程は、
（ｄ１）前記第１および第２半導体領域上を含む前記半導体基板上に、Ｐｔを含有する金属膜を形成する工程、
（ｄ２）前記（ｄ１）工程後、第１熱処理を行って前記金属膜と前記第１および第２半導体領域とを反応させて、前記金属シリサイド層を形成する工程、
（ｄ３）前記（ｄ２）工程後、前記（ｄ２）工程にて反応しなかった前記金属膜を除去する工程、
（ｄ４）前記（ｄ３）工程後、前記第１熱処理よりも高い熱処理温度で第２熱処理を行って、前記金属シリサイド層を前記第１および第２半導体領域と更に反応させる工程、
を有することを特徴とする半導体装置の製造方法。
【請求項２５】
請求項２４記載の半導体装置の製造方法において、
前記（ｄ２）工程の前記第１熱処理の熱処理温度は２９０℃以下で、熱処理時間は３０秒以下であることを特徴とする半導体装置の製造方法。
【請求項２６】
請求項２５記載の半導体装置の製造方法において、
前記（ｄ４）工程の前記第２熱処理の熱処理温度は５２５℃以下で、熱処理時間は３０秒以下であることを特徴とする半導体装置の製造方法。
【請求項２７】
請求項２６記載の半導体装置の製造方法において、
前記（ｄ１）工程で形成された前記金属膜は、ニッケルと白金の合金膜であり、
前記金属シリサイド層は、ニッケル白金シリサイドからなることを特徴とする半導体装置の製造方法。
【請求項２８】
請求項２７記載の半導体装置の製造方法において、
前記（ｄ２）工程では、（Ｎｉ_１−ｙＰｔ_ｙ）_２Ｓｉ相の前記金属シリサイド層が形成され、
前記（ｄ４）工程では、前記第２熱処理により、Ｎｉ_１−ｙＰｔ_ｙＳｉ相の前記金属シリサイド層が形成されることを特徴とする半導体装置の製造方法。
【請求項２９】
請求項２３記載の半導体装置の製造方法において、
前記（ｄ）工程後で、前記（ｅ）工程前に、
（ｄ５）前記金属シリサイド層の表面を酸化する工程、
を更に有することを特徴とする半導体装置の製造方法。
【請求項３０】
第１導電型の第１電界効果トランジスタと第２導電型の第２電界効果トランジスタとを含む半導体装置の製造方法であって、
（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板上に、前記第１電界効果トランジスタの第１ゲート電極と前記第２電界効果トランジスタの第２ゲート電極とを、それぞれゲート絶縁膜を介して形成する工程、
（ｃ）前記半導体基板に、前記第１電界効果トランジスタのソースまたはドレインとして機能する前記第１導電型の第１半導体領域と、前記第２電界効果トランジスタのソースまたはドレインとして機能する前記第２導電型の第２半導体領域とを形成する工程、
（ｄ）前記第１半導体領域上および前記第２半導体領域上に金属シリサイド層を形成する工程、
（ｅ）前記（ｄ）工程後、前記半導体基板上に、前記第１および第２ゲート電極と前記第１および第２半導体領域とを覆うように、第１絶縁膜を形成する工程、
（ｆ）前記（ｅ）工程後、前記第１絶縁膜上に、前記第１および第２ゲート電極と前記第１および第２半導体領域とを覆うように、前記第１絶縁膜とは異なる材料からなる第１応力膜を形成する工程、
（ｇ）前記（ｆ）工程後、前記第２ゲート電極および前記第２半導体領域を覆う部分の前記第１応力膜を除去して前記第１絶縁膜を露出させ、かつ前記第１ゲート電極および前記第１半導体領域を覆う部分の前記第１応力膜を残す工程、
（ｈ）前記（ｇ）工程後、前記第１応力膜で覆われていない部分の前記第１絶縁膜を除去して、前記第２半導体領域上の前記金属シリサイド層を露出させる工程、
（ｉ）前記（ｈ）工程後、前記半導体基板上に、前記第１応力膜と前記第１絶縁膜の積層膜、前記第２ゲート電極および前記第２半導体領域を覆うように、第２応力膜を形成する工程、
を有し、
前記第１応力膜は、圧縮応力膜または引張応力膜の一方であり、前記第２応力膜は、圧縮応力膜または引張応力膜の他方であることを特徴とする半導体装置の製造方法。
【請求項３１】
請求項３０記載の半導体装置の製造方法において、
前記第１絶縁膜は、酸化シリコン膜であることを特徴とする半導体装置の製造方法。
【請求項３２】
請求項３１記載の半導体装置の製造方法において、
前記第１導電型はｐ型であり、前記第２導電型はｎ型であり、
前記第１応力膜は圧縮応力膜であり、前記第２応力膜は引張応力膜であることを特徴とする半導体装置の製造方法。

【図１】