【課題】 液晶表示装置の薄膜トランジスタパネルにおいて、比較的簡単な方法により、ゲート配線の上面による外光反射に起因するコントラスト低下を抑制する。
【解決手段】 ゲート電極２およびゲート配線３を、Ａｌを主成分としてＮｉを含有するＡｌ合金によって形成し、それらの上面に変色用処理液を用いて変色層２ａ、３ａを形成すると、変色層２ａ、３ａの反射率がＡｌ合金の反射率よりも低くなるので、ゲート配線３の上面による外光反射に起因するコントラスト低下を抑制することができる。 （もっと読む）

【課題】仕事関数値が高く、熱耐性がある低抵抗なキャパシタ用電極を提供する。
【解決手段】互いに対向する第１面及び第２面を有するキャパシタ用電極であって、酸素原子及び窒素原子を含有し、厚み方向における第１面と第２面の間に酸素原子の濃度が最大値を示す位置Ａを有し、窒素原子は位置Ａよりも第１面側にのみ存在することを特徴とする、キャパシタ用電極。 （もっと読む）

【課題】金属シリサイド膜の膜厚が薄くなってきたり、拡散層幅が小さくなってくると、拡散層上の金属シリサイドが凝集反応を起こしやすくなる、という問題があった。
【解決手段】半導体装置１００は、半導体基板２と、半導体基板内に設けられた拡散層４と、半導体基板上に設けられたゲート絶縁膜１２と、ゲート絶縁膜上に設けられたゲート電極１４と、拡散層上に選択的に設けられたＮｉシリサイド層８と、を含み、Ｎｉシリサイド層８上にはＣｏを主成分とするメタルキャップ膜１８が選択的に設けられている。 （もっと読む）

【課題】ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴで異なる金属膜を使用する場合であっても、両方のゲート電極を同時に加工できる技術を提供する。
【解決手段】ｐチャネル型ＭＩＳＦＥＴ形成領域に改質膜１１を形成している。改質膜１１は、ポリシリコン膜９にリンを導入することにより形成されている。この改質膜１１は、ポリシリコン膜９よりもエッチング速度が速くなる性質がある。このことから、ｐチャネル型ＭＩＳＦＥＴ形成領域において、改質膜１１とポリシリコン膜９をすべてエッチングする際、ｎチャネル型ＭＩＳＦＥＴ形成領域においては、ポリシリコン膜９がすべてエッチングされずに一部が残存する。これにより、ｐチャネル型ＭＩＳＦＥＴ形成領域に形成されている膜の総膜厚と、ｎチャネル型ＭＩＳＦＥＴ形成領域に形成されている膜の総膜厚の差が緩和される。 （もっと読む）

【課題】抵抗率が改善された、共形性の高い拡散バリアの、インシチュウによる構築を遂行する。
【解決手段】本発明の一態様では、処理チャンバと、シャワーヘッドと、ウエハ支持体と、ＲＦシグナル手段とを有していてもよい。シャワーヘッドを具備することにより、処理チャンバ内にガスを供給する。ウエハ支持体は、処理チャンバ内でウエハを支持するために具備される。シャワーヘッドに第１のＲＦシグナルを供給しまたウエハ支持体に第２のＲＦシグナルを供給するために、ＲＦシグナル手段がシャワーヘッドとウエハ支持体の両方に結合していてもよい。あるいは、ＲＦシグナル手段は、ウエハ支持体にＲＦシグナルを供給するためにウエハ支持体だけに結合していてもよい。本発明の態様を実施することによりアルミニウムや銅等のコンタクトメタルの拡散を防止する拡散バリアの能力を、向上させることができる。 （もっと読む）

【課題】集積回路のためのアルミニウム相互接続部メタライゼーションを、所望によりアルゴンが追加されてもよい純粋な酸素雰囲気中で制御可能に酸化させる。
【解決手段】ウエハ３２をアルミニウムスパッタリング中に生じる３００℃を超える温度からアルミめっきを施したウエハをプラスチックカセット３４に装填させることを可能にする１００℃未満まで冷却させるので有利に行われる。酸化は高真空搬送チャンバ６２と低真空搬送チャンバ４０の間の通過チャンバ５６、８０内で制御可能に行うことができる。酸素分圧は有利には０.０１〜１トール、好ましくは０.１〜０.５トールである。１トールを超える全圧にアルゴンを添加すると、ウエハが水冷却ペデスタル上に載置された場合にウエハ冷却が促進される。スパッタチャンバへの酸素逆流を防止するために冷却チャンバは冷却中に真空ポンプで排気されず最初にアルゴンが次に酸素が冷却チャンバにパルスされる。 （もっと読む）

【課題】コストを低減した半導体装置を提供する。
【解決手段】半導体基板１００表面部にチャネル領域１０１を挟むように形成された拡散層１０２と、チャネル領域１０１上に形成されたゲート絶縁膜１０３を有し、Ｎ型ＭＯＳＦＥＴのゲート電極１０４は第１のニッケルシリサイド層１０４ａ及び第１のニッケルシリサイド層１０４ａ上に形成され第１のニッケルシリサイド層１０４ａよりニッケル含有率が高い第２のニッケルシリサイド層１０４ｂからなり、Ｐ型ＭＯＳＦＥＴのゲート電極１０４は第２のニッケルシリサイド層１０４ｂよりニッケル含有率が高い第３のニッケルシリサイド層からなる。 （もっと読む）

【課題】Ａｌ合金中の合金元素を少なくしても、透明酸化物導電膜との接触抵抗を低くすることのできる低接触電気抵抗型電極、およびこうした電極を製造するための有用な方法、並びにこうした電極を備えた表示装置を提供する。
【解決手段】本発明の低接触電気抵抗型電極は、酸化物透明導電膜と直接接触するＡｌ合金薄膜からなる低接触電気抵抗型電極において、前記Ａｌ合金は、Ａｌよりもイオン化傾向が小さい金属元素を０．１〜１．０原子％の割合で含有し、且つＡｌ合金薄膜の酸化物透明電極と直接接触するＡｌ合金薄膜表面は、最大高さ粗さＲｚで５ｎｍ以上の凹凸が形成されたものである。 （もっと読む）

【課題】ＭＩＳ構造に於けるゲート長を、ゲート電極異方性ドライエッチング後のゲート長よりも更に確実に且つ低コストで短くすること。
【解決手段】レジストパターン４を形成し、それをマスクとして異方性ドライエッチングを行うことによりゲート電極５をゲート絶縁膜２上に形成し、レジストパターン４を除去する。次に、Ｏ₂ガス等の酸化性ガスを用いて酸化処理を半導体基板１に対して行い、ゲート電極６の上面部及び側壁部の全体を被覆する酸化膜７を形成する。次に、酸化膜７に対して異方性ドライエッチングを行うことにより、ゲート電極６の側壁部上に、ＬＤＤイオン注入のためのオフセットスペーサ絶縁膜９を形成する。ゲート電極６のゲート長Ｌは、寸法Ｌｒ及びゲート長Ｌｇよりも小さくなる。活性酸化種を用いて酸化処理を行っても良い。その場合、６００℃以下でＨ₂ガス又は／及びＮ₂ガスをも用いても良い。 （もっと読む）

【課題】MOS構造の半導体装置において、ゲート電極をイオン注入のチャネリングに対して強い構造とする。
【解決手段】半導体基板上でゲート絶縁膜の上に半導体材料を堆積してゲート電極を形成する。このゲート電極の表面または内部に非晶質層を形成する。その後、ゲートサイドウォールを形成し、ゲート電極およびサイドウォールをマスクとして半導体基板に不純物をイオン注入し、ソース／ドレインを形成する。非晶質層としては、窒素を１×１０^２０〜１×１０^２２／ｃｍ^３個含む層を形成する。これを、熱処理に対する不純物析出抑制層とし、イオン注入に対するチャネリング防止層とする。 （もっと読む）

【課題】微細化、集積化が可能で、製造プロセスが単純であり、出力電圧特性の対称性が良好な半導体装置とその製造方法を提供する。
【解決手段】第一ゲート電極１１、第一ゲート絶縁膜１２、第一半導体膜１３、第一ソース電極１４および第一ドレイン電極１５を含む第一トランジスタ１０と、第二ゲート電極２１、第二ゲート絶縁膜２２、第二半導体膜２３、第二ソース電極２４および第二ドレイン電極２５を含む第二トランジスタ２０と、を備え、第一半導体膜１３がｐ型有機半導体材料を含み、第二半導体膜２３がｎ型有機半導体材料を含み、第一ゲート電極１１と第二ゲート電極２１とが電気的に接続され、第一ドレイン電極１５と第二ドレイン電極２５とが電気的に接続され、第一ゲート絶縁膜１２の膜厚Ｔ１が、第二ゲート絶縁膜２２の膜厚Ｔ２よりも大きいことを特徴とする。 （もっと読む）

【課題】絶縁膜に開口された接続孔の内部に、チタン膜上に窒化チタン膜が形成された積層構造のバリアメタル膜を介して金属膜を埋め込んだ接続部における不具合を回避する。
【解決手段】コンタクトホールＣ１を形成して、その底部にニッケルシリサイド層１４を露出させた後、ＴｉＣｌ_４ガスを用いた熱反応により熱反応Ｔｉ膜２１ａを形成し、ＴｉＣｌ_４ガスを用いたプラズマ反応によりプラズマ反応Ｔｉ膜２１ｂを形成し、Ｈ_２ガスを用いたプラズマ処理を施して、プラズマ反応Ｔｉ膜２１ｂの塩素濃度を低減すると同時に、ニッケルシリサイド層１４の表面の酸化膜を還元し、ＮＨ_３ガスを用いた熱窒化処理及びＮＨ_３ガスを用いたプラズマ処理を施して、プラズマ反応Ｔｉ膜２１ｂの表面に窒素リッチＴｉＮ膜２１ｃを形成すると同時に、ニッケルシリサイド層１４の表面の酸化膜を還元する。 （もっと読む）

【課題】 良好な均一性を持つ導電層を堆積する。
【解決手段】 基板表面にタングステン層を形成する方法が提供される。一態様によると、その方法は、処理チャンバ（１００）内に基板表面を位置決めするステップと、基板表面をホウ化物（１２０）に晒すステップと、を備える。交互にタングステン含有化合物（１３０）と、シラン（ＳｉＨ_４）、ジシラン（Ｓｉ_２Ｈ_６）、ジクロルシラン（ＳｉＣｌ_２Ｈ_２）、その誘導体、更に、これらの組合せから成る群から選択された還元性ガス（１５０）を律動的に送ることにより、その後、核形成層が同一の処理チャンバ内の基板表面上に堆積される。その後、周期的堆積、化学気相堆積、又は、物理的気相堆積技術を用いて、タングステンのバルクフィルが核形成層上に堆積されてもよい。 （もっと読む）

【課題】コンタクトホールを微細化する。この時、微細化されたコンタクトホールであっても、半導体装置における電極のコンタクトを確実なものとする。
【解決手段】珪化膜と樹脂材料膜とからなる多層の層間絶縁膜を形成する。その後、コンタクトホールを形成する。このとき、珪化膜に設けられるコンタクトホールの大きさを樹脂材料膜に設けられるコンタクトホールの大きさよりも小さくする。このような構成は、パターンが複雑化してもコンタクトのとりやすいものとすることができる。 （もっと読む）

【課題】 本発明は、半導体層あるいは画素電極との密着性が高い酸化被膜を形成して、配線材料等の酸化を防止できると共に、導電率が高いソース電極あるいはドレイン電極を備えた液晶表示装置及びその製造方法を提供することにある。
【解決手段】 本発明では、液晶表示装置を構成するＴＦＴ基板上のＴＦＴ電極において、ソース電極あるいはドレイン電極が、銅を主体とした層と、該銅を主体とした層を被覆する酸化物からなることを特徴とする。さらに、本発明は、前記ＴＦＴ電極において、半導体層あるいは画素電極と、前記ソース電極あるいはドレイン電極とが、オーミック接合していることを特徴とする。 （もっと読む）

【課題】電気抵抗が低く、下部導電体と上部導電体間の拡散を防止する、拡散バリアフィルムの形成方法を提供する。
【解決手段】下部導電体１０２を含む基板１００上に層間絶縁膜１０４を形成する。これに形成された開口部１０６に補助拡散バリア膜１０８を形成する。この上に拡散バリアフィルム１２０を形成する。この膜は、金属有機化学気相蒸着法による金属窒化物で形成され、部分的にプラズマ処理される。この結果、プラズマ処理された層とプラズマ処理されない層の積層膜となる。これにより、拡散バリアフィルムの比抵抗を減少させると共に、優れたバリア特性を有することができる。さらにこの上に粘着金属層１２２、第１アルミニウム膜１３０、第２アルミニウム膜１３２を形成する。これらの膜をパターンニングして上部導電体とプラグとする。 （もっと読む）

【課題】被処理基板の面内でのシリサイド化を均一に進行させることができるＴｉ膜の成膜方法を提供すること。
【解決手段】載置台にＳｉ部分を有する被処理基板を配置し、被処理基板を加熱し、チャンバ内を所定の圧力にし、チャンバ内にＴｉＣｌ_４ガスおよび還元ガスを含む処理ガス導入しつつ、高周波電界を形成することにより処理ガスをプラズマ化し、被処理基板の表面でＴｉＣｌ_４ガスおよび還元ガスによる反応を生じさせて被処理基板のＳｉ部分にＴｉ膜を成膜する際に、被処理基板のＳｉ部分でのＴｉＳｉの生成反応が抑制されるように、チャンバ内圧力および印加する高周波電力のパワーを制御する。 （もっと読む）

【課題】 電極間絶縁膜のリーク電流や絶縁耐圧に関する問題を防止することが可能な半導体装置を提供する。
【解決手段】 素子形成領域１１を有する半導体基板１０と、素子形成領域上に形成されたトンネル絶縁膜１２と、トンネル絶縁膜上に形成された浮遊ゲート電極１８と、素子形成領域の側面、トンネル絶縁膜の側面及び浮遊ゲート電極の下部分の側面を覆う素子分離絶縁膜１６と、浮遊ゲート電極の上部分の上面及び側面を覆う電極間絶縁膜２０と、電極間絶縁膜上に形成された制御ゲート電極とを備え、浮遊ゲート電極の上部分の上面及び側面に平行な方向から見て、浮遊ゲート電極の上コーナー部は丸められている。 （もっと読む）

【課題】タングステンからなる電極や配線の表面に形成された酸化物を、アンモニアガスをプラズマにより活性化させた活性種で確実に還元処理することができ、しかもタングステン表面に窒化タングステン膜が形成されないようにする技術を提供すること。
【解決手段】縦型の処理容器内の処理雰囲気から径方向に外れかつ当該処理雰囲気に臨む領域に、前記処理雰囲気に沿って形成されたプラズマ発生領域と、このプラズマ発生領域に沿って伸びるようにかつ当該プラズマ発生領域を挟んで対向して配置されるプラズマ電極と、を備えた縦型熱処理装置を用いて還元処理するにあたって、プラズマ発生領域に供給するアンモニアの供給量を５００ｓｃｃｍ以上１００００ｓｃｃｍ以下、プラズマ電極に印加する高周波を２０Ｗ以上５００Ｗ以下、処理雰囲気の圧力を１３．３×１０^２Ｐａ以下、処理時間を１秒以上１０分以下とする。 （もっと読む）

可変抵抗材料を含むメモリセルを有するメモリデバイスは、単一のナノワイヤを含む電極を含む。各種方法は、そのようなメモリデバイスを形成するために使用し得、そのような方法は、メモリセルに、単一のナノワイヤの第１の端部と一定量の可変抵抗材料の間に接点を設置することを含む。電子システムは、そのようなメモリデバイスを含む。
（もっと読む）