【課題】 半導体装置の製造方法に関し、閾値電圧のシフトが少ないフルシリサイドゲート電極をもつ半導体装置を容易に実現できるようにする。
【解決手段】 基板１上に絶縁膜２ａ、２ｂ及びポリシリコン層３ａ、３ｂをこの順に積層し、ポリシリコン層３ａ、３ｂと絶縁膜２ａ、２ｂとの界面に於けるポリシリコン層側に不純物が高濃度に偏析するようイオンの加速エネルギーを選定して不純物イオンを注入し、ポリシリコン層３ａ、３ｂの表面側から絶縁膜２ａ、２ｂとの界面側に至るまで全てシリサイド化してフルシリサイドのゲート電極を形成する。 （もっと読む）

【課題】本発明の目的は、所定のゲート開口部内の金属層を選択的に除去することができ、かつゲート絶縁膜へ与えるダメージを低減することができる半導体装置の製造方法を提供することにある。
【解決手段】本実施形態に係る半導体装置の製造方法は、層間絶縁膜１１の上面に対して第１金属層４の上面を窪める工程と、ゲート開口部Ｃ１，Ｃ２内にシリコン層５を形成する工程と、第２ゲート開口部Ｃ２内のシリコン層５を除去する工程と、シリコン層５ｐをマスクとしたエッチングにより、第２ゲート開口部Ｃ２内に露出した第１金属層４を除去する工程と、第２ゲート開口部Ｃ２を埋め込むように層間絶縁膜１１上に、第２トランジスタ用の第２金属層を形成する工程を有する。 （もっと読む）

【課題】活性領域の微細化が図れ、且つ、隣接する活性領域間を自己整合的に接続できる半導体装置及びその製造方法を提供する。
【解決手段】第１の活性領域Ｒ１０と第２の活性領域Ｒ２０との間に形成されている溝型素子分離領域２のうち、ゲート電極４ａｂの両側に位置する領域の一方側に凹部２Ａが形成されている。この凹部２Ａは、ソース・ドレイン領域６ａとソース・ドレイン領域６ｂに挟まれている。そして、絶縁性サイドウォール５ａｂの側方下に位置する溝型素子分離領域２に設けられた凹部２Ａの側壁上にはシリサイド層７ｄがサイドウォール形状に形成されている。このシリサイド層７ｄは、シリサイド層７ａ及びシリサイド層７ｂと一体的に形成されている。これにより、ソース・ドレイン領域６ａとソース・ドレイン領域６ｂは、シリサイド層７ａ，７ｂ，７ｄを介して電気的に接続されている。 （もっと読む）

【課題】半導体素子の製造方法を提供する。
【解決手段】活性領域が定義された半導体基板２１０上にゲート電極パターンを形成した後、その上に層間絶縁膜を形成してから、層間絶縁膜のうち活性領域上に置かれた部分をエリアタイプでエッチングしてゲート電極パターン両側に自己整列方式でコンタクトホールを形成し、次いで、このコンタクトホールを通じてイオン注入を実施してソース／ドレイン領域２４０を形成する半導体素子の製造方法。これにより、熱的負担によりソース／ドレイン領域プロファイルが影響される問題がなく、イオン注入マスク用のフォトレジストパターン形成工程の回数を減らして工程の単純化を図れ、プラグ効果によるトランジスタの特性変動を減少させうる。 （もっと読む）

上に重なる第１の金属酸化物層（１６，４６）を有する半導体基板（１２，４２）、第１の金属と窒素または炭素のうちの一方とを有する上に重なる中間層（１８，４８）、および上に重なる第２の金属酸化物層（２０，５０）を有するデバイス構造（１０，４０）、ならびにそのデバイス構造を形成する方法に関する。次いで、中間層（１８，４８）に酸素が提供される。酸素は導体層から誘電体層（１９，５３）へと中間層（１８，４８）を変化させる効果を有する。次いで、例えば、ゲート（２４，５８）および２つの電流電極（２９，３０，６２，６４）を形成することによって、最終デバイスが形成され得る。
（もっと読む）

【課題】実質的なチャネル長の長さを短くし、半導体装置を微細化することができる半導体装置及びその作製方法を提供する。また、実質的なチャネル長の長さを短くすることによってゲート容量を減少させることができ、半導体装置の高速動作及び高性能化を実現できる半導体装置及び、その作製方法を提供する。また、製造工程を簡略化することができる作製方法を提供することを課題とする。
【解決手段】絶縁表面を有する基板上に形成されたる島状半導体膜と、島状半導体膜上に形成されたゲート電極とを有する半導体装置であって、ゲート電極は高密度プラズマにより表面を酸化されることによって、スリミング化し、実質的なチャネル長を短くしている。 （もっと読む）

【課題】ゲート電極にシリサイドを使用し、ゲート絶縁膜に高誘電率ゲート絶縁膜を使用する半導体装置において、高誘電率ゲート絶縁膜近傍やゲートエッジに高誘電率ゲート絶縁膜／シリコン界面が生じない半導体装置の製造方法を得ること。
【解決手段】基板上にゲート絶縁膜と多結晶シリコン膜の積層体を形成する工程と、積層体の側壁に第１のサイドウォールを形成する工程と、第１のサイドウォールの周囲に第２のサイドウォールを形成する工程と、積層体の下方のチャネル領域を挟んだ領域にソース／ドレイン領域を形成する工程と、第１のサイドウォールを除去して、積層体と第２のサイドウォールとの間に空隙を生成する工程と、多結晶シリコン膜をシリサイド化させるための金属膜を、空隙を満たすように基板上に形成し、該金属膜を多結晶シリコン膜に拡散させて、多結晶シリコン膜全体をシリサイド膜にする工程と、を含む。 （もっと読む）

【課題】 パターンの密度に関係なく、エッチングによる反応生成物がマスク材料の側壁に付着することを抑制可能な半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、所望の目標パターンにパターニングされるべきマスク材料７０、８０を下地材料１０上に堆積し、目標パターンを含みかつそれよりも広い予備パターンにマスク材料をパターニングし、目標パターンにマスク材料をパターニングし、マスク材料をマスクとして用いて下地材料を処理することを具備する。 （もっと読む）

【課題】信頼性が高く小型なＴＦＴを作製するために、信頼性の高いゲート電極、ソース配線及びドレイン配線を形成するための半導体装置の作製方法及び半導体装置を提供することを課題とする。
【解決手段】絶縁表面を有する基板上に半導体膜を形成し、前記半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、前記ゲート電極に高密度プラズマにより窒化することによって前記ゲート電極の表面に窒化膜を形成する半導体装置の作製方法である。 （もっと読む）

【課題】高速動作を実現する半導体装置及びその製造方法を提供することである。
【解決手段】上記の課題を解決した半導体装置は、半導体基板の第１の導電型領域上に絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側面に形成された第１の側壁と、前記第１の側壁の側面に形成された第２の側壁と、前記第２の側壁の下方に形成され、第２の導電型の第１の不純物層を含み、ゲルマニウムを含む半導体層と、前記第２の側壁の外側の領域に形成され、前記第１の不純物層より多量の第２の導電型不純物を含む第２の不純物層と、前記第２の不純物層上に形成されたシリサイド層とを具備する。 （もっと読む）

【課題】 ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させる。
【解決手段】 ＣＭＩＳＦＥＴを構成するｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１は、ゲート絶縁膜１４，１５が酸窒化シリコン膜からなり、ゲート電極２３，２４が、ゲート絶縁膜１４，１５上に位置するシリコン膜を含んでいる。ゲート電極２３，２４とゲート絶縁膜１４，１５との界面近傍に、１×１０^１３〜５×１０^１４原子／ｃｍ^２の面密度でＨｆのような金属元素が導入されている。ｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１のチャネル領域の不純物濃度は、１．２×１０^１８／ｃｍ^３以下に制御されている。 （もっと読む）

【課題】絶縁膜信頼性の低下や短チャネル特性の劣化が防止された、コアロジック系および外部の高電圧が印加される入出力系の双方に用いて好適な半導体装置を得ること。
【解決手段】半導体基板と、前記半導体基板の上層部に所定の間隔で形成された一対のソース・ドレインエクステンション層と、前記半導体基板上の前記一対のソース・ドレインエクステンションに挟まれた領域に形成された高誘電率絶縁膜を含むゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、少なくとも前記ゲート絶縁膜の側壁に設けられ、前記ゲート絶縁膜側から酸化膜または酸窒化膜と高誘電率絶縁膜とがこの順で積層された側壁膜と、を備える。 （もっと読む）

【課題】ゲート電極材料に金属等の材料を採用したメタルゲート構造を有する半導体装置の閾値を容易に制御可能な半導体装置の製造方法を得ること。
【解決手段】半導体基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜に接するとともに金属、金属合金、またはこれらの化合物からなるゲート電極を、該ゲート電極の厚さを制御することにより閾値特性を制御して形成するゲート電極形成・閾値制御工程と、前記半導体基板の表層の前記ゲート絶縁膜の周辺領域に、チャネル領域を規定するように所定の間隔を隔てて一対のソース・ドレイン領域を形成する工程と、を含む。 （もっと読む）

【課題】ゲート酸化膜のリーク電流の発生やゲート酸化膜の耐電圧性の低下を抑制するこ
とができる、信頼性の高い半導体装置およびその製造方法を提供すること。
【解決手段】半導体シリコン基板と前記半導体シリコン基板上にゲート酸化膜を介して設
けられたゲート配線と、を備えた半導体装置であって、
前記ゲート配線は、ゲート電極、前記ゲート電極に接して設けられたゲート配線上部構
造、ならびに側壁スペーサを有し、
前記側壁スペーサは一種もしくは二種以上の無機化合物絶縁層からなり、
かつ、前記無機化合物絶縁層の少なくとも一種は、窒素含有率が３０〜７０％の範囲で
あるシリコンオキシナイトライドからなることを特徴とする半導体装置。 （もっと読む）

【課題】 耐圧特性が優れ、オン抵抗が低く、リーク電流も小さいＧａＮ系半導体装置を提供する。
【解決手段】 III−Ｖ族窒化物半導体層１３と、
このIII−Ｖ族窒化物半導体層１３の表面にショットキー接合して配設された第１アノード電極１７Ａと、
III−Ｖ族窒化物半導体層１３の表面にショットキー接合し、かつ第１アノード電極１７Ａと電気的に接続して配設され、第１アノード電極１３Ａが形成するショットキーバリアよりも高いショットキーバリアを形成する第２アノード電極１７Ｂと、
第２アノード電極１７Ｂと接触してIII−Ｖ族窒化物半導体層１３の表面に配設された絶縁保護膜１８とを備えているＧａＮ系半導体装置Ｃ_１。 （もっと読む）

【課題】半導体装置（１００）を製造するための方法（８００）および機器は、第１の領域（１０８）および第２の領域（１０６）を有する基板（１０２）を提供する。
【解決手段】第１の領域に犠牲第１ゲート（１１２）が形成される。第１の領域にソース／ドレイン（２０４）が形成される。第２の領域に第２の領域のゲート誘電体（３０６）が形成される。第２の領域のゲート誘電体上に第２の領域のゲート（３０２）が形成される。第２の領域に第２の領域のソース／ドレイン（３０４）が形成される。犠牲第１ゲート、ソース／ドレイン、第１の領域、および第２の領域の真上に犠牲層（３１４）が形成される。犠牲第１ゲート（１１２）が露出される。犠牲第１ゲートを除去することによってゲートスペース（５０２）が形成される。ゲートスペース内に第１の領域のゲート誘電体（５０４）が形成される。第１の領域のゲート誘電体上に第１の領域のゲート（５０６）が形成される。犠牲層が除去される。 （もっと読む）

【課題】 シリサイドがサイドウォールの下側に形成されないようにすることにより、当該シリサイド起因の接合リーク電流等の電気特性の不良の発生を低減するための半導体装置及びその製造方法を提供する。
【解決手段】 サイドウォールが形成されている半導体基板の上に制御膜を形成した後、シリサイドを形成するための活性化領域をイオン注入法により形成する。その後、制御膜を除去し、金属膜を形成し、熱処理してシリサイドを活性化領域に形成する。 （もっと読む）

【課題】不純物形成領域に確実に不純物を注入することを可能にするとともに、ソース・ドレインの全領域に対してセルフアラインサリサイドを行うことを可能にする。
【解決手段】基板上に設けられたほぼ直方体形状の第１導電型の第１半導体層６ａと、第１半導体層の対向する一対の第１側面にゲート絶縁膜９を介して設けられたゲート電極１０と、第１半導体層の、第１側面とほぼ直交する方向の対向する一対の第２側面の底部に接続されて直交する方向に延在する第１導電型の第２半導体層６ｂと、第２半導体層に設けられた第２導電型の第１不純物領域１６と、第１半導体層の一対の第２側面に設けられ第１不純物領域と接続する第２不純物領域１４と、第１半導体層の第２不純物領域間に形成されるチャネル領域１５と、を備えていることを特徴とする。 （もっと読む）

【課題】シリサイド層と半導体基板との間での接合リークを防止することができる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１上にゲート絶縁膜２を介して形成されたゲート電極３と、ゲート電極３の両側における半導体基板１上に形成され、エクステンション領域となる第１エピタキシャル成長層５と、ゲート電極３の側面および第１エピタキシャル成長層５の一部を被覆するサイドウォール絶縁膜ＳＷと、サイドウォール絶縁膜ＳＷから露出した第１エピタキシャル成長層５上に形成され、ソースあるいはドレインとなる第２エピタキシャル成長層６と、サイドウォール絶縁膜ＳＷから突き出た第２エピタキシャル成長層６の側面に形成され、当該側面におけるシリサイド層７の形成を防止する側壁保護膜１３と、第２エピタキシャル成長層６の表面に形成されたシリサイド層７とを有する （もっと読む）

【課題】 タンタルを含む材料と、窒化珪素とのエッチング選択比を容易に制御可能としたエッチング方法及びこれを用いた電子デバイスの製造方法を提供する。
【解決手段】 タンタルを含む材料からなる第１の部分と、窒化珪素からなる第２の部分と、を有する被処理体をエッチングするエッチング方法であって、エッチングガスに窒素を添加した第１の混合ガスを用いて前記第２の部分をドライエッチングすることを特徴とするエッチング方法を提供する。 （もっと読む）