エッチング方法及び電子デバイスの製造方法
【課題】 タンタルを含む材料と、窒化珪素とのエッチング選択比を容易に制御可能としたエッチング方法及びこれを用いた電子デバイスの製造方法を提供する。
【解決手段】 タンタルを含む材料からなる第１の部分と、窒化珪素からなる第２の部分と、を有する被処理体をエッチングするエッチング方法であって、エッチングガスに窒素を添加した第１の混合ガスを用いて前記第２の部分をドライエッチングすることを特徴とするエッチング方法を提供する。
【解決手段】 タンタルを含む材料からなる第１の部分と、窒化珪素からなる第２の部分と、を有する被処理体をエッチングするエッチング方法であって、エッチングガスに窒素を添加した第１の混合ガスを用いて前記第２の部分をドライエッチングすることを特徴とするエッチング方法を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エッチング方法及び電子デバイスの製造方法に関し、特に、タンタルを含む材料と窒化珪素とを選択的にドライエッチングするエッチング方法及びこのエッチング方法を用いる電子デバイスの製造方法に関する。
【背景技術】
【０００２】
半導体装置や液晶表示装置あるいは各種の電子回路部品などの電子デバイスにおいて、タンタル（Ｔａ）またはその化合物を用いた電極が多用されつつある。これら電子デバイスが高集積化、高性能化するに従い、その電極のパターンも微細化する必要がある。このような微細な電極の形成手法としては、ドライエッチングが用いられる。
【０００３】
ドライエッチングは、エッチングガスを放電分解し、発生したラジカルやイオンなどの活性種によりエッチングを行う方法である。また、ドライエッチングには、等方的にエッチングを行うＣＤＥ（Chemical Dry Etching）と、異方的にエッチングを行うＲＩＥ（Reactive Ion Etching）と、がある。これらのエッチング方法は、電子デバイスの微細加工を行うために、非常に有効な方法である（例えば、特許文献１あるいは特許文献２）。
【特許文献１】特開平５−１６６７６３号公報
【特許文献２】特開２００３−７７８８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般に、複数種の異なる材料からなる要素が形成された被処理体にドライエッチングを行う場合、すべての要素に対してエッチングが進行することは望ましくない。例えば、タンタル化合物からなる電極を有する電子デバイスの場合、この電極はエッチングせず、その周囲（あるいは上）に設けられた窒化珪素からなる絶縁膜のみを選択的にエッチングする必要が生ずる。
【０００５】
これに対して、エッチングの際に用いる反応ガスの組成比を変えるだけで、これら複数種の薄膜を選択的にエッチングできると、製造工程を簡略化でき、生産効率を上げることができる。この観点から、独自の検討を行った結果、本発明者はドライエッチングのエッチングメカニズムについて新たな知見を得るに至った。
【０００６】
本発明は、かかる知見に基づいてなされたものであり、タンタルを含む材料と、窒化珪素とのエッチング選択比を容易に制御可能としたエッチング方法及びこれを用いた電子デバイスの製造方法を提供するものである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、
タンタルを含む材料からなる第１の部分と、窒化珪素からなる第２の部分と、を有する被処理体をエッチングするエッチング方法であって、
エッチングガスに窒素を添加した第１の混合ガスを用いて前記第２の部分をドライエッチングすることを特徴とするエッチング方法が提供される。
【０００８】
また、本発明の他の一態様によれば、
基体上に、タンタルを含む材料からなる第１の部分と、窒化珪素からなる第２の部分と、を形成する工程と、
エッチングガスに窒素を添加した第１の混合ガスを用いて前記第２の部分をドライエッチングする工程と、
を備えたことを特徴とする電子デバイスの製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、タンタルを含む材料とそれ以外の材料とが共存する被基体に、ドライエッチング処理を施し、これらのエッチング選択比を容易に制御できるエッチング方法及び電子デバイスの製造方法を提供でき、産業上のメリットは多大である。
【発明を実施するための最良の形態】
【００１０】
本実施形態においては、ドライエッチングのエッチングガスに窒素を添加することにより、タンタルを含む材料のエッチング速度を容易に制御することができる。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図１及び図２は、本発明の実施の形態にかかるエッチング方法を説明するための模式図である。
【００１１】
図１は、本発明にかかるエッチング方法及び電子デバイスの製造方法において、窒素を添加したプラズマＰによるドライエッチング挙動を例示する模式図である。ここで、基体Ｓには、タンタル（Ｔａ）またはその化合物（ＴａＸ）などのタンタル系材料１００と、その他の材料として例えば窒化珪素（ＳｉＮｘ）１１０と、がそれぞれ形成されている。タンタル系材料１００は、例えば電極として設けられ、窒化珪素１１０は、例えば絶縁層として設けられる。
【００１２】
図１（ａ）に表したように、エッチングガスに窒素を添加したプラズマＰによるドライエッチングを開始する。すると、図１（ｂ）に表したように、窒化珪素１１０はエッチングされるが、タンタル系材料１００はエッチングされない。ここで、エッチング方法としては、ＣＤＥ（Chemical Dry Etching）でもＲＩＥ（Reactive Ion Etching）でもよい。
【００１３】
図２は、本発明にかかるエッチング方法及び電子デバイスの製造方法において、窒素の添加量を減らしあるいは添加しないで形成したプラズマＰによるエッチング挙動を例示する模式図である。
すなわち、図２（ａ）に表したように、エッチングガスへの窒素の添加量を減らしあるいは添加せずにドライエッチングを開始すると、図２（ｂ）に表したように、窒化珪素１１０とともにタンタル系材料１００もエッチングされる。ここでも、エッチング方法としては、ＣＤＥでもＲＩＥでもよい。
以上説明したように、エッチングガスに対して窒素を添加するとタンタル系材料に対するドライエッチングの速度を大幅に低下させることができる。
【００１４】
図３は、本発明にかかるエッチング方法及び電子デバイスの製造方法において、窒素の添加量とエッチング速度との関係を例示するグラフ図である。
すなわち、同図の横軸は、エッチングガスＣＦ４に対する窒素Ｎ２の体積比Ｎ２／ＣＦ４（vol％）を表し、縦軸はエッチング速度（ｎｍ／分）をそれぞれ表す。
【００１５】
ここでは、タンタル系材料として、スパッタ法により形成したタンタルシリサイド（ＴａＳｉ２）を用いた。一方、窒化珪素としては、プラズマＣＶＤ法により形成した窒化珪素（Ｐ−ＳｉＮｘ）を用いた。また、エッチングガスとしては、四フッ化炭素（ＣＦ４）１５０ｓｃｃｍと、酸素（Ｏ２）６０ｓｃｃｍと、の混合ガスを用い、これに窒素を所定量添加した。エッチングはＣＤＥ法により実施し、エッチング時の圧力は、３０パスカルとした。
【００１６】
図３から分かるように、Ｎ２／ＣＦ４がゼロの場合、つまり、エッチングガス中に窒素を添加しない場合、Ｐ−ＳｉＮｘと、ＴａＳｉ２と、のエッチング速度は異なるものの、いずれにおいてもエッチングは生じる。ところが、Ｎ２を添加すると、Ｐ−ＳｉＮｘのエッチング速度は若干増加する程度であるが、ＴａＳｉ２のエッチング速度は対数的にゼロへ漸近減少する。これは、窒素の添加により、ＴａＳｉ２がパッシベートされるからであると考えられる。
すなわち、ＣＦ４のプラズマにより生成されたフッ素ラジカルがＴａＳｉ２と反応すると、蒸気圧の高いタンタルフッ化物を形成し、ＴａＳｉ２のエッチングが進行する。これに対して、エッチングガスに窒素を添加すると、フッ素ラジカルは、添加窒素由来のラジカル窒素と優先的に反応することにより、ＴａＳｉ２がパッシベートされることが考えられる。
【００１７】
エッチングガスに対する窒素の添加量をさらに増加するとＴａＳｉ２のエッチング速度は漸近的に低下し、Ｎ２／ＣＦ４を６vol％まで増加させると、ほぼゼロとなる。つまり、Ｎ２／ＣＦ４を６vol％以上とした条件においては、図１に関して前述したように、ＴａＳｉ２に対して極めて高いエッチング選択比でＰ−ＳｉＮｘをエッチングすることが可能となる。
【００１８】
以上で説明したように、本実施形態においては、エッチング挙動の差違は、エッチングガス中のＮ２／ＣＦ４の組成比によって生じることから、ＣＤＥやＲＩＥなどのドライエッチングに選択性を付与することが可能である。
【００１９】
本発明の実施形態にかかるエッチング方法の具体的な条件の一例について、以下に説明する。
本発明において用いるエッチングガスはＣＦ４には限定されず、その他にも例えば、ＳＦ６、ＣＦ８Ｏ２、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ８、Ｃ５Ｆ８等などのフッ素系ガスを用いて同様の作用効果が得られる。また、Ｏ２の代わりに、Ｏ３を用いてもよい。一方、これらのエッチングガスに添加するガスとして、窒素の代わりに、ＮｘＯｙを用いてもよい。
【００２０】
図４及び図５は、本発明の実施形態にかかるエッチング方法を実施するために用いることができるドライエッチング装置の基本構成を例示する模式図である。
まず、図４は、本実施形態にかかるエッチング方法及び電子デバイスの製造方法において、用いることができるダウンフロー型ＣＤＥ装置を表す。このＣＤＥ装置は、処理チャンバ１０と、この処理チャンバ１０の上面に設けられた平板状の誘電体板からなる透過窓３０と、透過窓３０の外側に設けられたマイクロ波導波管２０と、透過窓３０の下方の処理空間において半導体ウェーハなどの被処理体Ｗを載置して保持するためのステージ１６と、を有する。
【００２１】
処理チャンバ１０は真空排気系Ｅにより形成される減圧雰囲気を維持可能であり、この処理チャンバ１０の側面には、処理空間に複数の反応ガスを導入するためのガス集合管（図示せず）が適宜設けられている。
【００２２】
マイクロ波Ｍは、導波管２０を伝搬しスロットアンテナ２０Ｓから透過窓３０を透過して処理チャンバ１０の内部空間に放出される。このマイクロ波Ｍにより励起された電離気体によりプラズマ領域Ｐが形成され、このプラズマ領域Ｐで発生したラジカルなどの活性種が矢印Ａで表したように略垂直方向の被処理体Ｗに衝突し、エッチングを進行する。
【００２３】
このようなダウンフロー型のＣＤＥ装置において、エッチングガスとともに窒素を適宜添加することにより、タンタル系材料のエッチング速度を制御できる。
【００２４】
図５は、本実施形態にかかるエッチング方法及び電子デバイスの製造方法において、用いることができるリモートプラズマ型ＣＤＥ装置を表す模式図である。
このＣＤＥ装置は、処理チャンバ１０と、この処理チャンバ１０の側面設けられた伝送管４０と、この伝送管４０にマイクロ波Ｍを供給する導波管２０と、を有する。処理チャンバ１０は、真空排気系Ｅにより形成される減圧雰囲気を維持可能であり、伝送管４０の他端には、エッチングガスＧを導入するためのガス導入管が設けられている。チャンバ１０の中には、半導体ウェーハなどの被処理体Ｗを載置して保持するためのステージ１６が設けられている。
【００２５】
伝送管４０に導入されたエッチングガスＧは、導波管２０を介して導入されたマイクロ波Ｍにより励起されプラズマ領域Ｐを形成する。このプラズマ領域Ｐにより生成されたラジカルなどの活性種は、矢印Ａで表したように、伝送管４０から処理チャンバ１０内に輸送され、被処理体Ｗに作用することにより、エッチングが進行する。このＣＤＥ装置の場合、被処理体Ｗから離れた場所でプラズマ領域Ｐが形成されるので、荷電粒子などによる損傷を抑制できる。
そして、このようなリモートプラズマ型のＣＤＥ装置においても、エッチングガスＧとともに窒素を適宜添加することにより、タンタル系材料のエッチング速度を制御できる。 なお、図４及び図５においては、ＣＤＥ装置を例示したが、本発明はこれに限定されず、ＲＩＥ装置を用いた場合も、同様の作用効果が得られる。
以上、本実施形態において用いることができるドライエッチング装置の具体例について説明した。
【００２６】
次に、本発明の実施の形態にかかる電子デバイスの製造方法について説明する。
（第１の実施例）
図６乃至図７は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Feild Effect Transistor）のソースと、ドレインと、にコンタクト領域を形成する工程の要旨を例示する工程断面図である。
まず、図６(ａ)に表したように、高濃度ｐ型ウエル２００の上にゲート２１０を形成するため、ゲート絶縁膜２２０である高純度酸化シリコン（以下、ＳｉＯ２と表す）、ゲート電極の多結晶シリコン（以下、ｐ−Ｓｉと表す）２３０、タンタルシリサイド（ＴａＳｉ２）膜１０１を順次、積層する。そして、このゲート２１０をマスクとして、高濃度ｐ型ウエル２００の表面にｎ型不純物を導入することにより、ソースのエクステンション領域２４０と、ドレインのエクステンション領域２５０と、を自己整合的に形成する。
【００２７】
次に、図６（ｂ）に表したように、ウェーハの全面に窒化珪素（以下、ＳｉＮとする）膜１１０をＣＶＤにより成膜する。
そして、図６（ｃ）に表したように、ＳｉＮ膜１１０を異方性エッチングによりエッチングして、側壁１２０を形成する。すなわち、ＣＦ４と、Ｏ２ガスと、を用いたＲＩＥにより、ＳｉＮ膜１１０を矢印Ａで表したように略垂直方向にエッチングする。
【００２８】
この時、本発明によれば、所定量のＮ２ガスをエッチングガスに添加することにより、ＴａＳｉ２層１０１をエッチングせず、ＳｉＮ膜１１０のみのエッチングが可能になる。ここで、ＲＩＥのエッチングガスとして、ＣＦ４を1５０ｓｃｃｍと、Ｏ２を６０ｓｃｃｍと、の混合ガスを用い、これにＮ２を２３ｓｃｃｍ程度添加（Ｎ２／ＣＦ４で１５．３vol％）する。また、圧力は３０パスカルとすることができる。
【００２９】
このようにエッチングガスに窒素を添加することにより、ＳｉＮ膜１１０に対するエッチング速度は高く、その下のＴａＳｉ２層１０１に対するエッチング速度を低下させることができる。その結果として、ゲート２１０の上のＳｉＮ膜１１０がエッチングされた後に、ＴａＳｉ2層１０１がオーバーエッチングされることを防ぐことができる。
【００３０】
また、この時、ゲート２１０の上のＳｉＮ膜１１０がエッチングされた後に、エッチングガス中の窒素添加量を低下させ、あるいは添加せずにエッチングを進行させることにより、ＴａＳｉ２層１０１の表面を軽くエッチングすることができる。このようにすれば、ＴａＳｉ２層１０１の表面に形成された酸化物やその他の絶縁性あるいは高抵抗の残留物をエッチング除去し、この後に形成するゲート配線との接続抵抗を低減できる。
【００３１】
つまり、エッチングガスに窒素を添加してＳｉＮ膜１１０をエッチングすることにより、ＴａＳｉ２層１０１のオーバーエッチングを防止し、ＳｉＮ膜１１０がエッチングされた後に窒素添加量を低下させてＴａＳｉ２層１０１の表面をわずかにエッチングすることにより、配線との接続抵抗を下げることができる。
【００３２】
しかる後に、図７（ａ）に表したように、ソースのエクステンション２４０およびドレインのエクステンション領域２５０にリン（以下、Ｐと表す）イオン２８０を注入し、図７（ｂ）に表したように、ソースにコンタクト領域２８５と、ドレインにコンタクト領域２９０と、をそれぞれ形成する。
以上、説明したように、ＳｉＮ１１０膜をＲＩＥ処理して側壁１２０を形成する工程において、エッチングガスに添加する窒素量を制御することにより、ゲート電極２３０のオーバーエッチングを防止し、かつゲート配線との接続抵抗を低下できる。
【００３３】
（第２の実施例）
次に、本発明の第２の実施例について説明する。
図８は、本発明により製造される半導体装置の要部断面構造を例示する模式図である。すなわち、同図は、半導体集積回路を構成するＭＯＳＦＥＴの要部断面構造を表す。
【００３４】
シリコン基板の表面部分が素子分離領域３０１により絶縁分離され、これら分離されたウエル３０２にＭＯＳＦＥＴが形成されている。ＭＯＳＦＥＴは、ソース領域３０７、ドレイン領域３０８と、これらの間に設けられたチャネル３０３と、を有する。チャネル３０３の上には、ゲート絶縁膜３０４を介してゲート電極３０６が設けられている。ソース領域３０７とドレイン領域３０８と、の間に位置するチャネル３０３は、いわゆる「ショートチャネル効果」などを防ぐ目的で、ＬＤＤ（lightly doped drain）領域３０３Ｄが設けられている。そして、これらＬＤＤ領域３０３Ｄの上には、ゲート電極３０６に隣接してゲート側壁３０５が設けられている。ゲート側壁３０５は、ＬＤＤ領域３０３Ｄをセルフアライン（自己整合）的に形成するために設けられている。
【００３５】
また、ソース領域３０７とドレイン領域３０８と、に挟まれたゲート電極３０６の上には、ゲート電極３０６とのコンタクトを改善するためにタンタル・シリサイド層３１９がそれぞれ設けられている。この上には、第１の層間絶縁膜３１０と第２の層間絶縁膜３１１と第３の層間絶縁膜３１２が積層され、これらを貫通するコンタクトホールを介して、ソースコンタクト３１３Ｓ、ゲートコンタクト３１３Ｇ、ドレインコンタクト３１３Ｄが形成されている。ここで、第１の層間絶縁膜３１０と第３の層間絶縁膜３１２は、例えば、窒化珪素１１０により形成され、第２の層間絶縁膜３１１は、例えば、低誘電率の酸化シリコンにより形成することができる。また、ソースコンタクト３１３Ｓ、ゲートコンタクト３１３Ｇ、ドレインコンタクト３１３Ｄは、タンタル系の材料により形成されている。
【００３６】
以上説明したような半導体装置を製造するに際し、本発明によれば、ゲート側壁３０５のみならず、ゲート絶縁膜３０４、第１の層間絶縁膜３１０、第３の層間絶縁膜３１２などを構成する窒化珪素膜を、図１乃至図３に関して前述した本発明により形成できる。
【００３７】
図９乃至図１１は、本発明の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。
まず、図９（ａ）に表したように、ＭＯＳトランジスタの要部を形成する。すなわち、Ｓｉ基板上に素子分離領域３０１、ウェル３０２、チャネル３０３、ゲート絶縁膜３０４、ゲート電極３０６、ＬＤＤ注入サイドウォール（ゲート側壁）３０５を順次形成し、ソース領域３０７、ドレイン領域３０８の形成を行う。さらに、タンタル（Ｔａ）のスパッタ、ＲＴＰ（rapid thermalprocessing）を順次行い、Ｔａシリサイドからなるシリサイド層３１９を形成する。
次に、図９（ｂ）に表したように、第１の層間絶縁膜３１０及び第２の層間絶縁膜３１１を形成する。ここで、第１の層間絶縁膜３１０として、厚みが５０ｎｍ程度の窒化珪素膜を形成する。このように第１の層間絶縁膜３１０として窒化珪素膜を形成した後に、第２の層間絶縁膜３１１として、ＴＥＯＳ（tetra ethoxy silane）ガスを用い、プラズマＣＶＤにより６００℃において厚みが６００ｎｍのシリコン酸化膜を形成する。
【００３８】
また、第２の層間絶縁膜３１１の材料として、さらに誘電率の低い材料を用いることもできる。そのような材料としては、メチル基を有するシリコン酸化物や、水素基を有するシリコン酸化物、有機ポリマーなどを挙げることができる。さらに具体的には、例えば、多孔質のメチルシルセスキオキサン（methyl silsequioxane：ＭＳＱ）などの各種のシルセスキオキサン化合物、ポリイミド、炭化フッ素（fluorocarbon）、パリレン（parylene）、ベンゾシクロブテンなどを挙げることができる。また、その形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するスピン・オン・グラス（spin on glass：ＳＯＧ）法を用いることができる。
【００３９】
このように第２の層間絶縁膜３１１を形成した後に、図９（ｃ）に表したように、この上に第３の層間絶縁膜３１２として、厚み１２０ｎｍ程度の窒化珪素膜を形成する。
その後、レジストを塗布してパターニングすることにより、レジストパターン３２０を形成する。レジストパターン３２０は、例えば、ＡｒＦ露光機を用いて１２０ｎｍ径に露光することにより形成する。
【００４０】
次に、図１０（ａ）に表したように、レジストパターン３２０をマスクとして第３の層間絶縁膜３１２のエッチングを行う。エッチング方法としては、例えば、ＩＣＰ（induction coupled prasma）型反応性イオンエッチング装置を用いることができる。第３の層間絶縁膜３１２のエッチングに際しては、例えば、ＣＨ２Ｆ２：５０ｓｃｃｍ、Ｏ２：５０ｓｃｃｍの混合ガスを用いて６．７パスカル（Ｐａ）にてエッチングすることにより、第３の層間絶縁膜３１２に開口部３２１を形成することができる。
【００４１】
次に、図１０（ｂ）に表したように、酸素プラズマによるアッシングを実施してレジストパターン３２０を除去する。
その後、図１０（ｃ）に表したように、シリコン窒化膜からなる第３の層間絶縁膜３１２をエッチングマスクとして、第２の層間絶縁膜３１１に接続孔３２２（コンタクトホール）を形成する。第２の層間絶縁膜３１１の接続孔形成を行う際には、Ｃ４Ｆ６：５０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、Ｏ２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて６．７パスカルにて反応性イオンエッチングを行う。このようにして、第２の層間絶縁膜３１１の接続孔３２２を形成する。
【００４２】
次に、図１１（ａ）に表したように、第１の層間絶縁膜３１０であるＳｉＮ膜にＲＩＥを用いて、接続孔３２２を形成する。
この時、本発明によれば、ＲＩＥの条件を以下にすることで、第１の層間絶縁膜３１０であるＳｉＮ膜のみをエッチングし、その下層にあるＴａシリサイドからなるシリサイド層３１９のオーバーエッチングを防ぐことができる。
すなわち、エッチングガスとして、例えば、ＣＦ４を1５０ｓｃｃｍと、Ｏ２を６０ｓｃｃｍと、の混合ガスを用い、これにＮ２を２３ｓｃｃｍ添加し、圧力を３０パスカルとする。
【００４３】
次に、図１１（ｂ）に表したように、コンタクト金属３１３となるタンタルを堆積する。そして、化学機械研磨法（chemical mechanical polishing：ＣＭＰ）により研磨して表面を平坦化することにより、図８に表したように、トレンチにソース配線３１３Ｓ、ゲート配線３１３Ｇ、ドレイン配線３１３Ｄがそれぞれ埋め込まれた層間配線構造を形成できる。
【００４４】
以上説明したように、本実施形態によれば、第１層間絶縁膜３１０であるＳｉＮ膜をＲＩＥ処理する工程において、混合ガス中のＮ２／ＣＦ４を６vol％とすることで、ＴａＳｉ２膜３１９のオーバーエッチングをパッシベートできる。しかも、このパッシベートしたＴａＳｉ２膜３１９は所望の膜厚を満たし、半導体装置の信頼性の点でも優れる。
【００４５】
以上、具体例を限定しつつ、本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
例えば、本発明において用いる、反応ガスの種類、組成比、圧力、流量、被基体として用いる材料の種類、サイズ、エッチング時間、エッチングレート、被薄膜の種類、製造装置などの各種パラメーターについては、前述した具体例に限定されるものではなく、これらを如何ように変えたとしても、本発明の要旨を有するに限りにおいて、本発明の範囲に包含される。
【００４６】
また、本発明により製造できる電子デバイスとしては、ＭＯＳＦＥＴの他にも、例えば、バイポーラトランジスタ、ダイオード、サイリスタ、電力用スイッチング素子などをはじめとする各種の半導体素子や、液晶表示装置、抵抗素子、容量素子などを挙げることができる。
【図面の簡単な説明】
【００４７】
【図１】本発明にかかるエッチング方法及び電子デバイスの製造方法において、窒素を添加したプラズマＰによるドライエッチング挙動を例示する模式図である。
【図２】本発明にかかるエッチング方法及び電子デバイスの製造方法において、窒素の添加量を減らしあるいは添加しないで形成したプラズマＰによるエッチング挙動を例示する模式図である。
【図３】本発明にかかるエッチング方法及び電子デバイスの製造方法において、窒素の添加量とエッチング速度との関係を例示するグラフ図である。
【図４】本実施形態にかかるエッチング方法及び電子デバイスの製造方法において、用いることができるダウンフロー型ＣＤＥ装置を表す。
【図５】本実施形態にかかるエッチング方法及び電子デバイスの製造方法において、用いることができるリモートプラズマ型ＣＤＥ装置を表す模式図である。
【図６】本発明により製造される半導体デバイスを例示する工程断面図である（その１）。
【図７】本発明により製造される半導体デバイスを例示する工程断面図である（その２）。
【図８】本発明により製造される半導体装置の要部断面構造を例示する模式図である。
【図９】本発明により製造される半導体デバイスを例示する工程断面図である（その１）。
【図１０】本発明により製造される半導体デバイスを例示する工程断面図である（その２）。
【図１１】本発明により製造される半導体デバイスを例示する工程断面図である（その３）。
【符号の説明】
【００４８】
１０ 処理チャンバ
１６ ステージ
２０ 導波管
２０Ｓ スロットアンテナ
３０ 透過窓
４０ 伝送管
１００ タンタル系材料
１０１ タンタルシリサイド膜
１１０ 窒化珪素
１２０ 側壁
２００ 高濃度ｐ型ウエル
２１０ ゲート
２２０ ゲート絶縁膜
２３０ ゲート電極
２４０ ソースのエクステンション領域
２５０ ドレインのエクステンション領域
２８０ リンイオン
２８５ ソースのコンタクト領域
２９０ ドレインのコンタクト領域
３０１ 素子分離領域
３０２ ウェル
３０３ チャネル
３０３Ｄ 領域
３０４ ゲート絶縁膜
３０５ ゲート側壁
３０６ ゲート電極
３０７ ソース領域
３０８ ドレイン領域
３１０ 第１の層間絶縁膜
３１１ 第２の層間絶縁膜
３１２ 第３の層間絶縁膜
３１３ コンタクト金属
３１３Ｄ ドレイン配線
３１３Ｇ ゲート配線
３１３Ｓ ソース配線
３１９ タンタル・シリサイド層
３２０ レジストパターン
３２１ 開口部
３２２ 接続孔
Ａ 矢印
Ｅ 真空排気系
Ｇ エッチングガス
Ｍ マイクロ波
Ｐ プラズマ領域
Ｓ 基体
Ｗ 被処理体
【技術分野】
【０００１】
本発明は、エッチング方法及び電子デバイスの製造方法に関し、特に、タンタルを含む材料と窒化珪素とを選択的にドライエッチングするエッチング方法及びこのエッチング方法を用いる電子デバイスの製造方法に関する。
【背景技術】
【０００２】
半導体装置や液晶表示装置あるいは各種の電子回路部品などの電子デバイスにおいて、タンタル（Ｔａ）またはその化合物を用いた電極が多用されつつある。これら電子デバイスが高集積化、高性能化するに従い、その電極のパターンも微細化する必要がある。このような微細な電極の形成手法としては、ドライエッチングが用いられる。
【０００３】
ドライエッチングは、エッチングガスを放電分解し、発生したラジカルやイオンなどの活性種によりエッチングを行う方法である。また、ドライエッチングには、等方的にエッチングを行うＣＤＥ（Chemical Dry Etching）と、異方的にエッチングを行うＲＩＥ（Reactive Ion Etching）と、がある。これらのエッチング方法は、電子デバイスの微細加工を行うために、非常に有効な方法である（例えば、特許文献１あるいは特許文献２）。
【特許文献１】特開平５−１６６７６３号公報
【特許文献２】特開２００３−７７８８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般に、複数種の異なる材料からなる要素が形成された被処理体にドライエッチングを行う場合、すべての要素に対してエッチングが進行することは望ましくない。例えば、タンタル化合物からなる電極を有する電子デバイスの場合、この電極はエッチングせず、その周囲（あるいは上）に設けられた窒化珪素からなる絶縁膜のみを選択的にエッチングする必要が生ずる。
【０００５】
これに対して、エッチングの際に用いる反応ガスの組成比を変えるだけで、これら複数種の薄膜を選択的にエッチングできると、製造工程を簡略化でき、生産効率を上げることができる。この観点から、独自の検討を行った結果、本発明者はドライエッチングのエッチングメカニズムについて新たな知見を得るに至った。
【０００６】
本発明は、かかる知見に基づいてなされたものであり、タンタルを含む材料と、窒化珪素とのエッチング選択比を容易に制御可能としたエッチング方法及びこれを用いた電子デバイスの製造方法を提供するものである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、
タンタルを含む材料からなる第１の部分と、窒化珪素からなる第２の部分と、を有する被処理体をエッチングするエッチング方法であって、
エッチングガスに窒素を添加した第１の混合ガスを用いて前記第２の部分をドライエッチングすることを特徴とするエッチング方法が提供される。
【０００８】
また、本発明の他の一態様によれば、
基体上に、タンタルを含む材料からなる第１の部分と、窒化珪素からなる第２の部分と、を形成する工程と、
エッチングガスに窒素を添加した第１の混合ガスを用いて前記第２の部分をドライエッチングする工程と、
を備えたことを特徴とする電子デバイスの製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、タンタルを含む材料とそれ以外の材料とが共存する被基体に、ドライエッチング処理を施し、これらのエッチング選択比を容易に制御できるエッチング方法及び電子デバイスの製造方法を提供でき、産業上のメリットは多大である。
【発明を実施するための最良の形態】
【００１０】
本実施形態においては、ドライエッチングのエッチングガスに窒素を添加することにより、タンタルを含む材料のエッチング速度を容易に制御することができる。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図１及び図２は、本発明の実施の形態にかかるエッチング方法を説明するための模式図である。
【００１１】
図１は、本発明にかかるエッチング方法及び電子デバイスの製造方法において、窒素を添加したプラズマＰによるドライエッチング挙動を例示する模式図である。ここで、基体Ｓには、タンタル（Ｔａ）またはその化合物（ＴａＸ）などのタンタル系材料１００と、その他の材料として例えば窒化珪素（ＳｉＮｘ）１１０と、がそれぞれ形成されている。タンタル系材料１００は、例えば電極として設けられ、窒化珪素１１０は、例えば絶縁層として設けられる。
【００１２】
図１（ａ）に表したように、エッチングガスに窒素を添加したプラズマＰによるドライエッチングを開始する。すると、図１（ｂ）に表したように、窒化珪素１１０はエッチングされるが、タンタル系材料１００はエッチングされない。ここで、エッチング方法としては、ＣＤＥ（Chemical Dry Etching）でもＲＩＥ（Reactive Ion Etching）でもよい。
【００１３】
図２は、本発明にかかるエッチング方法及び電子デバイスの製造方法において、窒素の添加量を減らしあるいは添加しないで形成したプラズマＰによるエッチング挙動を例示する模式図である。
すなわち、図２（ａ）に表したように、エッチングガスへの窒素の添加量を減らしあるいは添加せずにドライエッチングを開始すると、図２（ｂ）に表したように、窒化珪素１１０とともにタンタル系材料１００もエッチングされる。ここでも、エッチング方法としては、ＣＤＥでもＲＩＥでもよい。
以上説明したように、エッチングガスに対して窒素を添加するとタンタル系材料に対するドライエッチングの速度を大幅に低下させることができる。
【００１４】
図３は、本発明にかかるエッチング方法及び電子デバイスの製造方法において、窒素の添加量とエッチング速度との関係を例示するグラフ図である。
すなわち、同図の横軸は、エッチングガスＣＦ４に対する窒素Ｎ２の体積比Ｎ２／ＣＦ４（vol％）を表し、縦軸はエッチング速度（ｎｍ／分）をそれぞれ表す。
【００１５】
ここでは、タンタル系材料として、スパッタ法により形成したタンタルシリサイド（ＴａＳｉ２）を用いた。一方、窒化珪素としては、プラズマＣＶＤ法により形成した窒化珪素（Ｐ−ＳｉＮｘ）を用いた。また、エッチングガスとしては、四フッ化炭素（ＣＦ４）１５０ｓｃｃｍと、酸素（Ｏ２）６０ｓｃｃｍと、の混合ガスを用い、これに窒素を所定量添加した。エッチングはＣＤＥ法により実施し、エッチング時の圧力は、３０パスカルとした。
【００１６】
図３から分かるように、Ｎ２／ＣＦ４がゼロの場合、つまり、エッチングガス中に窒素を添加しない場合、Ｐ−ＳｉＮｘと、ＴａＳｉ２と、のエッチング速度は異なるものの、いずれにおいてもエッチングは生じる。ところが、Ｎ２を添加すると、Ｐ−ＳｉＮｘのエッチング速度は若干増加する程度であるが、ＴａＳｉ２のエッチング速度は対数的にゼロへ漸近減少する。これは、窒素の添加により、ＴａＳｉ２がパッシベートされるからであると考えられる。
すなわち、ＣＦ４のプラズマにより生成されたフッ素ラジカルがＴａＳｉ２と反応すると、蒸気圧の高いタンタルフッ化物を形成し、ＴａＳｉ２のエッチングが進行する。これに対して、エッチングガスに窒素を添加すると、フッ素ラジカルは、添加窒素由来のラジカル窒素と優先的に反応することにより、ＴａＳｉ２がパッシベートされることが考えられる。
【００１７】
エッチングガスに対する窒素の添加量をさらに増加するとＴａＳｉ２のエッチング速度は漸近的に低下し、Ｎ２／ＣＦ４を６vol％まで増加させると、ほぼゼロとなる。つまり、Ｎ２／ＣＦ４を６vol％以上とした条件においては、図１に関して前述したように、ＴａＳｉ２に対して極めて高いエッチング選択比でＰ−ＳｉＮｘをエッチングすることが可能となる。
【００１８】
以上で説明したように、本実施形態においては、エッチング挙動の差違は、エッチングガス中のＮ２／ＣＦ４の組成比によって生じることから、ＣＤＥやＲＩＥなどのドライエッチングに選択性を付与することが可能である。
【００１９】
本発明の実施形態にかかるエッチング方法の具体的な条件の一例について、以下に説明する。
本発明において用いるエッチングガスはＣＦ４には限定されず、その他にも例えば、ＳＦ６、ＣＦ８Ｏ２、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ８、Ｃ５Ｆ８等などのフッ素系ガスを用いて同様の作用効果が得られる。また、Ｏ２の代わりに、Ｏ３を用いてもよい。一方、これらのエッチングガスに添加するガスとして、窒素の代わりに、ＮｘＯｙを用いてもよい。
【００２０】
図４及び図５は、本発明の実施形態にかかるエッチング方法を実施するために用いることができるドライエッチング装置の基本構成を例示する模式図である。
まず、図４は、本実施形態にかかるエッチング方法及び電子デバイスの製造方法において、用いることができるダウンフロー型ＣＤＥ装置を表す。このＣＤＥ装置は、処理チャンバ１０と、この処理チャンバ１０の上面に設けられた平板状の誘電体板からなる透過窓３０と、透過窓３０の外側に設けられたマイクロ波導波管２０と、透過窓３０の下方の処理空間において半導体ウェーハなどの被処理体Ｗを載置して保持するためのステージ１６と、を有する。
【００２１】
処理チャンバ１０は真空排気系Ｅにより形成される減圧雰囲気を維持可能であり、この処理チャンバ１０の側面には、処理空間に複数の反応ガスを導入するためのガス集合管（図示せず）が適宜設けられている。
【００２２】
マイクロ波Ｍは、導波管２０を伝搬しスロットアンテナ２０Ｓから透過窓３０を透過して処理チャンバ１０の内部空間に放出される。このマイクロ波Ｍにより励起された電離気体によりプラズマ領域Ｐが形成され、このプラズマ領域Ｐで発生したラジカルなどの活性種が矢印Ａで表したように略垂直方向の被処理体Ｗに衝突し、エッチングを進行する。
【００２３】
このようなダウンフロー型のＣＤＥ装置において、エッチングガスとともに窒素を適宜添加することにより、タンタル系材料のエッチング速度を制御できる。
【００２４】
図５は、本実施形態にかかるエッチング方法及び電子デバイスの製造方法において、用いることができるリモートプラズマ型ＣＤＥ装置を表す模式図である。
このＣＤＥ装置は、処理チャンバ１０と、この処理チャンバ１０の側面設けられた伝送管４０と、この伝送管４０にマイクロ波Ｍを供給する導波管２０と、を有する。処理チャンバ１０は、真空排気系Ｅにより形成される減圧雰囲気を維持可能であり、伝送管４０の他端には、エッチングガスＧを導入するためのガス導入管が設けられている。チャンバ１０の中には、半導体ウェーハなどの被処理体Ｗを載置して保持するためのステージ１６が設けられている。
【００２５】
伝送管４０に導入されたエッチングガスＧは、導波管２０を介して導入されたマイクロ波Ｍにより励起されプラズマ領域Ｐを形成する。このプラズマ領域Ｐにより生成されたラジカルなどの活性種は、矢印Ａで表したように、伝送管４０から処理チャンバ１０内に輸送され、被処理体Ｗに作用することにより、エッチングが進行する。このＣＤＥ装置の場合、被処理体Ｗから離れた場所でプラズマ領域Ｐが形成されるので、荷電粒子などによる損傷を抑制できる。
そして、このようなリモートプラズマ型のＣＤＥ装置においても、エッチングガスＧとともに窒素を適宜添加することにより、タンタル系材料のエッチング速度を制御できる。 なお、図４及び図５においては、ＣＤＥ装置を例示したが、本発明はこれに限定されず、ＲＩＥ装置を用いた場合も、同様の作用効果が得られる。
以上、本実施形態において用いることができるドライエッチング装置の具体例について説明した。
【００２６】
次に、本発明の実施の形態にかかる電子デバイスの製造方法について説明する。
（第１の実施例）
図６乃至図７は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Feild Effect Transistor）のソースと、ドレインと、にコンタクト領域を形成する工程の要旨を例示する工程断面図である。
まず、図６(ａ)に表したように、高濃度ｐ型ウエル２００の上にゲート２１０を形成するため、ゲート絶縁膜２２０である高純度酸化シリコン（以下、ＳｉＯ２と表す）、ゲート電極の多結晶シリコン（以下、ｐ−Ｓｉと表す）２３０、タンタルシリサイド（ＴａＳｉ２）膜１０１を順次、積層する。そして、このゲート２１０をマスクとして、高濃度ｐ型ウエル２００の表面にｎ型不純物を導入することにより、ソースのエクステンション領域２４０と、ドレインのエクステンション領域２５０と、を自己整合的に形成する。
【００２７】
次に、図６（ｂ）に表したように、ウェーハの全面に窒化珪素（以下、ＳｉＮとする）膜１１０をＣＶＤにより成膜する。
そして、図６（ｃ）に表したように、ＳｉＮ膜１１０を異方性エッチングによりエッチングして、側壁１２０を形成する。すなわち、ＣＦ４と、Ｏ２ガスと、を用いたＲＩＥにより、ＳｉＮ膜１１０を矢印Ａで表したように略垂直方向にエッチングする。
【００２８】
この時、本発明によれば、所定量のＮ２ガスをエッチングガスに添加することにより、ＴａＳｉ２層１０１をエッチングせず、ＳｉＮ膜１１０のみのエッチングが可能になる。ここで、ＲＩＥのエッチングガスとして、ＣＦ４を1５０ｓｃｃｍと、Ｏ２を６０ｓｃｃｍと、の混合ガスを用い、これにＮ２を２３ｓｃｃｍ程度添加（Ｎ２／ＣＦ４で１５．３vol％）する。また、圧力は３０パスカルとすることができる。
【００２９】
このようにエッチングガスに窒素を添加することにより、ＳｉＮ膜１１０に対するエッチング速度は高く、その下のＴａＳｉ２層１０１に対するエッチング速度を低下させることができる。その結果として、ゲート２１０の上のＳｉＮ膜１１０がエッチングされた後に、ＴａＳｉ2層１０１がオーバーエッチングされることを防ぐことができる。
【００３０】
また、この時、ゲート２１０の上のＳｉＮ膜１１０がエッチングされた後に、エッチングガス中の窒素添加量を低下させ、あるいは添加せずにエッチングを進行させることにより、ＴａＳｉ２層１０１の表面を軽くエッチングすることができる。このようにすれば、ＴａＳｉ２層１０１の表面に形成された酸化物やその他の絶縁性あるいは高抵抗の残留物をエッチング除去し、この後に形成するゲート配線との接続抵抗を低減できる。
【００３１】
つまり、エッチングガスに窒素を添加してＳｉＮ膜１１０をエッチングすることにより、ＴａＳｉ２層１０１のオーバーエッチングを防止し、ＳｉＮ膜１１０がエッチングされた後に窒素添加量を低下させてＴａＳｉ２層１０１の表面をわずかにエッチングすることにより、配線との接続抵抗を下げることができる。
【００３２】
しかる後に、図７（ａ）に表したように、ソースのエクステンション２４０およびドレインのエクステンション領域２５０にリン（以下、Ｐと表す）イオン２８０を注入し、図７（ｂ）に表したように、ソースにコンタクト領域２８５と、ドレインにコンタクト領域２９０と、をそれぞれ形成する。
以上、説明したように、ＳｉＮ１１０膜をＲＩＥ処理して側壁１２０を形成する工程において、エッチングガスに添加する窒素量を制御することにより、ゲート電極２３０のオーバーエッチングを防止し、かつゲート配線との接続抵抗を低下できる。
【００３３】
（第２の実施例）
次に、本発明の第２の実施例について説明する。
図８は、本発明により製造される半導体装置の要部断面構造を例示する模式図である。すなわち、同図は、半導体集積回路を構成するＭＯＳＦＥＴの要部断面構造を表す。
【００３４】
シリコン基板の表面部分が素子分離領域３０１により絶縁分離され、これら分離されたウエル３０２にＭＯＳＦＥＴが形成されている。ＭＯＳＦＥＴは、ソース領域３０７、ドレイン領域３０８と、これらの間に設けられたチャネル３０３と、を有する。チャネル３０３の上には、ゲート絶縁膜３０４を介してゲート電極３０６が設けられている。ソース領域３０７とドレイン領域３０８と、の間に位置するチャネル３０３は、いわゆる「ショートチャネル効果」などを防ぐ目的で、ＬＤＤ（lightly doped drain）領域３０３Ｄが設けられている。そして、これらＬＤＤ領域３０３Ｄの上には、ゲート電極３０６に隣接してゲート側壁３０５が設けられている。ゲート側壁３０５は、ＬＤＤ領域３０３Ｄをセルフアライン（自己整合）的に形成するために設けられている。
【００３５】
また、ソース領域３０７とドレイン領域３０８と、に挟まれたゲート電極３０６の上には、ゲート電極３０６とのコンタクトを改善するためにタンタル・シリサイド層３１９がそれぞれ設けられている。この上には、第１の層間絶縁膜３１０と第２の層間絶縁膜３１１と第３の層間絶縁膜３１２が積層され、これらを貫通するコンタクトホールを介して、ソースコンタクト３１３Ｓ、ゲートコンタクト３１３Ｇ、ドレインコンタクト３１３Ｄが形成されている。ここで、第１の層間絶縁膜３１０と第３の層間絶縁膜３１２は、例えば、窒化珪素１１０により形成され、第２の層間絶縁膜３１１は、例えば、低誘電率の酸化シリコンにより形成することができる。また、ソースコンタクト３１３Ｓ、ゲートコンタクト３１３Ｇ、ドレインコンタクト３１３Ｄは、タンタル系の材料により形成されている。
【００３６】
以上説明したような半導体装置を製造するに際し、本発明によれば、ゲート側壁３０５のみならず、ゲート絶縁膜３０４、第１の層間絶縁膜３１０、第３の層間絶縁膜３１２などを構成する窒化珪素膜を、図１乃至図３に関して前述した本発明により形成できる。
【００３７】
図９乃至図１１は、本発明の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。
まず、図９（ａ）に表したように、ＭＯＳトランジスタの要部を形成する。すなわち、Ｓｉ基板上に素子分離領域３０１、ウェル３０２、チャネル３０３、ゲート絶縁膜３０４、ゲート電極３０６、ＬＤＤ注入サイドウォール（ゲート側壁）３０５を順次形成し、ソース領域３０７、ドレイン領域３０８の形成を行う。さらに、タンタル（Ｔａ）のスパッタ、ＲＴＰ（rapid thermalprocessing）を順次行い、Ｔａシリサイドからなるシリサイド層３１９を形成する。
次に、図９（ｂ）に表したように、第１の層間絶縁膜３１０及び第２の層間絶縁膜３１１を形成する。ここで、第１の層間絶縁膜３１０として、厚みが５０ｎｍ程度の窒化珪素膜を形成する。このように第１の層間絶縁膜３１０として窒化珪素膜を形成した後に、第２の層間絶縁膜３１１として、ＴＥＯＳ（tetra ethoxy silane）ガスを用い、プラズマＣＶＤにより６００℃において厚みが６００ｎｍのシリコン酸化膜を形成する。
【００３８】
また、第２の層間絶縁膜３１１の材料として、さらに誘電率の低い材料を用いることもできる。そのような材料としては、メチル基を有するシリコン酸化物や、水素基を有するシリコン酸化物、有機ポリマーなどを挙げることができる。さらに具体的には、例えば、多孔質のメチルシルセスキオキサン（methyl silsequioxane：ＭＳＱ）などの各種のシルセスキオキサン化合物、ポリイミド、炭化フッ素（fluorocarbon）、パリレン（parylene）、ベンゾシクロブテンなどを挙げることができる。また、その形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するスピン・オン・グラス（spin on glass：ＳＯＧ）法を用いることができる。
【００３９】
このように第２の層間絶縁膜３１１を形成した後に、図９（ｃ）に表したように、この上に第３の層間絶縁膜３１２として、厚み１２０ｎｍ程度の窒化珪素膜を形成する。
その後、レジストを塗布してパターニングすることにより、レジストパターン３２０を形成する。レジストパターン３２０は、例えば、ＡｒＦ露光機を用いて１２０ｎｍ径に露光することにより形成する。
【００４０】
次に、図１０（ａ）に表したように、レジストパターン３２０をマスクとして第３の層間絶縁膜３１２のエッチングを行う。エッチング方法としては、例えば、ＩＣＰ（induction coupled prasma）型反応性イオンエッチング装置を用いることができる。第３の層間絶縁膜３１２のエッチングに際しては、例えば、ＣＨ２Ｆ２：５０ｓｃｃｍ、Ｏ２：５０ｓｃｃｍの混合ガスを用いて６．７パスカル（Ｐａ）にてエッチングすることにより、第３の層間絶縁膜３１２に開口部３２１を形成することができる。
【００４１】
次に、図１０（ｂ）に表したように、酸素プラズマによるアッシングを実施してレジストパターン３２０を除去する。
その後、図１０（ｃ）に表したように、シリコン窒化膜からなる第３の層間絶縁膜３１２をエッチングマスクとして、第２の層間絶縁膜３１１に接続孔３２２（コンタクトホール）を形成する。第２の層間絶縁膜３１１の接続孔形成を行う際には、Ｃ４Ｆ６：５０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、Ｏ２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて６．７パスカルにて反応性イオンエッチングを行う。このようにして、第２の層間絶縁膜３１１の接続孔３２２を形成する。
【００４２】
次に、図１１（ａ）に表したように、第１の層間絶縁膜３１０であるＳｉＮ膜にＲＩＥを用いて、接続孔３２２を形成する。
この時、本発明によれば、ＲＩＥの条件を以下にすることで、第１の層間絶縁膜３１０であるＳｉＮ膜のみをエッチングし、その下層にあるＴａシリサイドからなるシリサイド層３１９のオーバーエッチングを防ぐことができる。
すなわち、エッチングガスとして、例えば、ＣＦ４を1５０ｓｃｃｍと、Ｏ２を６０ｓｃｃｍと、の混合ガスを用い、これにＮ２を２３ｓｃｃｍ添加し、圧力を３０パスカルとする。
【００４３】
次に、図１１（ｂ）に表したように、コンタクト金属３１３となるタンタルを堆積する。そして、化学機械研磨法（chemical mechanical polishing：ＣＭＰ）により研磨して表面を平坦化することにより、図８に表したように、トレンチにソース配線３１３Ｓ、ゲート配線３１３Ｇ、ドレイン配線３１３Ｄがそれぞれ埋め込まれた層間配線構造を形成できる。
【００４４】
以上説明したように、本実施形態によれば、第１層間絶縁膜３１０であるＳｉＮ膜をＲＩＥ処理する工程において、混合ガス中のＮ２／ＣＦ４を６vol％とすることで、ＴａＳｉ２膜３１９のオーバーエッチングをパッシベートできる。しかも、このパッシベートしたＴａＳｉ２膜３１９は所望の膜厚を満たし、半導体装置の信頼性の点でも優れる。
【００４５】
以上、具体例を限定しつつ、本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
例えば、本発明において用いる、反応ガスの種類、組成比、圧力、流量、被基体として用いる材料の種類、サイズ、エッチング時間、エッチングレート、被薄膜の種類、製造装置などの各種パラメーターについては、前述した具体例に限定されるものではなく、これらを如何ように変えたとしても、本発明の要旨を有するに限りにおいて、本発明の範囲に包含される。
【００４６】
また、本発明により製造できる電子デバイスとしては、ＭＯＳＦＥＴの他にも、例えば、バイポーラトランジスタ、ダイオード、サイリスタ、電力用スイッチング素子などをはじめとする各種の半導体素子や、液晶表示装置、抵抗素子、容量素子などを挙げることができる。
【図面の簡単な説明】
【００４７】
【図１】本発明にかかるエッチング方法及び電子デバイスの製造方法において、窒素を添加したプラズマＰによるドライエッチング挙動を例示する模式図である。
【図２】本発明にかかるエッチング方法及び電子デバイスの製造方法において、窒素の添加量を減らしあるいは添加しないで形成したプラズマＰによるエッチング挙動を例示する模式図である。
【図３】本発明にかかるエッチング方法及び電子デバイスの製造方法において、窒素の添加量とエッチング速度との関係を例示するグラフ図である。
【図４】本実施形態にかかるエッチング方法及び電子デバイスの製造方法において、用いることができるダウンフロー型ＣＤＥ装置を表す。
【図５】本実施形態にかかるエッチング方法及び電子デバイスの製造方法において、用いることができるリモートプラズマ型ＣＤＥ装置を表す模式図である。
【図６】本発明により製造される半導体デバイスを例示する工程断面図である（その１）。
【図７】本発明により製造される半導体デバイスを例示する工程断面図である（その２）。
【図８】本発明により製造される半導体装置の要部断面構造を例示する模式図である。
【図９】本発明により製造される半導体デバイスを例示する工程断面図である（その１）。
【図１０】本発明により製造される半導体デバイスを例示する工程断面図である（その２）。
【図１１】本発明により製造される半導体デバイスを例示する工程断面図である（その３）。
【符号の説明】
【００４８】
１０ 処理チャンバ
１６ ステージ
２０ 導波管
２０Ｓ スロットアンテナ
３０ 透過窓
４０ 伝送管
１００ タンタル系材料
１０１ タンタルシリサイド膜
１１０ 窒化珪素
１２０ 側壁
２００ 高濃度ｐ型ウエル
２１０ ゲート
２２０ ゲート絶縁膜
２３０ ゲート電極
２４０ ソースのエクステンション領域
２５０ ドレインのエクステンション領域
２８０ リンイオン
２８５ ソースのコンタクト領域
２９０ ドレインのコンタクト領域
３０１ 素子分離領域
３０２ ウェル
３０３ チャネル
３０３Ｄ 領域
３０４ ゲート絶縁膜
３０５ ゲート側壁
３０６ ゲート電極
３０７ ソース領域
３０８ ドレイン領域
３１０ 第１の層間絶縁膜
３１１ 第２の層間絶縁膜
３１２ 第３の層間絶縁膜
３１３ コンタクト金属
３１３Ｄ ドレイン配線
３１３Ｇ ゲート配線
３１３Ｓ ソース配線
３１９ タンタル・シリサイド層
３２０ レジストパターン
３２１ 開口部
３２２ 接続孔
Ａ 矢印
Ｅ 真空排気系
Ｇ エッチングガス
Ｍ マイクロ波
Ｐ プラズマ領域
Ｓ 基体
Ｗ 被処理体
【特許請求の範囲】
【請求項１】
タンタルを含む材料からなる第１の部分と、窒化珪素からなる第２の部分と、を有する被処理体をエッチングするエッチング方法であって、
エッチングガスに窒素を添加した第１の混合ガスを用いて前記第２の部分をドライエッチングすることを特徴とするエッチング方法。
【請求項２】
前記第２の部分をエッチングした後に、前記第１の混合ガスよりも窒素の含有率が小なる第２の混合ガスを用いて前記第１の部分をエッチングすることを特徴とする請求項１記載のエッチング方法。
【請求項３】
前記タンタルを含む材料は、タンタル・シリサイドであることを特徴とする請求項１または２に記載のエッチング方法。
【請求項４】
前記エッチングガスは、ハロゲンを含む第１のガスと、酸素と、を含むことを特徴とする請求項１〜３のいずれか１つに記載のエッチング方法。
【請求項５】
基体上に、タンタルを含む材料からなる第１の部分と、窒化珪素からなる第２の部分と、を形成する工程と、
エッチングガスに窒素を添加した第１の混合ガスを用いて前記第２の部分をドライエッチングする工程と、
を備えたことを特徴とする電子デバイスの製造方法。
【請求項６】
前記第２の部分をエッチングした後に、前記第１の混合ガスよりも窒素の含有率が小なる第２の混合ガスを用いて前記第１の部分をエッチングすることを特徴とする請求項５記載の電子デバイスの製造方法。
【請求項７】
前記タンタルを含む材料は、タンタル・シリサイドであることを特徴とする請求項５または６に記載の電子デバイスの製造方法。
【請求項８】
前記エッチングガスは、ハロゲンを含む第１のガスと、酸素と、を含むことを特徴とする請求項５〜７のいずれか１つに記載の電子デバイスの製造方法。
【請求項９】
前記第１の部分は、ＭＯＳＦＥＴのゲート電極のコンタクトであり、
前記第２の部分を前記ドライエッチングすることにより、前記ゲート電極の側壁に残留させてサイドウォールを形成することを特徴とする請求項５〜８のいずれか１つに記載の電子デバイスの製造方法。
【請求項１０】
前記第１の部分は、半導体層に接触したコンタクトであり、
前記第２の部分は、前記半導体層の上に設けられた絶縁層であり、
前記第２の部分を前記ドライエッチングすることにより、前記コンタクトに至るコンタクトホールを形成することを特徴とする請求項５〜８のいずれか１つに記載の電子デバイスの製造方法。
【請求項１】
タンタルを含む材料からなる第１の部分と、窒化珪素からなる第２の部分と、を有する被処理体をエッチングするエッチング方法であって、
エッチングガスに窒素を添加した第１の混合ガスを用いて前記第２の部分をドライエッチングすることを特徴とするエッチング方法。
【請求項２】
前記第２の部分をエッチングした後に、前記第１の混合ガスよりも窒素の含有率が小なる第２の混合ガスを用いて前記第１の部分をエッチングすることを特徴とする請求項１記載のエッチング方法。
【請求項３】
前記タンタルを含む材料は、タンタル・シリサイドであることを特徴とする請求項１または２に記載のエッチング方法。
【請求項４】
前記エッチングガスは、ハロゲンを含む第１のガスと、酸素と、を含むことを特徴とする請求項１〜３のいずれか１つに記載のエッチング方法。
【請求項５】
基体上に、タンタルを含む材料からなる第１の部分と、窒化珪素からなる第２の部分と、を形成する工程と、
エッチングガスに窒素を添加した第１の混合ガスを用いて前記第２の部分をドライエッチングする工程と、
を備えたことを特徴とする電子デバイスの製造方法。
【請求項６】
前記第２の部分をエッチングした後に、前記第１の混合ガスよりも窒素の含有率が小なる第２の混合ガスを用いて前記第１の部分をエッチングすることを特徴とする請求項５記載の電子デバイスの製造方法。
【請求項７】
前記タンタルを含む材料は、タンタル・シリサイドであることを特徴とする請求項５または６に記載の電子デバイスの製造方法。
【請求項８】
前記エッチングガスは、ハロゲンを含む第１のガスと、酸素と、を含むことを特徴とする請求項５〜７のいずれか１つに記載の電子デバイスの製造方法。
【請求項９】
前記第１の部分は、ＭＯＳＦＥＴのゲート電極のコンタクトであり、
前記第２の部分を前記ドライエッチングすることにより、前記ゲート電極の側壁に残留させてサイドウォールを形成することを特徴とする請求項５〜８のいずれか１つに記載の電子デバイスの製造方法。
【請求項１０】
前記第１の部分は、半導体層に接触したコンタクトであり、
前記第２の部分は、前記半導体層の上に設けられた絶縁層であり、
前記第２の部分を前記ドライエッチングすることにより、前記コンタクトに至るコンタクトホールを形成することを特徴とする請求項５〜８のいずれか１つに記載の電子デバイスの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００６−３１０６９６（Ｐ２００６−３１０６９６Ａ）
【公開日】平成１８年１１月９日（２００６．１１．９）
【国際特許分類】
【出願番号】特願２００５−１３４２８２（Ｐ２００５−１３４２８２）
【出願日】平成１７年５月２日（２００５．５．２）
【出願人】（０００００２４２８）芝浦メカトロニクス株式会社 (907)
【Ｆターム（参考）】
【公開日】平成１８年１１月９日（２００６．１１．９）
【国際特許分類】
【出願日】平成１７年５月２日（２００５．５．２）
【出願人】（０００００２４２８）芝浦メカトロニクス株式会社 (907)
【Ｆターム（参考）】
[ Back to top ]