【課題】スイッチング損失を低減した半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置は、ベース層と、ベース層上に設けられた第２導電形半導体層と、第２導電形半導体層の表面からベース層側に向けて延び、ベース層には達しない複数の第１のトレンチの内壁に設けられた第１の絶縁膜と、第１の絶縁膜を介して第１のトレンチ内に設けられると共に第２導電形半導体層の表面に接する第１の電極とを備えている。第２導電形半導体層は、第１のトレンチで挟まれた第１の第２導電形領域と、第１の第２導電形領域とベース層との間および第１のトレンチの底部とベース層との間に設けられ、第１の第２導電形領域よりも第２導電形不純物量が少ない第２の第２導電形領域とを有する。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタを用いて、高速動作が可能で、信頼性も高い半導体装置を歩留まりよく作製する。
【解決手段】絶縁膜上にマスクを形成し、該マスクを微細化する。微細化されたマスクを用いて凸部を有する絶縁層を形成し、これを用いて、微細なチャネル長（Ｌ）を有するトランジスタを形成する。また、トランジスタを作製する際に、微細化された凸部の上面と重なるゲート絶縁膜の表面に平坦化処理を行う。これにより、トランジスタの高速化を達成しつつ、信頼性を向上させることが可能となる。また、絶縁膜を凸部を有する形状とすることで、自己整合的にソース電極及びドレイン電極を形成することができ、製造工程の簡略化、また生産性を向上させることが可能となる。 （もっと読む）

【課題】
本発明は、ソース電極およびドレイン電極の熱耐久性を向上させて、かつ製造過程においてオーミック性に与える不安定要因を取り除き信頼性および量産性の高いＧａＮ系ＨＥＭＴを提供する。
【解決手段】
化合物半導体装置は、基板と、前記基板上に形成された窒化ガリウム系半導体と、前記窒化ガリウム系半導体上に形成された窒化ガリウム系保護層と、前記窒化ガリウム系保護層上にタンタルとアルミニウムが任意の順に積層されてなるオーミック電極とを備え、前記オーミック電極が形成された箇所の前記窒化ガリウム系保護層の膜厚は、前記オーミック電極が形成されていない箇所の前記窒化ガリウム系保護層の膜厚よりも薄い。 （もっと読む）

【課題】低いオン抵抗を得ながら、優れた耐圧性能を持つ、縦型の半導体装置およびその製造方法を提供する。
【解決手段】開口部２８はｎ⁻型ＧａＮドリフト層４にまで届いており、開口部の壁面を覆うように位置する再成長層２７と、ｐ型ＧａＮバリア層６と、ゲート電極Ｇと、ソース電極Ｓとを備え、チャネルが電子走行層２２内の電子供給層２６との界面に生じる二次元電子ガスにより形成され、ｐ型ＧａＮバリア層６がＧａＮ系積層体１５の表層をなし、かつソース電極Ｓが、再成長層２７およびｐ型ＧａＮバリア層６に接して位置することを特徴とする。 （もっと読む）

【課題】窒化物半導体装置において、オン抵抗が小さく、オン電圧が小さく、逆方向リーク電流が小さい窒化物半導体ダイオードを提供する。
【解決手段】窒化物半導体１，２上に形成されたカソード電極３、アノード電極４，５を有する窒化物半導体ダイオードにおいて、アノード電極４，５の周辺部に窒化物半導体を掘り込んだリセス構造６を有し、リセス構造内部には、アノード電極５が埋め込まれている。 （もっと読む）

【課題】 本発明は、低消費電力で動作する論理回路に応用できる電界効果トランジスタを提供することを目的とするものである。
【解決手段】 ソース電極とソース電極が接する半導体の伝導帯又は価電子帯との間に障壁を有しており、ソース電極から障壁を通して流れ込む電子又はホールをゲート電圧により調整できる構成を有することを特徴とするｎチャンネル又はｐチャンネルの電界効果トランジスタ。 （もっと読む）

【課題】オフ時のリーク電流を低減し、パワースイッチング素子に適用可能なノーマリーオフ型の半導体装置を提供する。
【解決手段】基板１０１と、基板１０１の上に形成されたアンドープＧａＮ層１０３と、アンドープＧａＮ層１０３の上に形成されたアンドープＡｌＧａＮ層１０４と、アンドープＧａＮ層１０３又はアンドープＡｌＧａＮ層１０４の上に形成されたソース電極１０７及びドレイン電極１０８と、アンドープＡｌＧａＮ層１０４の上に形成され、ソース電極１０７とドレイン電極１０８との間に配置されたｐ型ＧａＮ層１０５と、ｐ型ＧａＮ層１０５の上に形成されたゲート電極１０６とを備え、アンドープＧａＮ層１０３は、チャネルを含む活性領域１１３と、チャネルを含まない不活性領域１１２とを有し、ｐ型ＧａＮ層１０５は、ソース電極１０７を囲むように配置されている。 （もっと読む）

【課題】多くの半導体装置に必要な低温処理と両立しない高温操作を必要とするような欠点がない、堆積可能なアッド‐オン層形成方法を提供することを目的とする。
【解決手段】堆積可能なアッド‐オン層形成方法であって、第一半導体基板の取り外し層の形成、取り外し層の上の第一半導体基板に多くのドーピング領域の形成、ここで多くのドーピング層の形成は、第一電導型を有するように、ドーピングされ、取り外し層の上の第一半導体基板の第一ドーピング層の形成、第一電導型に対する第二電導型を有するようにドーピングされ、第一ドーピング層の上の第一半導体基板に最低中間ドーピング層の形成、及び中間ドーピング層上の第一半導体基板に最低第三ドーピング層の形成からなり、第三ドーピング層上に第一の電導性ブランケット層の形成、第一電導ブランケット層上に第二の電導性ブランケット層の形成、及び第二電導性ブランケット層が第二半導体基板の対応する電導性上部層と接触するように、第一半導体基板を第二半導体基板への取り付け、からなる。 （もっと読む）

【課題】トレンチ内のダメージ除去を行う際に、ソース領域とソース電極とのコンタクト抵抗が増大することを抑制できるようにする。
【解決手段】ｎ⁺型ソース領域４の第２領域４ｂについて、最表面からある程度の深さの場所については、高不純物濃度とせず、比較的低不純物濃度となるようにする。これにより、ダメージ除去工程を行ったときに、ｎ⁺型ソース領域４の第２領域４ｂのうち比較的低不純物濃度とされる部分が若干残るか、もしくは、この部分が消失して第２領域４ｂのうちの高不純物濃度の部分が増速酸化されても、比較的低不純物濃度とされる部分の酸化に時間が掛かるため、増速酸化される領域が少なくなるようにできる。したがって、ｎ⁺型ソース領域４の第２領域４ｂのうちのソース電極９とのコンタクト部が消失することを防止でき、ｎ⁺型ソース領域４とソース電極９とのコンタクト抵抗の増大を抑制することが可能となる。 （もっと読む）

【課題】イオン注入ダメージにより生ずる損失が抑制された低損失な半導体装置を提供する。
【解決手段】実施の形態の半導体装置は、第１導電型の半導体基板と、半導体基板の上面に形成され、半導体基板よりも低不純物濃度の第１導電型の第１の半導体層と、第１の半導体層上にエピタキシャル成長により形成される第２導電型の第２の半導体層と、第２の半導体層上にエピタキシャル成長により形成され、第２の半導体層よりも高不純物濃度の第２導電型の第３の半導体層と、を備えている。さらに、第３の半導体層に形成され、少なくとも側面と底面との角部が第２の半導体層内にある凹部を備えている。また、第３の半導体層に接する第１の電極と、凹部の底面において、第２の半導体層と接し、第１の電極と接続される第２の電極と、半導体基板の下面に接する第３の電極と、を備えている。 （もっと読む）

【課題】電界効果型トランジスタ部のオン抵抗を下げ、かつショットキーバリアダイオード部のリーク電流を抑制する。
【解決手段】半導体装置は、第１の半導体層と、第２の半導体層と、第３の半導体層と、第３の半導体層の表面から、第２の半導体層を貫通し、第１の半導体層に至る第１のトレンチ内に、第１の絶縁膜を介して設けられた埋め込み電極と、埋め込み電極の上に、第２の絶縁膜を介して設けられた制御電極と、第３の半導体層の表面から、第２の半導体層を貫通し、第１の半導体層に至る第２のトレンチの下端に接続され、第１の半導体層内に選択的に設けられた第４の半導体層と、第１の半導体層に接続された第１の主電極と、第２のトレンチ内に設けられた第２の主電極と、を備える。第２のトレンチの側壁において、第２の主電極と、第１の半導体層と、によるショットキー接合が形成されている。 （もっと読む）

【課題】制御性の良い製造方法のみで形成することができる高周波数動作が可能なノーマリオフ型の窒化物半導体装置を提供する。
【解決手段】ソース電極５とドレイン電極６との間の電子供給層４上に、電子供給層とショットキー接触する浮遊電極８を配置し、この浮遊電極８上に絶縁膜９を介してゲート電極７を配置する。そして、ゲート電極に正バイアス印加し、浮遊電極に電子を蓄積される。 （もっと読む）

【課題】歩留まり良く形成することができ、高い信頼性を保つことができる、高周波特性が優れた窒化物半導体装置を提供する。
【解決手段】ソース電極５とドレイン電極６との間の電子供給層４上に、電子供給層とショットキー接触する浮遊電極８を配置し、この浮遊電極上に絶縁膜９を介してゲート電極７を配置する。特に絶縁膜を強誘電体材料とすると好ましい。 （もっと読む）

【課題】 パワートランジスタ及びＳＢＤ素子を有する半導体装置において、ＳＢＤ素子の耐圧を高める。
【解決手段】 半導体装置は、半導体基板の主面に第１および第２領域を有し、前記第１および第２領域内にはそれぞれ複数の第１および第２導電体が形成され、前記第１領域内の隣接する第１導電体間には、第１半導体領域と、前記第１半導体領域内にあって第１半導体領域と逆の導電型を持つ第２半導体領域とが形成され、前記第２領域内の隣接する第２導電体間には、前記第２半導体領域と同導電型でかつ第２半導体領域より低濃度の第３半導体領域が形成され、前記第３半導体領域の下には第３半導体領域と同導電型で、かつ第３半導体領域より高濃度の第４半導体領域が形成され、前記第２領域の半導体基板上には金属が形成され、前記金属は前記第２半導体領域と電気的に接続され、前記第３半導体領域は、前記金属と接触しショットキー接合を形成している。 （もっと読む）

【課題】本発明は、外部ノイズ等の過大電流に起因するＨＥＭＴの損傷、破壊若しくは発火を防止することができる半導体装置を提供する。
【解決手段】半導体装置１は、第１の半導体層３１と、第２の半導体層３２と、二次元キャリアガス層３３と、ソース電極４１と、ドレイン電極４２と、ゲート電極５と、二次元キャリアガス層３３上においてゲート電極５とドレイン電極４２との間に配設された補助電極６と、を備え、二次元キャリアガス層３３のゲート電極５とソース電極６との間のチャネル抵抗Ｒ１に比べて、二次元キャリアガス層３３のゲート電極５と補助電極６との間のチャネル抵抗Ｒ２が高く設定されている。 （もっと読む）

【課題】半導体装置、ショットキーバリアダイオードの特性を向上させる。
【解決手段】禁制帯幅の異なる第１膜と第２膜とが積層されたヘテロ接合部を少なくとも一つ有する積層体Ｈと、積層体Ｈと同層の積層物よりなるダミー積層体Ｄと、積層体Ｈとダミー積層体Ｄとの間に設けられた溝Ｇと、溝内部を含み積層体Ｈの上部からダミー積層体Ｄの上部まで延在するように配置され、積層体Ｈの第１の側壁に接するように配置され、積層体Ｈとの間にショットキー接続される第１電極ＳＥと、積層体Ｈの第１の側壁と対向する第２の側壁に接するように配置された第２電極ＯＨＥと、で半導体装置を構成する。このように、ダミー積層体Ｄを残存させ、積層体Ｈとの間に溝Ｇを設け、溝内部に充填された第１電極ＳＥによって、側壁コンタクトを実現したので、積層体Ｈをエッチングする際の欠陥が溝底部に発生する確率を低減でき、逆リーク電流を低減することができる。 （もっと読む）

【課題】半導体装置が有する保護膜や層間絶縁膜にかかる電界を抑制し、半導体装置の絶縁破壊耐圧を向上する。
【解決手段】半導体装置は、基板１と、基板の上方に形成されたキャリア走行層４と、キャリア走行層の上に形成された化合物半導体層５，６，７と、化合物半導体層の上に形成されたソース電極１０と、基板の裏面から基板を貫通し、キャリア走行層の内部まで形成された第１の溝１２と、第１の溝の内部に形成されたドレイン電極１４と、ソース電極１０と第１の溝１２との間に位置し、化合物半導体層の上に形成されたゲート電極１１と、ソース電極の斜め下方であってソース電極と第１の溝との間に位置し、基板の裏面から基板を貫通し、キャリア走行層４の内部まで形成された第２の溝１３と、を備える。 （もっと読む）

【課題】エッチングレートを高くしつつ、均一な角度の側壁面を有するトレンチを形成できるトレンチ形成工程を含む半導体装置の製造方法を提供する。
【解決手段】アスペクト比が所定値となるまでは保護膜形成工程と保護膜剥離工程およびエッチング工程の３工程によってトレンチ１２の底部を掘り進め、アスペクト比が所定値以上となると保護膜形成工程とエッチング工程の２工程によってトレンチ１２の底部を掘り進める。これにより、アスペクト比が所定値以上となったときに、ダメージ層１４の厚みに応じてトレンチ１２のうちエッチング工程によってエッチングされる幅が狭くなるようにでき、半導体基板１０のうちダメージ層１４とダメージ層１４ではない部分の境界の角度がほぼ所望の角度となるようにできる。また、高アスペクト比の領域では２工程によってトレンチ１２の底部を掘り進められるため、エッチングレートも増大する。 （もっと読む）

【課題】炭化珪素ＭＯＳＦＥＴにおいて、炭化珪素層とゲート絶縁膜との界面に発生する界面準位を十分に低減できず、キャリアの移動度が低下する場合があった。
【解決手段】この発明に係る炭化珪素半導体装置は、炭化珪素層を有し炭化珪素層上にゲート絶縁膜を形成した基板を炉の中に導入する基板導入工程と、基板を導入した炉を加熱して一酸化窒素と窒素とを導入する加熱工程とを備え、加熱工程は、窒素を反応させてゲート絶縁膜と炭化珪素層との界面を窒化する。 （もっと読む）

【課題】トレンチ構造のトランジスタセルがマトリクス状に多数個形成され、そのゲート電極に金属膜からなるゲート配線がコンタクトされる半導体装置でも、ゲート耐圧を充分に高くすることができる構造の半導体装置を提供する。
【解決手段】半導体層１に凹溝１１が形成され、その凹溝１１内にゲート酸化膜４が形成され、その凹溝１１内にポリシリコンなどからなるゲート電極５が設けられるトレンチ構造のトランジスタセルがマトリクス状に配列されたセル領域１０を有している。そして、金属膜からなるゲート配線９とコンタクトするため、ゲート電極５と連続してゲートパッド部５ａが設けられるが、そのゲートパッド部５ａが凹溝１１と同時に設けられる凹部１２内に形成されている。 （もっと読む）