【課題】主電極にめっきを施しつつ、主電極の端部を含む面に圧接電極を面接合させることができる圧接型半導体装置を提供する。
【解決手段】半導体基体１２と、めっき処理され、該半導体基体１２の主面に固着されためっき付き主電極２２と、該めっき付き主電極２２のめっき２２ａが形成された面に重なるように圧接された圧接電極と、を備える。そして、該めっき付き主電極２２の側面には溝２２ｂが形成され、該溝２２ｂは、該半導体基体１２と該めっき付き主電極２２が重なる部分の直上領域より外側に形成されたことを特徴とする。 （もっと読む）

【課題】本発明の課題は、ロードダンプの場合、すなわち負荷の遮断の急に行われる場合にも、ロードダンプエネルギが全てのダイオードに均等に分配される整流器ブリッジ回路を提供することである。
【解決手段】前記課題は、請求項１に従う整流器ブリッジ回路によって解決される。 （もっと読む）

【課題】半導体装置の電源電圧の変換効率を向上させる。
【解決手段】ハイサイドスイッチ用のパワーＭＯＳ・ＦＥＴとローサイドスイッチ用のパワーＭＯＳ・ＦＥＴとが直列に接続された回路を有する非絶縁型ＤＣ−ＤＣコンバータにおいて、ローサイドスイッチ用のパワーＭＯＳ・ＦＥＴと、そのローサイドスイッチ用のパワーＭＯＳ・ＦＥＴに並列に接続されるショットキーバリアダイオードＤ１とを同一の半導体チップ５ｂ内に形成した。ショットキーバリアダイオードＤ１の形成領域ＳＤＲを半導体チップ５ｂの短方向の中央に配置し、その両側にローサイドのパワーＭＯＳ・ＦＥＴの形成領域を配置した。また、半導体チップ５ｂの主面の両長辺近傍のゲートフィンガ６ａから中央のショットキーバリアダイオードＤ１の形成領域ＳＤＲに向かって、その形成領域ＳＤＲを挟み込むように複数本のゲートフィンガ６ｂを延在配置した。 （もっと読む）

【課題】III-Ｖ族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減しながらデバイスの特性を向上できるようにする。
【解決手段】半導体装置（ＨＦＥＴ）は、ＳｉＣ基板１１上にバッファ層１２を介在させて形成された第１の窒化物半導体層１３と、該第１の窒化物半導体層１３の上に形成され、該第１の窒化物半導体層１３の上部に２次元電子ガス層を生成する第２の窒化物半導体層１４と、該第２の窒化物半導体層１４の上に選択的に形成されたオーム性を持つ電極１６、１７とを有している。第２の窒化物半導体層１４は、底面又は壁面が基板面に対して傾斜した傾斜部を持つ断面凹状のコンタクト部１４ａを有し、オーム性を持つ電極１６、１７はコンタクト部１４ａに形成されている。 （もっと読む）

【課題】高電子移動度トランジスタ（ＨＥＭＴ）で、凹部バリア層を備え、バリア層間にゲート電極を形成することにより、エンハンスメント型ＦＥＴを提供する。
【解決手段】基板上１０４上にバッファ１０８層を形成し、バッファ層上にスペーサ層１１２を形成し、スペーサ層上にバリア層１１６を形成する。バリア層内に凹部を形成し、凹部を通して、少なくてもその一部が前記スペーサ層上に配置されるようにゲート構造１４０を形成する。 （もっと読む）

【課題】確実なノーマリオフ動作とリーク電流の少ないショットキダイオードを提供する。
【解決手段】基板31表面にバッファ層32とUID-GaN層33とUID-AlGaN層34とが順次積層され、UID-GaN層とUID-AlGaN層との界面のUID-GaN層側に2DEG層35が発生するエピタキシャル基板と、UID-AlGaN層の表面に形成されたオーミックアノード電極39とオーミックカソード電極40と、オーミックアノード電極とオーミックカソード電極との間のオーミックアノード電極の側面に隣接して形成されたショットキアノードリセス36を少なくとも覆う熱CVDSiNショットキアノード絶縁膜37と、絶縁膜の表面のショットキアノードリセス内に形成されたショットキアノード電極41とを少なくとも備え、オーミックアノード電極とショットキアノード電極とが接続されている。 （もっと読む）

【課題】コンタクト抵抗が小さいオーミック電極を備えたIII−Ｖ族窒化物半導体を用いた半導体装置を実現できるようにする。
【解決手段】半導体装置は、基板１１の上に順次形成された、第１のIII−Ｖ族窒化物半導体層１２及び第１のIII−Ｖ族窒化物半導体１２と比べてバンドギャップが大きい第２のIII−Ｖ族窒化物半導体層１３と、ｐ型の導電型を有する第３のIII−Ｖ族窒化物半導体層２１と、第１のオーミック電極１４とを備えている。第１のオーミック電極１４は、下部が第２のIII−Ｖ族窒化物半導体層１３及び第３のIII−Ｖ族窒化物半導体層２１を貫通し且つ第１のIII−Ｖ族窒化物半導体層１２における２次元電子ガス層よりも下側の領域に達するように形成されている。 （もっと読む）

【課題】 アクセス抵抗およびオン抵抗が低いIII族窒化物半導体素子、III族窒化物半導体素子の製造方法、および電子装置を提供する。
【解決手段】
障壁層９０２は、チャネル層９０１上方にヘテロ接合され、
チャネル層９０１の上部の一部およびその上方の障壁層９０２が除去されて凹部が形成され、
チャネル層９０１および障壁層９０２の一部にｎ型導電層領域９０４が形成され、
ｎ型導電層領域９０４は、前記凹部の表面を含み、
ｎ型導電層領域９０４の深さＴ_ｉｍｐが、ｎ型導電層領域９０４表面の各部から前記表面と垂直方向の測定値で１５ｎｍ以上であり、
オーミック電極９０６および９０７は、前記凹部の表面を介して前記ｎ型導電層領域にオーミック接触していることを特徴とする、III族窒化物半導体素子。 （もっと読む）

【課題】半導体装置の電源電圧の変換効率を向上させる。
【解決手段】ハイサイドスイッチ用のパワーＭＯＳ・ＦＥＴとローサイドスイッチ用のパワーＭＯＳ・ＦＥＴとが直列に接続された回路を有する非絶縁型ＤＣ−ＤＣコンバータにおいて、ローサイドスイッチ用のパワーＭＯＳ・ＦＥＴと、そのローサイドスイッチ用のパワーＭＯＳ・ＦＥＴに並列に接続されるショットキーバリアダイオードＤ１とを同一の半導体チップ５ｂ内に形成した。ショットキーバリアダイオードＤ１の形成領域ＳＤＲを半導体チップ５ｂの短方向の中央に配置し、その両側にローサイドのパワーＭＯＳ・ＦＥＴの形成領域を配置した。また、半導体チップ５ｂの主面の両長辺近傍のゲートフィンガ６ａから中央のショットキーバリアダイオードＤ１の形成領域ＳＤＲに向かって、その形成領域ＳＤＲを挟み込むように複数本のゲートフィンガ６ｂを延在配置した。 （もっと読む）

【課題】ゲート電極の内部に腐食が進行することを抑制する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１００は、化合物半導体基板１０１と、化合物半導体基板１０１上の一部に形成された接続部１１９と接続部１１９上に形成されかつ接続部１１９より幅広の本体部１１７とを有しており、かつアルミニウムを含むゲート電極１１８と、ゲート電極１１８の表面上に設けられた保護絶縁層（シリコン窒化膜１２０）と、シリコン窒化膜１２０が被覆していないゲート電極１１８の表面に設けられており、アルミニウムよりも酸化されにくい不動態膜１２４と、を備える。 （もっと読む）

【課題】高電圧処理能力および改善された実行能力を有する効率的なスイッチング回路を提供する。
【解決手段】第１および第２のＩＩＩ−Ｖ族トランジスタを有し、第２のＩＩＩ−Ｖ族トランジスタは、第１のＩＩＩ−Ｖ族トランジスタよりも大きな降伏電圧を有する。さらに、第１のＩＩＩ−Ｖ族トランジスタと並列に配置されるシリコンダイオードを有し、この並列配置は、第２のＩＩＩ−Ｖ族トランジスタと直列に接続、効率的な３端子デバイスであり、第１端子は第２のＩＩＩ−Ｖ族トランジスタのゲート、第１のＩＩＩ−Ｖ族トランジスタのソースおよびシリコンダイオードのアノードに結合する。第２端子は第１のＩＩＩ−Ｖ族トランジスタのゲートと結合し、第３端子は第２ＩＩＩ−Ｖ族トランジスタのドレインと結合する。 （もっと読む）

【課題】高電圧を印加した際に逆バイアスにおけるリーク電流が少なく、順方向電圧降下Ｖｆが低い整流素子を有する単一基板上にトランジスタ素子と整流素子を一体にした半導体装置を提供する。
【解決手段】半導体装置１０は、単一の基板１１上にトランジスタ素子１２と整流素子１３とを備える半導体装置１０であって、トランジスタ素子１２は、基板１１上に形成された活性層１４と、活性層１４に接合されたソース電極１５とドレイン電極１６とゲート電極１７を備え、整流素子１３は、活性層１４に接合されたアノード電極１８と、ドレイン電極１６を用いたカソード電極と、アノード電極１８とカソード電極の間に第１の補助電極１９を備えた。 （もっと読む）

【課題】本発明は、電極表面を平坦化した高い信頼性を有する半導体装置およびその製造方法を提供することを目的とする。
【解決手段】ｎ形ベース層２と、ｎ形ベース層２の表面に設けられたｐ形ベース領域３と、ｐ形ベース領域３の表面に選択的に設けられたｎ形エミッタ領域４と、ｐ形ベース領域３およびｎ形エミッタ領域４とゲート絶縁膜を介して対向するゲート電極５と、ｐ形ベース領域３およびｎ形エミッタ領域４に電気的に接続されたエミッタ電極２１と、エミッタ電極２１の表面に形成された凹部３１を埋め込んだ絶縁部材２５と、エミッタ電極２１と絶縁部材２５との上に設けられたエミッタ電極２３と、を備えたことを特徴とする半導体装置が提供される。 （もっと読む）

【課題】製造が容易で、かつ高い耐圧を確保しながら低損失化を図ることができる半導体装置を提供すること、およびその半導体装置を製造するための製造方法を提供する。
【解決手段】半導体装置としてのショットキーダイオード１０は、半導体からなる基板１１と、基板１１上に形成されたｎ型層１２とを備えている。ｎ型層１２は基板１１側の表面である第１の面１２Ａとは反対側の表面である第２の面１２Ｂから第１の面１２Ａに向けて延びるように形成された溝１３を有している。溝１３の底部である底壁１３Ａに接触する位置には絶縁体としての酸化物層１４が配置されており、かつ溝１３の側壁１３Ｂに接触するようにｎ型層１２とショットキー接触可能な金属膜１５が溝１３を埋めるように形成されている。さらに、ｎ型層１２の第２の面１２Ｂに接触するようにアノード電極１６が配置されている。 （もっと読む）

【課題】特性を劣化させることなく、微細化することができる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、主表面を有する半導体基板ＳＢと、主表面に互いに間隔をおいて形成されたソース領域ＳＲおよびドレイン領域ＤＲと、ソース領域ＳＲとドレイン領域ＤＲとに挟まれる主表面上に形成されたゲート電極層ＧＥと、ソース領域ＳＲの表面に接するように形成された第１導電層ＰＬ１と、ドレイン領域ＤＲの表面に接するように形成された第２導電層ＰＬ２とを備え、第１導電層ＰＬ１とソース領域ＳＲとの接触領域ＣＲ１からゲート電極層ＧＥの下側を通って第２導電層ＰＬ２とドレイン領域ＤＲとの接触領域ＣＲ２まで延びるように溝ＲＥが主表面に形成されている。 （もっと読む）

【課題】電流密度分布の分散化を図り、発光分布の均質化を図ることができる半導体発光素子を提供する。
【解決手段】第１導電型の第１半導体層と、第２導電型の第２半導体層と、第１半導体層１０と第２半導体層２との間に設けられた発光部と、を有する積層構造体と、積層構造体の第１半導体層の第１主面において、第２半導体層及び発光部が選択的に除去され、第１主面の側において第１半導体層が露出した面に設けられた第１電極４０と、第１主面の側において、第２半導体層の一部に設けられた第２電極５０と、を備え、第１電極４０は、第１パッド部４１と、第１パッド部４１から延出する第１延出部４２と、を有し、第１延出部４２は、第１延出部４２の延出方向に対して直交する方向に沿った幅が、第１パッド部４１から第１延出部４２の先端に向かうに従って漸増する漸増部分４２１を含む。 （もっと読む）

【課題】シリコン基板上にＩＩＩ−Ｖ族半導体で形成されたＨＥＭＴとシリコン面に形成されたショツトキーダイオードのモノリシック集積デバイスを開示する。
【解決手段】少なくとも１つのビアは、ＩＩＩ−Ｖ族半導体を通じて延在して、ＩＩＩ−Ｖ族トランジスタの少なくとも１つの端子をシリコン基板に形成されたシリコンデバイスに結合させる。シリコンデバイスはショットキーダイオードと、ＩＩＩ−Ｖ族トランジスタはＧａＮＨＥＭＴとすることができる。ショットキーダイオードのアノードは、一実施形態においては、シリコン基板202に形成され、他の実施形態においては、シリコン基板上の低濃度にドープされたエピタキシャルシリコン層204に形成される。ＨＥＭＴはＧＡＮで構成されたチヤネル層２１２、ＡｌＧａＮで構成された電子供給層２１４より構成される。 （もっと読む）

【課題】電子線照射等の後に行う水素アニール時に水素が十分にデバイスを構成する半導体のダメージ部分まで到達し、ダメージ回復が行えるようにすると共に、表面電極の劣化を抑制することができるようにする。
【解決手段】ＩＧＢＴが形成されたセル領域全面に形成された表面電極１１に含まれるバリアメタル１２の第１金属膜１２ａをチタン（Ｔｉ）ではなく、ニッケル（Ｎｉ）やコバルト（Ｃｏ）等のVIII族の金属材料により構成する。これにより、水素アニールの際に、電子線照射等によってダメージを受けたシリコン表面に水素が到達するようにできる。また、バリアメタル１２の第１金属膜１２ａを構成する金属材料が水素と結合しないようにできる。したがって、水素アニール時に水素が十分にシリコン表面のダメージ部分まで到達し、ダメージ回復が行えるようにすることができると共に、表面電極１１の劣化を抑制することができる。 （もっと読む）

【課題】 窒化物半導体デバイスを提供する。
【解決手段】 一実施形態では、デバイスはＩＩＩ族窒化物チャネル層（３）とＩＩＩ族窒化物チャネル層（３）上のＩＩＩ族窒化物障壁層（４）とを含み、ＩＩＩ族窒化物障壁層（４）は第１部分（４−１）と第２部分（４−２）とを含み、第１部分（４−１）は第２部分（４−２）より薄い厚さを有する。ｐドープＩＩＩ族窒化物ゲート層部（５）は、ＩＩＩ族窒化物障壁層（４）の少なくとも第１部分（４−１）上に配置され、ゲートコンタクト（１０）はｐドープＩＩＩ族窒化物ゲート層部（５）上に形成される。 （もっと読む）

【課題】Ｔｉ、ＰｔおよびＡｕからなるゲート電極を有するリセス構造を有し、Ｔｉ上のＰｔ若しくはＡｕが、素子領域表面のＡｌＧａＡｓ層に拡散することを抑制する半導体装置を提供する。
【解決手段】ＧａＡｓ基板１１上に形成された素子領域１６と、第１のリセス領域２５と、第２のリセス領域２６と、第１のリセス領域２５外の素子領域１６上に、互いに離間して形成されたドレイン電極１３およびソース電極１４と、第２のリセス領域２６の表面の一部に接し、第１のリセス領域２５の表面の一部に接するゲート電極１５を具備し、最下層が、第１のリセス領域２５、および第２のリセス領域２６の表面の一部に接するように、隙間を有して形成された第１のＴｉ層２９と、第１のＴｉ層２９上に、第１のＴｉ層２９の隙間を埋めるように形成されたＡｌ層３０と、Ａｌ層３０上に形成されたＰｔ層３２と、Ｐｔ層上に形成されたＡｕ層３３と、を含むように構成する。 （もっと読む）