【課題】本発明は、トレンチの設計自由度が損なわれることなく、プロセス条件に制約されることなく、電気的特性を向上することができる半導体装置を提供する。
【解決手段】半導体装置１０は、第１の半導体領域１内のトレンチ１５の底部に第４の半導体領域４を介して配設され、隣り合う同士において相互に離間され、第１の半導体領域１よりも高い不純物密度を有する第１の導電型の第５の半導体領域５を備える。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、２次元電子ガス除去領域２６０Ｂが、ドレイン電極２１１の長手方向の一方の端２１１Ａから短手方向に伸ばした仮想線Ｍ７１よりも長手方向外方に位置すると共にソース電極２１２の一端部２１２Ａに対して短手方向に隣接する領域の下のＧａＮ系積層体２０５に形成されている。また、２次元電子ガス除去領域２６０Ａは、２次元電子ガス除去領域２６０Ｂの長手方向外方に隣接すると共にソース電極２１２の一端部２１２Ａからソース電極接続部２１４に沿って短手方向に延在している。２次元電子ガス除去領域２６０Ａ,２６０Ｂの存在によって、スイッチング時の動的な電界変動によってソース電極２１２の端部２１２Ａからドレイン電極２１１の端部２１１Ａへ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】コンタクトホールの一部が素子分離領域上に配置された構造の半導体装置において、短絡及び接合漏れ電流の増大を抑制する。
【解決手段】半導体装置５０は、半導体基板１０における活性領域１０ａを取り囲むように形成された溝１５ｂに素子分離絶縁膜１５ａが埋め込まれた素子分離領域１５と、活性領域１０ａに形成された不純物領域２６と、半導体基板１０上を覆う層間絶縁膜２８と、層間絶縁膜２８を貫通し、活性領域１０ａ上及び素子分離領域１５上に跨って形成されたコンタクトプラグ３４と、少なくともコンタクトプラグ３４下方において、不純物領域２６上に形成された金属シリサイド膜３３とを備える。素子分離領域１５は、コンタクトプラグ３４の下方において、素子分離絶縁膜１５と活性領域１０ａとの間に設けられた保護絶縁膜３５を更に有する。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、ドレイン電極１２の長手方向の端１２Ａ,１２Ｂから長手方向と直交する短手方向に伸ばした仮想線Ｍ１,Ｍ２よりも長手方向外方に位置すると共にソース電極１１に隣接する領域の下のＧａＮ系積層体５、およびドレイン電極１２の長手方向の端１２Ａ,１２Ｂに長手方向外側に隣接する領域の下のＧａＮ系積層体５に２次元電子ガスが存在しない２次元電子ガス除去領域３１が形成されている。２次元電子ガス除去領域３１の存在によって、スイッチング時の動的な電界変動によってソース電極１１の端部からドレイン電極１２の端部へ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】短チャネル効果を抑制させつつ微細化を行い、低消費電力化した半導体装置を提供する。
【解決手段】溝部および該溝部を挟んで形成された一対の低抵抗領域を有する半導体基板と、半導体基板上の第１のゲート絶縁膜と、第１のゲート絶縁膜を介し、溝部と重畳するゲート電極と、ゲート電極を覆って設けられた第２のゲート絶縁膜と、第２のゲート絶縁膜上の、溝部を挟んで設けられた一対の電極と、一対の電極と接する半導体膜と、を有し、一対の低抵抗領域の一方と、一対の電極の一方が電気的に接続されている積層されたトランジスタを形成し、一方はｎ型半導体からなるトランジスタであり、他方はｐ型半導体からなるトランジスタにより形成させることによって、相補型ＭＯＳ回路を形成する。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、各ソース電極１２の長手方向の長さＬ２と各ドレイン電極１１の長手方向の長さＬ１とが同じ長さである。また、ソース電極１２の長手方向の端１２Ａ,１２Ｂの長手方向の位置は、ドレイン電極１１の長手方向の端１１Ａ,１１Ｂの長手方向の位置と一致している。ソース電極１２の長手方向の両端１２Ａ,１２Ｂがドレイン電極１１の長手方向の両端１１Ａ,１１Ｂよりも長手方向外方へ突出していない構成により、ソース電極１２の端１２Ａ,１２Ｂからドレイン電極１１の端１１Ａ,１１Ｂへ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】微細化及び高集積化を達成した酸化物半導体を用いた半導体装置、及び半導体装置の作製工程において、安定した電気的特性を付与し、高信頼性化する。また、上記半導体装置の作製工程において、不良を抑制し、歩留まりよく作製する技術を提供する。
【解決手段】酸化物半導体層を含むトランジスタを有する半導体装置において、酸化物半導体膜を、絶縁層に設けられたトレンチに設ける。トレンチは下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部を含み、酸化物半導体膜は、トレンチの底面、下端コーナ部、上端コーナ部、及び内壁面に接して設けられる。酸化物半導体膜は、少なくとも上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。 （もっと読む）

【課題】信頼性の高い半導体装置を提供する。また、不良を抑制しつつ微細化を達成した半導体装置を提供する。
【解決手段】トレンチを有する絶縁層に接して、ソース領域またはドレイン領域として機能する領域の膜厚が、チャネル形成領域として機能する領域の膜厚よりも厚い酸化物半導体層を形成する。該酸化物半導体層を用いたトランジスタは、ソース抵抗またはドレイン抵抗を低減することができると共に、しきい値のバラツキ、電気特性の劣化、ノーマリーオン化を抑制することができ、信頼性の高いトランジスタとすることができる。 （もっと読む）

【課題】微細化及び高集積化を達成した酸化物半導体を用いた半導体装置において、安定した電気的特性を付与し、高信頼性化する。
【解決手段】酸化物半導体膜を含むトランジスタ（半導体装置）において、酸化物半導体膜を、絶縁層に設けられたトレンチ（溝）に設ける。トレンチは曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の下端コーナ部を含み、酸化物半導体膜は、トレンチの底面、下端コーナ部、及び内壁面に接して設けられる。酸化物半導体膜は、少なくとも下端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。 （もっと読む）

【課題】放熱性と耐久性に優れた半導体装置およびその製造方法を提供する。
【解決手段】導電ベースプレートと、導電ベースプレート上に接合される半導体チップと、半導体チップと導電ベースプレートとの接合面の中央部に配置された第１接着剤と、半導体チップと導電ベースプレートとの接合面の周辺部に配置された第２接着剤とを備え、第１接着剤は第２接着剤よりも相対的に熱伝導率が高く、第２接着剤は第１接着剤より相対的に接合力が高い半導体装置。 （もっと読む）

【課題】電流コラプスが抑制され、耐圧の高い半導体装置を提供する。
【解決手段】基板１１０と、基板１１０の上方に形成された窒化物系化合物半導体からなるバッファ層１２０と、バッファ層１２０上に形成された窒化物系化合物半導体からなるチャネル層１３０と、チャネル層１３０の上方に形成された窒化物系化合物半導体からなる電子供給層１３２と、電子供給層１３２の上方に形成された第１の電極１３６と、電子供給層１３２の上方に形成された第２の電極１３８と、を備え、第２の電極１３８の電位に対して、基板１１０の電位および第１の電極１３６の電位が同じ側であり、第２の電極１３８の下の領域のバッファ層１２０の厚さおよびチャネル層１３０の厚さの合計が、第１の電極１３６の下の領域のバッファ層１２０の厚さおよびチャネル層１３０の厚さの合計より、大きい半導体装置。 （もっと読む）

【課題】透明酸化物膜を用いた半導体デバイスや回路を提供する。
【解決手段】電子キャリア濃度が１０^１５／ｃｍ^３以上、１０^１８／ｃｍ^３未満である、Ｉｎ―Ｚｎ―Ｇａ酸化物、Ｉｎ―Ｚｎ―Ｇａ―Ｍｇ酸化物、Ｉｎ―Ｚｎ酸化物、Ｉｎ―Ｓｎ酸化物、Ｓｎ−Ｉｎ−Ｚｎ酸化物、Ｉｎ酸化物、Ｚｎ―Ｇａ酸化物、及びＩｎ―Ｇａ酸化物のうちのいずれかである非晶質酸化物を、Ｎ型半導体として用いたＮ型ＴＦＴを含む回路を構成要素としており、前記Ｎ型ＴＦＴは、ゲート電圧無印加時のソース−ドレイン端子間の電流が１０マイクロアンペア未満であり、電界効果移動度が１ｃｍ^２／（Ｖ・秒）超であることを特徴とする集積回路。 （もっと読む）

【課題】良好なオン特性を維持したまま、逆方向バイアスに対するリーク電流を低減した半導体デバイスを得る。
【解決手段】窒化物系化合物半導体からなるチャネル形成層と、チャネル形成層上に設けられ、第１の窒化物系化合物半導体からなる第１の半導体層、および、第２の窒化物系化合物半導体からなる第２の半導体層を有する疑似混晶からなる疑似混晶層と、疑似混晶層上に設けられ、窒化物系化合物半導体からなり、チャネル形成層の多数キャリアと反対の導電型を有する導電半導体層と、導電半導体層に接する第１の電極と、チャネル形成層に電気的に接続された第２の電極と、を備える半導体デバイスを提供する。 （もっと読む）

【課題】逆方向リーク電流および順方向電圧を低減することができる半導体装置を提供すること。
【解決手段】表面１２および裏面１１を有し、表面１２側に側壁２２および底壁２０を有する台形トレンチ１７が形成されたＳｉＣエピタキシャル層６の表面１２に接するように、アノード電極２７をショットキー接合させる。また、各台形トレンチ１７の底壁２０のエッジ部２４を、曲率半径Ｒが０．０１Ｌ＜Ｒ＜１０Ｌ・・・（１）（式（１）において、Ｌはトレンチ１７の幅方向に沿って対向するエッジ部２４間の直線距離を示している。）を満たすように、台形トレンチ１７の外方へ向かって湾曲する形状に形成する。 （もっと読む）

【課題】低シート抵抗化、リーク電流の低減、および、オーミック電極の接触抵抗の低減を実現する。
【解決手段】基板と、基板上に設けられ第１の窒化物系化合物半導体からなるチャネル層と、チャネル層上に設けられたバリア層と、バリア層上に設けられた第１電極と、チャネル層の上方に設けられた第２電極とを備え、バリア層は、チャネル層上に設けられ第１の窒化物系化合物半導体よりバンドギャップエネルギーが大きい第２の窒化物系化合物半導体からなる障壁層と、第２の窒化物系化合物半導体よりバンドギャップエネルギーが小さい第３の窒化物系化合物半導体からなり量子準位が形成された量子準位層とを有する半導体デバイスを提供する。 （もっと読む）

【課題】窒化物半導体発光素子の電流拡散効率を向上させるとともに、コンタクト抵抗をも低減でき、大きな駆動電流密度においても発光均一性と高い光出力を得ながら、動作電圧を低減させる得る窒化物半導体発光素子およびその製造方法を提供する。
【解決手段】基板の同一面側にｎ側およびｐ側電極パッドが形成された窒化物半導体発光素子であって、ｐ側電極パッド（およびｎ側電極パッド）から枝状に延伸された延長部を形成し、それによって発光素子中の電流分布を改善する電極構造の窒化物半導体発光素子において、ｎ側およびｐ側のシート抵抗がいずれも充分に低い場合に、ｐ型窒化物半導体層上に形成された透光性導電膜からなる電流拡散層のシート抵抗を一定条件下において高くすることにより、ｐ型窒化物半導体層と電流拡散層とのコンタクト抵抗を低減し、且つ、シート抵抗の面内分布がより均一になり、光出力も向上する。 （もっと読む）

【課題】記憶内容に対する保持特性の改善を図ることが可能な半導体装置を提供する。また、半導体装置における消費電力の低減を図る。
【解決手段】チャネル形成領域に、トランジスタのオフ電流を十分に小さくすることができるワイドギャップ半導体材料（例えば、酸化物半導体材料）を用い、且つ、ゲート電極用のトレンチと、素子分離用のトレンチを有するトレンチ構造のトランジスタとする。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわたって情報を保持することが可能となる。また、ゲート電極用のトレンチを有することで、ソース電極とドレイン電極との距離を狭くしても該トレンチの深さを適宜設定することで、短チャネル効果の発現を抑制することができる。 （もっと読む）

【課題】３次元形の半導体素子において、オン抵抗をより効果的に低減できる半導体素子及び半導体素子の製造方法を提供する。
【解決手段】半導体素子は、ドレイン層と、ドレイン層内に選択的に設けられたドリフト領域と、ドリフト領域内に選択的に設けられたベース領域と、ベース領域内に選択的に設けられたソース領域と、ソース領域又はドレイン層の少なくとも一方の内部に、ソース領域又はドレイン層の少なくとも一方に選択的に設けられた第１，第２の金属層と、ドレイン層の表面に対して略平行な方向に、ソース領域の一部から、ソース領域の少なくとも一部に隣接するベース領域を貫通して、ドリフト領域の一部にまで到達するトレンチ状のゲート電極と、第１の金属層に接続されたソース電極と、ドレイン層又は第２の金属層に接続されたドレイン電極と、を備える。 （もっと読む）

【課題】ピンチオフ特性を維持しながら動作効率を向上することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１１と、基板１１上方に形成された電子走行層１２と、電子走行層１２上方に形成された電子供給層１３と、電子供給層１３上方に形成されたソース電極１５ｓ及びドレイン電極１５ｄと、電子供給層１３上方で、ソース電極１５ｓ及びドレイン電極１５ｄの間に形成された第１のゲート電極１５ｇ−１及び第２のゲート電極１５ｇ−２と、が設けられている。ゲート電極１５ｇ−１の仕事関数は、第２のゲート電極１５ｇ−２の仕事関数よりも低い。 （もっと読む）

【課題】大電流かつ高耐圧な窒化物系半導体デバイスを提供する。
【解決手段】基板１０と、基板１０の上方に形成された電子走行層３０と、電子走行層３０上に形成された、電子走行層３０とバンドギャップエネルギーの異なる電子供給層４０と、電子供給層４０上に形成されたドレイン電極８０と、ドレイン電極８０に流れる電流を制御するゲート電極７０と、ゲート電極７０をはさんでドレイン電極８０の反対側に形成されたソース電極９０とを備え、ゲート電極７０とドレイン電極８０との間の電子走行層３０の表面には、２次元電子ガスの濃度が他の領域より低い複数の低濃度領域３２が、互いに離れて形成されている、窒化物系半導体デバイス１００。 （もっと読む）