【課題】酸化物半導体の活性層を、Ｇａ等を主成分とする酸化物を含む層によって確実に保護して電界効果型トランジスタを製造する方法を提供する。
【解決手段】絶縁基板１０又は絶縁層１４上に、酸化物半導体層１６と、該酸化物半導体層上にＧａを主成分とする酸化物を含む第１の保護層１８及びＩｎを主成分とする非晶質酸化物を含む第２の保護層２０をこの順に交互に少なくとも１層ずつ積層した複合保護層２１とを有する積層体３０をパターン形成する。次いで、積層体上に、対向配置されたソース電極４０Ａ及びドレイン電極４０Ｂをパターン形成する。積層体のソース電極及びドレイン電極が形成されている領域以外において、複合保護層の最上部に位置する第２の保護層から、層ごとに順次エッチングして除去することにより、複合保護層の最下部に位置する第１の保護層を露出させる。 （もっと読む）

【課題】ゲートリーク電流の増加及び出力の低下を抑制しながら、コンタクト抵抗を低減することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】電子走行層３ａと、電子走行層３ａ上方に形成された電子供給層４ｂ、５ｂと、電子供給層４ｂ、５ｂ上方に形成されたゲート電極１１ｇと、ゲート電極１１ｇを間に挟んで形成され、電子走行層３ａに電圧を印加するソース電極１１ｓ及びドレイン電極１１ｄと、ソース電極１１ｓと電子走行層３ａとの間の電流経路に位置し、ソース電極１１ｓと接する第１の化合物半導体層６ｂと、ドレイン電極１１ｄと電子走行層３ａとの間の電流経路に位置し、ドレイン電極１１ｄと接する第２の化合物半導体層６ｂと、が設けられている。電子走行層３ａの表面は（０００１）面であり、第１の化合物半導体層６ｂ及び第２の化合物半導体層６ｂの表面は（０００−１）面である。 （もっと読む）

【課題】長期にわたって安定した動作が可能な化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成された電子走行層２と、電子走行層２上方に形成された電子供給層３と、電子供給層３上方に形成されたソース電極７ｓ、ドレイン電極７ｄ及びゲート電極７ｇと、が設けられている。ソース電極７ｓと電子供給層３との間の抵抗は、ゲート電極７ｇから離間するほど低くなっており、ドレイン電極７ｄと電子供給層３との間の抵抗は、ゲート電極７ｇから離間するほど低くなっている。 （もっと読む）

【課題】製造プロセス中に基板の割れや変形が生じることのない低抵抗なＳｉＣ半導体装置と、その製造方法を提供することを目的とする。
【解決手段】本発明に係るＳｉＣ半導体装置は、第１、第２主面を有する第１導電型のＳｉＣ基板１と、ＳｉＣ基板１の第１主面に形成されたトレンチ４と、前記トレンチ４内に形成されたＣＮＴ５と、を備えることを特徴とする。又、本発明に係るＳｉＣ半導体装置の製造方法は、（ａ）ＳｉＣ基板１の第１主面上にマスク８を形成する工程と、（ｂ）マスク８を用いて選択的に第１主面からＳｉＣ基板１にトレンチ４を形成する工程と、（ｃ）マスク８を用いて選択的にトレンチ４内にＣＮＴ５を形成する工程と、を備える。 （もっと読む）

【課題】リーク特性および耐圧特性が総合的に優れたショットキバリアダイオードを提供する。
【解決手段】 ＳＢＤ１０は、ＧａＮ基板１１と、ＧａＮ基板１１の上にエピタキシャル成長されたＧａＮ層１３とを備えている。ＧａＮ層１３には、トレンチ部１４が形成され、トレンチ部１４の側方にメサ部１３ａが存在している。メサ部１３ａの上に、Ｔｉからなる第１電極１５と第１電極１５を覆う第２電極１６とが設けられている。第２電極１６は、トレンチ部１４の側面，底部全体を覆っている。トレンチ部１４の側面１４ａはｍ面である。この側面１４ａは、プラズマエッチングによるパターニング後、ウェットエッチングされている。ウェットエッチングによって、側面１４ａは、基板面にほぼ垂直な平滑面となっている。この構造により、リーク特性および耐圧特性が総合的に向上する。 （もっと読む）

トレンチ・シールドされた電力用半導体デバイス等の性能を改良するための種々の構造および方法について記載されている。
（もっと読む）

【課題】支持基板上に高品質の窒化物半導体層が形成された複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法を提供する。
【解決手段】複合基板は、支持基板と、窒化物半導体層と、支持基板と窒化物半導体層との間に設けられた接合層とを備える。窒化物半導体層の転位密度は、１×１０^８個／ｃｍ^２以下である。窒化物半導体層は、接合層側の第１面と、第１面とは反対側の第２面とを有している。第１面における転位密度と第２面における転位密度との差が１×１０^２個／ｃｍ^２以下である。 （もっと読む）

【課題】充分な電子デバイス特性が得ることのできる高品質な基板用ＧａＮ系半導体自立基板を提供する。
【解決手段】ＧａＮ系半導体からなる自立基板であって、前記自立基板の表面に直接Ｎｉを金属電極としてショットキーダイオードを形成した場合、電流−電圧特性における理想因子ｎ値が１以上１．３以下となることを特徴とする自立基板。好ましくは、前記ショットキーダイオードを形成した場合、逆方向電圧−５Ｖ印加時の電流値が、熱電界放出モデルおよび熱電子放出モデルの計算値の和として計算した理論電流値の５０倍以下となることを特徴とする自立基板。 （もっと読む）

【課題】エピタキシャル層を形成することなくIII族窒化物半導体の支持基体表面の上に直接デバイス領域を形成したショットキーダイオードを提供する。
【解決手段】本発明では、ＧａＮ系厚膜材料よりなる支持基体の表面に直接、ショットキーダイオードを形成する。支持基体であるｎ−ＧａＮ（４０）の裏面にＴｉ／Ａｌのオーム性電極（５０）が、表面に直径１００μｍのＣｕ／Ｎｉのショットキー電極(６０)が、直接形成されている。このショットキーダイオードは、理想因子（ｎ値）が１．０以上１．３以下で、且つ、逆方向電圧−５Ｖ印加時の電流値がＴＦＥモデルで計算した電流値の５０倍以下である。なお、支持基体には、全体がＧａＮ系厚膜材料よりなるバルク基板の他、異種材料の下地基板上にＧａＮ系厚膜材料の層を形成した基体、或は、かかる基体から下地基板を剥離してＧａＮ系厚膜材料の層を分離して得た基板（自立基板）などが含まれる。 （もっと読む）

【課題】コンタクト抵抗低減、ゲート長短縮によるドレインコンダクタンス低下を防止できる半導体装置。
【解決手段】
基板１０上に順次配置された窒化物系化合物半導体層からなるバッファ層１２,アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）からなるショットキー層１４と、ショットキー層１４上に配置されたソース電極１６およびドレイン電極１８と、ショットキー層１４に形成され,チャネルを細線状に分割する複数の溝２６と、溝２６およびチャネルを横断するゲート電極２０とを備え、溝２６の側壁部に対してソース電極１６との間で、オーミックコンタクトが形成されるため、ソース電極１６とショットキー層１４との間のコンタクト抵抗が低減でき、ゲート電極２０がショットキー層１４を囲むように形成され、２ＤＥＧ層２８内のキャリアの閉じ込め効果が高くなるため、ドレインコンダクタンスの低下を防止することができる。 （もっと読む）

【課題】酸化ガリウムウエハ上設けられ平坦なｃ面を有する窒化ガリウム系半導体膜を含む窒化ガリウム系半導体デバイスを提供する。
【解決手段】発光ダイオードＬＥＤは、単斜晶系酸化ガリウムからなる主面３２ａを有する酸化ガリウム支持基体３２と、III族窒化物からなる積層構造３３とを備える。積層構造３３の半導体メサは、低温ＧａＮバッファ層３５、ｎ型ＧａＮ層３７、量子井戸構造の活性層３９及びｐ型窒化ガリウム系半導体層３７を含む。ｐ型窒化ガリウム系半導体層３７は、例えばｐ型ＡｌＧＡｎ電子ブロック層及びｐ型ＧａＮコンタクト層を含む。酸化ガリウム支持基体３２の主面３２ａが単斜晶系酸化ガリウムの（１００）面に対して２度以上４度以下の角度で傾斜する。この傾斜により、酸化ガリウム支持基体主面３２ａ上にエピタキシャル成長された窒化ガリウム系半導体は平坦な表面を有する。 （もっと読む）

【課題】キャパシタ構造において、電極間を流れる電流を抑制しつつ電極間の絶縁層を極限まで薄層化する。
【解決手段】ゲート電極Ｓｉ層１０と対向する電極としてのチャネルＳｉ層３０との間に所望の電圧を印加した際に、少なくともどちらか一方の電極物質でキャリアが存在しうるエネルギー範囲に存在する両電極物質の全エネルギーバンドについて、少なくとも片方の電極の該当エネルギーバンドの一部に関して、対向して配置した面の面方向の運動量の一致するエネルギーバンドがもう一方の電極の同一エネルギーのエネルギーバンドに存在しないように接合面及び接合面に垂直な軸に関する相対的回転角度を選択することで、電極間のキャリアの透過を抑制する。本発明のキャパシタ構造では、面方向の運動量が一致しないエネルギーバンドが存在するため、このエネルギーバンドが関与するキャリアの透過による電流を抑制することができる。 （もっと読む）

【課題】耐圧特性を向上させ且つリーク電流を低減することが可能な半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法を提供する。
【解決手段】ＨＦＥＴ１００は、支持基板であるサファイア基板１０１と、サファイア基板１０１上のバッファ層１０２と、バッファ層１０２上のキャリア走行層１０３と、キャリア走行層１０３上のキャリア供給層１０４と、キャリア供給層１０４上に離間して設けられたソース１０６ｓおよびドレイン１０６ｄと、キャリア供給層１０４上におけるソース１０６ｓとドレイン１０６ｄとの間に設けられたゲート１０７と、キャリア供給層１０４上を覆う絶縁膜１０５と、を備える。キャリア供給層１０４は、カーボン濃度が２×１０^１７ｃｍ^−３以上である。 （もっと読む）

【課題】 簡単な構造で、極めて低い順方向立ち上り電圧と、高い逆方向耐圧特性を有する窒化物半導体装置を提供する。
【解決手段】 基板上に、III−Ｖ族窒化物半導体からなる第１及び第２の窒化物半導体層が積層形成されており、第１又は第２の窒化物半導体層に接合する第１のアノード電極と第２の窒化物半導体層に接合する第２のアノード電極を構成する電極金属を適宜選択することによって、第１のアノード電極はオーミック接合を形成し、第２のアノード電極はショットキー接合を形成する。第２のアノード電極は、カソード電極と第１のアノード電極の間に配置される。その結果、第１のアノード電極とカソード電極との電流経路の途中に、キャリアの存在しない領域を形成する構成となっている。 （もっと読む）

【課題】チャネルが形成される第１半導体層とソース電極層及びドレイン電極層が接する界面のコンタクト抵抗が高くなる一因は、ソース電極層及びドレイン電極層となる金属材料の表面がゴミや不純物によって汚染され、電気抵抗が高い皮膜が形成される現象である。そこで、皮膜の形成から表面が保護されたソース電極層及びドレイン電極層と第１半導体層が接する半導体装置及びその作成方法を提供する。
【解決手段】成膜後の導電膜を大気にさらすことなく、導電膜上に連続して第１半導体層以下の導電率を有する第２半導体膜を含む保護膜を積層し、当該積層膜をソース電極層及びドレイン電極層に形成し、ソース電極層及びドレイン電極層が第２半導体膜を介して第１半導体層に接する。 （もっと読む）

【課題】窒化物系III‐Ｖ化合物半導体からなるＨＦＥＴのノーマリオフ化を図る。
【解決手段】ＧaＮチャネル層３上に積層されたＡl_0.2Ｇa_0.8Ｎ障壁層４に大きさおよび形状がランダムに形成された凹部８内を埋めるようにゲート電極７を形成している。こうして、２次元電子ガス(２ＤＥＧ)が発生する面積を減少させ、全体の２ＤＥＧ密度を低減させて、ノーマリオフ化を図ることができる。その際に、ＡlＧaＮ障壁層４における転位部分(結晶欠陥部分)を選択的にウェットエッチングすることにより、ダメージを生じさせることなく大きさおよび形状がランダムな凹部８を形成し、チャネル移動度の低下を抑制してチャネル領域でのオン抵抗の増大を防止する。 （もっと読む）

【課題】パワートレンチＭＯＳ素子の終端構造を開示する。
【解決手段】ＭＯＳ素子は、準備される半導体基板に応じて、ＩＧＢＴ、ＤＭＯＳのいずれであってもよい。終端構造は、トレンチ２２０と、このトレンチ２２０の側壁にスペーサとして形成されたＭＯＳゲート２４０と、スペーサ及び第２のトレンチ２２０の底面の一部を覆うように形成された終端構造酸化層２４５と、半導体基板の背面及び表面２６０にそれぞれ形成された第１及び第２の電極とを備える。トレンチは、活性領域の境界から半導体基板の端部に亘って形成される。トレンチＭＯＳ素子は、活性領域に形成される。第２の電極は、導電層間酸化層を介して、活性領域及びスペーサに接続し、空乏領域の湾曲領域が活性領域の境界から所定の長さ離間するように、活性領域、スペーサ及び終端構造酸化層の一部を覆うように形成されている。 （もっと読む）

【課題】 サドルフィン形態のチャンネルを形成する際に、ゲートパターンとプラグとの間のブリッジ発生を防止することが可能な半導体素子およびその製造方法を提供する。
【解決手段】 半導体素子は、半導体基板と、半導体基板内に活性領域を限定するように形成された素子分離膜と、活性領域および素子分離膜に形成されたゲート用リセスパターンと、リセスパターン内およびリセスパターン上に形成されたゲートパターンと、ゲートパターンを覆うように形成されたゲートスペーサとを含み、ゲート用リセスパターンは、活性領域では第１深さを有し、素子分離膜では第１深さよりも深い第２深さを有し、ゲートパターンと素子分離膜のゲート用リセスパターン上部側面との間には空間が形成されて、ゲートスペーサが前記空間を埋め立てる。 （もっと読む）

開示の実施形態は、ＭＯＳチャネル領域に一軸性歪みを与える金属ソース／ドレイン及びコンフォーマル再成長ソース／ドレインを備えた、歪みトランジスタ量子井戸（ＱＷ）チャネル領域を含む。チャネル層の除去された部分が、チャネル材料の格子間隔とは異なる格子間隔を有するジャンクション材料で充填されることで、量子井戸の頂部バリア層及び底部バッファ層によってチャネル層に発生される二軸性歪みに加えて、一軸性歪みがチャネルに発生される。
（もっと読む）

【課題】空洞が生じることを抑制し、かつ手間およびコストを低減したスーパージャンクション構造を有するエピタキシャルウエハの製造方法および半導体装置の製造方法を提供する。
【解決手段】エピタキシャルウエハの製造方法は、スーパージャンクション構造１２を有するエピタキシャルウエハ１０の製造方法であって、以下の工程を備えている。基板１１を準備する。基板１１上に第１導電型の第１の層を形成する。第１の層にメサ構造を形成する。第１の層のメサ構造の凹部に、液相成長法により第２導電型の第２の層を形成する。半導体装置の製造方法は、以下の工程を備えている。エピタキシャルウエハ１０を製造する。エピタキシャルウエハ１０上に、半導体層を形成する。 （もっと読む）