【課題】ゲート電極をフルシリサイド化したＭＩＳＦＥＴを有する半導体装置及びその製造方法に関し、ＭＩＳＦＥＴの特性劣化を引き起こすことなくゲート電極をフルシリサイド化しうる半導体装置の製造方法、並びに、そのような製造方法を用いて形成された優れた特性のＭＩＳＦＥＴを有する半導体装置を提供する。
【解決手段】半導体基板１０上に形成されたゲート絶縁膜１８と、ゲート絶縁膜１８上に形成された金属シリサイド膜５６ｂと、金属シリサイド膜５６ｂ上に形成された金属シリサイド膜５６ａとを有し、金属シリサイド膜５６ｂにおける金属元素に対するシリコンの組成が、金属シリサイド膜５６ａにおける金属元素に対するシリコンの組成よりも大きいゲート電極２６ｎと、ゲート電極２６ｎの両側の半導体基板１０内に形成された不純物拡散領域対５４とを含むトランジスタを有する。 （もっと読む）

【課題】曲げ等の外力が加わり応力が生じた場合であってもトランジスタ等の損傷を低減する半導体装置を提供することを目的とする。
【解決手段】可撓性を有する基板上に設けられた第１の島状の補強膜と、第１の島状の補強膜上に、チャネル形成領域と不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、第１の導電膜及びゲート絶縁膜を覆って設けられた第２の島状の補強膜とを有している。 （もっと読む）

【課題】 高耐圧性に優れた半導体装置を提供する。
【解決手段】 Ｐ型の半導体基板１上に形成されたＮ型の第１ドレインドリフト領域４と、第１ドレインドリフト領域４よりも底面の深さ位置が深く、且つ同領域４と連続するように形成された、同領域４より高濃度のＮ型の第２ドレインドリフト領域５と、第２ドレインドリフト領域５に接触して形成された、同領域５より高濃度のＮ型のドレイン領域７と、第１ドレインドリフト領域５と離間して半導体基板１上に形成されたＮ型のソース領域６と、半導体基板１の上層に形成されたゲート絶縁膜２と、ソース領域６のドレイン領域４側の端部上方から、第１ドレインドリフト領域４のソース領域６側の端部上方にかけて、ゲート絶縁膜２の上層に形成されたゲート電極３と、を備える。 （もっと読む）

【課題】ソース／ドレイン電極の下側のポテンシャル障壁を低くすることにより、寄生抵抗の増大を防止することを目的とする。
【解決手段】本発明に係るヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、チャネル層３０と、チャネル層３０上にスペーサ層４０を介して形成されたバリア層５０を備える。そして、バリア層５０上に形成されたゲート電極８０と、バリア層５０上に、ゲート電極８０を挟んで形成されたソース／ドレイン電極７０とを備える。スペーサ層４０は、ゲート電極８０の下側の領域に形成され、チャネル層３０およびバリア層５０のいずれよりもバンドギャップが大きい第１のスペーサ層４１を備える。そして、スペーサ層４０は、ソース／ドレイン電極７０の下側の領域に形成され、第１のスペーサ層４１よりもバンドギャップが小さい第２のスペーサ層４２を備える。 （もっと読む）

【課題】電極と半導体基板との界面のコンタクト抵抗を低減した半導体装置を実現する。
【解決手段】半導体装置１００は、４Ｈ構造の炭化珪素基板１０と、基板１０の表面に形成されている電極６を備えている。基板１０の表層に、表面側の端面が電極６に接しているとともに、基板１０の表面に対して斜めに伸びている３Ｃ構造層１２が形成されている。３Ｃ構造層１２は、４Ｈ構造の部分よりもバンドギャップが低い。従って電子は、４Ｈ構造の部分に存在する電子は、３Ｃ構造層１２を通って電極６に達する。すなわち、３Ｃ構造層１２の厚みが電子の通路の幅を規定する。３Ｃ構造層１２の厚みによって電子の通路の幅が規定されるので、量子細線効果によって電子は理論値に近い速度で電極に達することができる。電子が電極へ高速で移動できるのですなわちコンタクト抵抗が低減される。 （もっと読む）

【課題】ＩＲを低減することができ、且つ、高速リカバリー特性を有するＪＢＳ構造の半導体装置を提供する。

【解決手段】１つの半導体基板上に、ショットキー接合とＰＮ接合とが並列に形成されたＪＢＳ構造を有する半導体装置において、粒子線照射により局所ライフタイム制御領域１２を形成する。ＰＮ接合界面９から局所ライフタイム制御領域１２の上面までの距離をＬ（単位：μｍ）、ショットキー接合界面が形成された半導体層の厚さをＬ_０（単位：μｍ）、半導体装置に印加される逆バイアス電圧をＶ_ｒ（単位：Ｖ）、第１半導体層２の不純物濃度をＮ_Ｄ（単位：ｃｍ^−３）、真空中の誘電率をε_０（単位：Ｆ・ｃｍ^−１）、第１半導体層２の比誘電率をε_ｒ、単位電荷をｑ（単位：Ｃ）としたとき、ＰＮ接合界面９から局所ライフタイム制御領域１２の上面までの距離Ｌが、数式１の関係を満たすことを特徴とする。

【数１】
（もっと読む）

【課題】１つの半導体基板上に、ＦＲＤと、ＦＲＤの温度検知素子としての機能を有するＳＢＤとを形成した複合半導体装置を提供する。
【解決手段】１つの半導体基板上に、ＦＲＤとＳＢＤとを形成した複合半導体装置において、粒子線照射により局所ライフタイム制御領域を形成する。ＳＢＤにおけるショットキー接合界面から局所ライフタイム制御領域の上面までの距離をＬ（単位：μｍ）、ショットキー接合界面が形成される半導体層の厚さをＬ_０（単位：μｍ）、ＳＢＤに印加される逆バイアス電圧をＶ_ｒ（単位：Ｖ）、前記半導体層の不純物濃度をＮ_Ｄ（単位：ｃｍ^−３）、真空中の誘電率をε_０（単位：Ｆ・ｃｍ^−１）、前期半導体層の比誘電率をε_ｒ、単位電荷をｑ（単位：Ｃ）としたとき、ショットキー接合界面から局所ライフタイム制御領域の上面までの距離Ｌが、下記数式の関係を満たすことを特徴とする。
（もっと読む）

【課題】ｐ型ＭＩＳＦＥＴまたはｎ型ＭＩＳＥＦＥＴを有する半導体装置において、ｐ型ＭＩＳＦＥＴまたはｎ型ＭＩＳＥＦＥＴのソース／ドレイン電極界面抵抗を低減する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１００にｐ型ＭＩＳＦＥＴ２００を備える半導体装置であって、ｐ型ＭＩＳＦＥＴ２００が、半導体基板１００中のチャネル領域２０４と、チャネル領域２０４上に形成されたゲート絶縁膜２０６と、ゲート絶縁膜２０６上に形成されたゲート電極２０８と、チャネル領域２０４の両側の、Ｎｉを含有するシリサイド層２１０で形成されたソース／ドレイン電極と、ソース／ドレイン電極と半導体基板１００との界面の半導体基板１００側に形成された、Ｍｇ、ＣａまたはＢａを含有する界面層２３０を有することを特徴とする半導体装置およびその製造方法。 （もっと読む）

【課題】表面における結晶軸のばらつきが少ないＧａＮ基板の製造方法、ＧａＮ基板及びこのＧａＮ基板を用いて作製した半導体デバイスを提供する。
【解決手段】ＧａＮ基板１の製造方法は、ＧａＮ単結晶からなる基板１の表面を、基板１表面における結晶軸ｘ_０，ｘ_１の方向ａ_０，ａ_１のばらつきに基づいて凹型の球面状に加工する工程を有する。ＧａＮ基板１の表面を凹型の球面状に加工することで、加工後のＧａＮ基板１表面において、法線ｎ_０，ｎ_１に対する結晶軸ｘ_０，ｘ_１の方向ａ_０，ａ_１のばらつきが減少する。また、結晶軸ｘ_０，ｘ_１の方向ａ_０，ａ_１のばらつきが減少したＧａＮ基板１を用いて半導体デバイスを製造することにより、一つのＧａＮ基板１から作製される複数の半導体デバイスのデバイス特性を均一にできるため、半導体デバイスを作製する際の歩留まりを高めることができる。 （もっと読む）

【課題】低抵抗ＳｉＣ基板とそれを用いた半導体装置を提供する。
【解決手段】第1の不純物濃度を有する炭化珪素基板（１）と、前記炭化珪素基板上に形成され、第２の不純物濃度を有する第１の炭化珪素層（５）と、前記第１の炭化珪素層の上に形成され、第３の不純物濃度を有する第１導電型の第２の炭化珪素層（２）とを具備し、第２の不純物濃度＞第１の不純物濃度＞第３の不純物濃度の関係を有する。 （もっと読む）

【課題】Ｎ−エピタキシャル層2に注入される正孔の注入量を制限する。
【解決手段】ショットキー接合C1とＰＮ接合C2とが並存する活性領域A1,A2と、その外側に配置されたガードリング領域A3とを具備するＪＢＳにおいて、トレンチ4a,4b,4c,4d,4e,4fの側面および底面を介してＮ−型エピタキシャル層2にＰ型不純物の導入・拡散を行うことによって、横方向および縦方向の拡散深さが約０．１〜０．２μｍであって濃度が１０^１６／ｃｍ^３オーダーのＰ型層5a,5b,5c,5d,5e,5fを形成し、トレンチ4a,4b,4c,4d,4e,4fの底面の酸化膜6に開口を形成し、濃度が１０^１８／ｃｍ^３オーダー以上のＰ＋型ポリシリコン層7a,7b,7c,7d,7e,7fをトレンチ4a,4b,4c,4d,4e,4fの内部に形成し、Ｐ＋型ポリシリコン層7a,7b,7c,7d,7e,7fおよびトレンチ4a,4b,4c,4d,4e,4fの底面の酸化膜6の開口を介してＰ型層5a,5b,5c,5d,5e,5fおよびＮ−型エピタキシャル層2に重金属を拡散した。 （もっと読む）

【課題】抵抗率を低くでき、かつ抵抗率の面内分布の悪化を防止できるＩＩＩ族窒化物半導体結晶基板を提供する。
【解決手段】ＩＩＩ族窒化物半導体結晶基板は、２５ｍｍ以上１６０ｍｍ以下の直径を有するＩＩＩ族窒化物半導体結晶基板２０ａである。ＩＩＩ族窒化物半導体結晶基板２０ａの抵抗率が１×１０^-4Ωｃｍ以上０．１Ωｃｍ以下である。ＩＩＩ族窒化物半導体結晶基板２０ａの直径方向の抵抗率の分布が−３０％以上３０％以下である。ＩＩＩ族窒化物半導体結晶基板２０ａの厚さ方向の抵抗率の分布が−１６％以上１６％以下である。 （もっと読む）

【課題】 炭素を含有したシリコン層上にシリサイド層が形成された構造を有する半導体装置の特性を向上させる。
【解決手段】 チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域１３と、第１の半導体領域を挟み、炭素を含有したシリコンで形成され、第１の半導体領域に応力を印加する第２の半導体領域２１と、第２の半導体領域上に設けられ、不純物元素を含有したシリコン又は不純物元素を含有したＳｉＧｅで形成され、第２の半導体領域よりも炭素濃度が低いキャップ層２２と、キャップ層２２上に設けられ、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層２３とを備える。 （もっと読む）

【課題】寄生インダクタンスの低減を図ることができ、ひいては、スイッチング損失の低減を図ることのできるＤＣ−ＤＣコンバータを提供する。
【解決手段】ゲートドライバ回路１０、パワーＭＯＳＦＥＴ２０ａ、ＭＯＳトランジスタ２０ｂ、ダイオード３０ａ、出力平滑用コイル４０ａ及び出力平滑用コンデンサ４０ｂを、例えば単結晶シリコンＳｉからなる同一の半導体チップ６０内に近接配置するとともに、この半導体チップ６０に形成された配線層を通じてこれら構成要素を電気的に接続する。 （もっと読む）

【課題】炭化珪素を基板とする半導体素子において、基板の欠陥密度に関わらず、炭化珪素エピタキシャル層の非極性面上において、電極/炭化珪素界面、あるいは酸化膜(絶縁膜)/炭化珪素界面の電気的特性と安定性を向上させる手段を提供する。
【解決手段】炭化珪素からなる半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極とを有する半導体素子。前記半導体基板表面の前記ゲート絶縁膜との接合面は、巨視的には非極性面に平行であり、かつ微視的には非極性面と極性面からなり、前記極性面ではSi面またはC面のいずれか一方の面が優勢である。炭化珪素からなる半導体基板と、前記半導体基板上に形成される電極とを有する半導体素子。前記半導体基板表面の前記電極との接合面は、巨視的には非極性面に平行であり、かつ微視的には非極性面と極性面からなり、前記極性面ではSi面またはC面のいずれか一方の面が優勢である。 （もっと読む）

【課題】低損失な窒化ガリウム系電子デバイスを提供する。
【解決手段】III窒化物系ヘテロ接合トランジスタ１１ａでは、第２のＡｌ_Ｙ１Ｉｎ_Ｙ２Ｇａ_{１−Ｙ１−Ｙ２}Ｎ層１５は、第１のＡｌ_Ｘ１Ｉｎ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ層１３ａとヘテロ接合２１を成す。第１の電極１７は、第１のＡｌ_Ｘ１Ｉｎ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ層１３ａにショットキ接合を成す。第１のＡｌ_Ｘ１Ｉｎ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ層１３ａ及び第２のＡｌ_Ｙ１Ｉｎ_Ｙ２Ｇａ_{１−Ｙ１−Ｙ２}Ｎ層１５は、基板２３上に設けられている。電極１７ａ、１８ａ、１９ａは、それぞれ、ソース電極、ゲート電極及びドレイン電極を含む。第１のＡｌ_Ｘ１Ｉｎ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ層１３ａの炭素濃度Ｎ_Ｃ１３は１×１０^１７ｃｍ^−３未満である。第２のＡｌ_Ｙ１Ｉｎ_Ｙ２Ｇａ_{１−Ｙ１−Ｙ２}Ｎ層１５の転位密度Ｄが１×１０^８ｃｍ^−２である。ヘテロ接合２１により、二次元電子ガス層２５が生成される。 （もっと読む）

【課題】 装置規模の拡大を最小限に抑制しながら、高い耐圧性を維持するとともに、現実的な製造プロセスの下で容易に製造が可能な半導体装置を提供する。
【解決手段】 第１絶縁膜３ａを貫通するように基板面に直交する深さ方向に形成される導電膜１４ａと、第２絶縁膜３ｂの直上層から底面に達するまで一の外側壁に沿って深さ方向に形成される導電膜１４ｂと、導電膜１４ｂの底面の深さ位置から絶縁膜３ａ及び３ｂに挟まれた領域に係る基板２の上面位置に亘って、少なくとも導電膜１４ｂの底面及び絶縁膜３ｂと接触していない側の外側壁と接触して形成される絶縁膜１３ｂと、絶縁膜１３ｂと３ｂに挟まれた領域内において底面から上面に向かって、第１導電型の第１不純物拡散領域６、第２導電型の第２不純物拡散領域５ａ、第１導電型の第３不純物拡散領域７、及び高濃度の前記第１導電型の第４不純物拡散領域１７ｂを備える。 （もっと読む）

【課題】ゲート電極パッド下でのアバランシェキャリアの発生を抑制しつつオン抵抗の低減が図れる半導体装置を提供する。
【解決手段】第１導電型の第１の半導体層と、第１の半導体層の上で互いに隣接して交互に配列された第１導電型の第２の半導体層と第２導電型の第３の半導体層との周期的配列構造と、第３の半導体層の上に設けられた第２導電型の第１の半導体領域と、第１の半導体領域の表面に選択的に設けられた第１導電型の第２の半導体領域とを有し、表面と裏面との間の縦方向に主電流経路が形成される半導体構造部を備え、ゲート電極パッドの下の周期的配列構造の不純物濃度は、第１の主電極（ソース電極）の下の周期的配列構造の不純物濃度より低い。 （もっと読む）

【課題】接触抵抗を低減して電流密度を増大し、高周波動作を可能とする。
【解決手段】シート状炭素構造体１０の所望の領域に金属領域１１，１２および半導体領域１３を導入することができる。したがって、金属領域１１，１２にソース・ドレイン電極部２３を、半導体領域１３にゲート電極部２２をそれぞれ形成することができるため、特に各電極とのコンタクト部では金属・金属接合が形成されて、低抵抗な電気伝導が得られるようになる。これにより、動作速度を高速化し、高い周波数回路への適用も可能となり、特性および信頼性が向上した半導体装置２０を実現することができる。 （もっと読む）

【課題】チャネル領域における歪みを適正に増大させ、キャリア注入速度を向上させて、近時における更なる狭チャネル化にも対応したトランジスタ特性の大幅な向上を可能とする信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極１０１の側面に、自身は膨張性を有する応力膜からなる第１のサイドウォール１１１と、第１のサイドウォール１１１上にこれに比して応力の小さい膜からなる第２のサイドウォール１１２とが形成されており、半導体層、例えばＳｉＣ層１０４が第２のサイドウォール１１２により第１のサイドウォール１１１から離間する。 （もっと読む）