【課題】従来の半導体装置の製造方法においては、ドリフト領域中の充分に深い位置までコラム領域を形成するのが困難である。
【解決手段】半導体装置１５は、面方位が｛１１０｝である主面を有する半導体基板２と、半導体基板２の上記主面上に設けられたｎ型ドリフト領域３と、ｎ型ドリフト領域３中に設けられ、スーパージャンクション構造を構成するｐ型コラム領域１６と、を含む縦型ＭＯＳＦＥＴ（半導体素子）を備えている。ｐ型コラム領域１６は、上記主面に垂直な方向（基板厚さ方向）について、複数に分断されている。 （もっと読む）

【課題】安定動作を保証する高い信頼性と高い効率を備えた電力変換装置及びそれを実現するために用いる構成部品としてのＧａＮ系半導体装置を提供する。
【解決手段】スイッチング素子としてのパワーＦＥＴ１０のソース・ドレイン間に、保護素子としてのＧａＮ系ショットキーダイオード２０が接続されている。このＧａＮ系ショットキーダイオード２０では、アンドープのＧａＮ層２３上にアンドープのＡｌＧａＮ層２４が形成されている。ＡｌＧａＮ層２４に隣接して、ｎ型ＧａＮ層２６がＧａＮ層２３上に形成されている。ＧａＮ層２３とＡｌＧａＮ層２４とのヘテロ接合界面近傍に２次元電子ガスが発生している。ｎ型ＧａＮ層２６上にオーミック接触して、カソード電極２７が形成され、ＡｌＧａＮ層２４上にショットキー接触して、アノード電極２８が形成されている。 （もっと読む）

【課題】ＦＥＴのチャネル領域に効果的にストレスを印加できる半導体装置及びその製造方法を提供することを目的としている。
【解決手段】ＦＥＴにおけるソース／ドレイン領域１４，１５のコンタクト部１９Ｓ，２０Ｓ，１９Ｄ，２０Ｄが存在しない部分に、それぞれ埋め込み絶縁膜２１Ｓ−１，２１Ｓ−２，２１Ｓ−３，２１Ｄ−１，２１Ｄ−２，２１Ｄ−３を設けた。上記埋め込み酸化膜の体積膨張により発生する圧縮方向のストレスをＦＥＴのチャネル領域に印加することでホールの移動度を向上させ、ドレイン電流を増大させて性能を向上させる。 （もっと読む）

【課題】電界効果型トランジスタのドレイン端部の電界集中を抑制する。
【解決手段】ゲート電極５両側の半導体基板３内に比較的低不純物濃度のＬＤＤ領域７ａ，７ｂを形成し、一方のＬＤＤ領域７ｂ上には、ゲート電極５のサイドウォール６と離間してシリサイドブロック膜９を形成する。そして、そのシリサイドブロック膜９の素子分離領域２側の半導体基板３内、およびＬＤＤ領域７ａ側の半導体基板３内に、比較的高不純物濃度のソース領域８ａおよびドレイン領域８ｂをそれぞれ形成する。サイドウォール６とシリサイドブロック膜９との間の領域にドレイン領域８ｂのような高不純物濃度の領域を形成せず、それにより、ＬＤＤ領域７ｂ端部の電界集中を抑制する。さらに、その領域の表面にシリサイド層１０ｃを形成し、低抵抗化を図る。 （もっと読む）

【課題】電流コラプスの発生を抑制できるIII族窒化物半導体トランジスタおよびその製造方法を提供する。
【解決手段】ＦＥＴ１では、第１窒化物半導体層１０３の上に第２窒化物半導体層１０４が設けられ、少なくとも一部が第２窒化物半導体層１０４に接するようにソース電極１０６およびドレイン電極１０７が設けられている。第２窒化物半導体層１０４の上面においてソース電極１０６とドレイン電極１０７との間に位置するように凹部１１０ａが形成されており、ゲート電極１０８が凹部１１０ａの開口を覆うように凹部１１０ａの上方に設けられている。 （もっと読む）

【課題】ソース電極やドレイン電極のアニール処理を行っても、ゲート領域の半導体層界面が劣化しないＧａＮ系半導体素子の製造方法を提供する。
【解決手段】 サファイア基板１上にアンドープＧａＮ層２、ｎ型ＡｌＧａＮドレイン層３、ｎ型ＧａＮ層４、ｐ型ＧａＮチャネル層５、ｎ型ＧａＮソース層６が形成されている。ｎ型ＡｌＧａＮドレイン層３〜ｎ型ＧａＮソース層６に至る積層構造を、断面がほぼ矩形となるようにｎ型ＧａＮ層ソース層６からｎ型ＡｌＧａＮドレイン層３が露出する深さまでエッチングして、ドレイン電極８とソース電極７とを作製し、電極アニール処理を行う。その後、ゲートを形成するためのエッチングを行い、ゲート絶縁膜９、ゲート電極１０を形成する。 （もっと読む）

【課題】 シェアードコンタクトがエクステンションに接触することによるジャンクションリークを抑制することができ、且つ面積の増大や抵抗の上昇を招くことなくコンタクトを取る。
【解決手段】 シェアードコンタクトを有する半導体装置において、半導体基板１０１上にゲート絶縁膜１０３を介して形成されたゲート電極１０４と、ゲート電極１０４の両側面に形成された側壁絶縁膜１０５，１０６と、基板１０１のゲート電極１０４の両側に隣接する表面部の少なくとも一方が側壁絶縁膜１０５，１０６の下部を越えてゲート電極１０４の下に達するまで除去され、且つ該除去部分に露出するゲート絶縁膜１０３が除去され、半導体基板１０１及びゲート絶縁膜１０３が除去された部分に形成された不純物ドープの半導体層１１９とを備えた。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】本発明の半導体装置の製造方法で製造された半導体装置１は、量子ドット２０が積層する構造を有した半導体装置であり、半導体層１１上に成長させた量子ドット２０と、量子ドット２０を被覆し巨大な量子ドットを被覆しない、半導体層１１上に形成させた半導体層１２と、半導体層１２上、及び巨大な量子ドットを除去して半導体層１２に発生した除去部分２２に形成させた半導体層１３と、を備えている。これにより、量子ドット２０の密度、形状が均一に形成された半導体装置１が実現される。その結果、量子ドット２０の欠陥に起因した半導体装置１の特性不良が低減し、且つ積層構造による特性向上によって、半導体装置１の性能がより向上する。 （もっと読む）

【課題】 半導体装置の駆動能力を向上させること。
【解決手段】 ウェル５には、ゲート幅方向にウェル５に凹凸を設けるためのトレンチ部１０が形成されており、絶縁膜７を介して、トレンチ部１０の内部及び上面部にゲート電極２が形成されている。ゲート電極２のゲート長方向の一方の側にはソース領域３が形成されており、他方の側にはドレイン領域４が形成されている。ソース領域３とドレイン領域４は、何れも、ゲート電極２の底部近傍（トレンチ部１０の底部近傍）の深さまで形成されている。このように、ソース領域３とドレイン領域４を深く形成することにより、ゲート電極２の部位で浅い部分に集中して流れていた電流がトレンチ部１０の全体に一様に流れるようになり、ウェル５に形成された凹凸によって実効的なゲート幅が広がる。このため、半導体装置１のオン抵抗が低下し、駆動能力が高まる （もっと読む）

【課題】薄膜トランジスタにリーク電流が発生するのを回避させた表示装置の提供。
【解決手段】基板上に、順次積層された、ゲート信号線、絶縁膜、半導体層、および導電体層を有し、
前記導電体層は、少なくとも、ドレイン信号線と接続される薄膜トランジスタのドレイン電極および画素電極と接続される前記薄膜トランジスタのソース電極を構成し、
前記半導体層は、平面的に観た場合、その側壁面が少なくとも前記ドレイン電極の端部において該端部の側壁面よりも内側に位置づけられたパターンを有して形成されている。 （もっと読む）

【課題】高い終端耐圧が得られる半導体装置を提供する。
【解決手段】素子領域及びこの素子領域の外側の終端領域における第１の第１導電型半導体層の主面上に設けられた第２の第１導電型半導体層と、第１の第１導電型半導体層の主面に対して略平行な横方向に第２の第１導電型半導体層と共に周期的配列構造を形成する第３の第２導電型半導体層と、終端領域における第２の第１導電型半導体層及び第３の第２導電型半導体層の上に設けられたフィールド絶縁膜と、フィールド絶縁膜上に設けられ第２の主電極もしくは制御電極に接続されたフィールドプレート電極と、絶縁膜を介在させてフィールドプレート電極に一部が重なって、フィールドプレート電極よりも外側のフィールド絶縁膜上に設けられ、電位が浮遊したフローティングフィールドプレート電極とを備えている。 （もっと読む）

【課題】チャネル領域に歪みを有するＭＩＳ型電界効果トランジスタに関し、低抵抗な接合界面を実現する半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体基板１００上にゲート絶縁膜１０１を介してゲート電極１０２を形成するステップと、ゲート電極１０２の両側の、半導体基板中または基板上に、不純物濃度が５×１０^１９ａｔｏｍｓ／ｃｍ^３以上１０^２１ａｔｏｍｓ／ｃｍ^３以下のｐ型の高濃度不純物層１０８を形成するステップと、高濃度不純物層１０８に圧縮歪みがかかっている状態で、高濃度不純物層１０８を金属と反応させシリサイド化するステップを有することを特徴とする半導体装置の製造方法およびその製造方法によって形成される半導体装置。 （もっと読む）

【課題】マスク材からのコンタミネーションと、マスクのエッジに沿って成長される堆積物とを低減可能な、半導体デバイスを形成する方法を提供する。
【解決手段】膜１５、１７を含む積層１９をIII族窒化物領域１３上に形成する。膜１５は、酸素および窒素の少なくともいずれか一方を構成元素として含みIII族窒化物と異なる無機化合物からなる。膜１７はIII族窒化物からなる。積層１９の膜１５、１７をエッチングしてマスク１９ａを形成する。マスク１９ａは最下層１５ａと最上層１７ａを含む。マスク１９ａは、第２の領域１３ｂに位置する開口１９ｂを有し、開口１９ｂには第２の領域１３ｂが露出され、最下層１５ａで第２の領域１３ｂが覆われる。マスク１９ａを用いてIII族窒化物領域１３の主面１３ｃ上にＭＯＣＶＤ炉でIII族窒化物が再成長されると共に、成膜ガスがマスク１９ａ上でも消費されてマスク１９ａ上にも堆積物２５が生じる。 （もっと読む）

【課題】パンチスルーの発生を抑制すると共に、オン抵抗の増加を抑制することが可能な縦型半導体電子デバイスを提供する。
【解決手段】ＧａＮ系半導体領域１５の第１および第２の半導体部１５ｂ、１５ｃは、それぞれ導電性支持基体１３の第１および第２のエリア１３ｂ、１３ｃ上に位置する。ＧａＮ系半導体領域１７は、第１の半導体部１５ｂ上に位置し、またＧａＮ系半導体領域１９は、第２の半導体部１５ｃ上に位置する。ＧａＮ系半導体領域２１は、ＧａＮ系半導体領域１７およびＧａＮ系半導体領域１９上に設けられる。ＧａＮ系半導体領域１７はＧａＮ系半導体領域１５の第１の半導体部１５ｂにヘテロ接合２５を成し、二次元反転層２３が形成される。ＧａＮ系半導体領域１３は、ＧａＮ系半導体領域１９を介してＧａＮ系半導体領域２１に電気的に接続される。 （もっと読む）

【課題】半導体装置の動作特性および信頼性を向上させることを課題とする。
【解決手段】チャネル形成領域、第１の低濃度不純物領域、第２の低濃度不純物領域、及び、シリサイド層を含む高濃度不純物領域を有する島状半導体膜と、ゲート絶縁膜と、前記ゲート絶縁膜を介して、前記チャネル形成領域及び第１の低濃度不純物領域と重なっている第１のゲート電極と、前記ゲート絶縁膜を介して、前記チャネル形成領域と重なっている第２のゲート電極と、前記第１のゲート電極及び前記第２のゲート電極の側面に形成されたサイドウォールとを有し、前記ゲート絶縁膜は、前記第２の低濃度不純領域上の膜厚が、それ以外の領域の膜厚よりも薄い半導体装置に関連する。 （もっと読む）

【課題】パワートランジスタを有する半導体装置の信頼性を向上させる技術を提供する。
【解決手段】素子を形成した半導体ウェハ１の主面に、素子と電気的に接続するように堆積した第１導体膜１４および第２導体膜１５に所望のパターンを形成する工程であり、まず、半導体ウェハ１を第１の回転速度で回転させた状態で、半導体ウェハ１の主面に対して薬液１７を供給することにより、第２導体膜１５に対してウェットエッチング処理を施す（工程１００）。エッチング終了後、薬液１７が半導体ウェハ１の主面に残るように、回転速度を第１の回転速度よりも遅い第２の回転速度に変更し、その状態で半導体ウェハに純水１９を撒水することにより、純水１９が半導体ウェハ１の主面に残されるようにした状態で薬液１７を洗浄する（工程１０１）。続いて、第１導体膜１４に対してドライエッチングを施す（工程１０２）。 （もっと読む）

【課題】サリサイド形成の際にコバルト等の金属によってスパイクが発生しても、スパイクに起因するリーク電流を抑制し、感光セルの不良を発生しにくい固体撮像装置を提供する。
【解決手段】半導体基板１０上に、フォトダイオード５に蓄積された電荷を一時的に蓄積する浮遊拡散層１が形成されている。浮遊拡散層１は、拡散領域１１と、拡散領域１１より高い不純物濃度を有する拡散領域１２とを含んでいる。浮遊拡散層１の表面の一部、すなわち、拡散領域１２の表面にはコンタクト４に接続されるサリサイド層２が形成されている。そして、サリサイド層２によって覆われた拡散領域１２は、スパイク１６より十分に深く形成されている。 （もっと読む）

本発明は、単結晶ダイヤモンドの平面によって形成された機能性表面を含むダイヤモンド電子デバイスであって、単結晶ダイヤモンドの平面は、Ｒ_ｑが１０ｎｍ未満であり、以下の特性：（ａ）表面が、合成による形成後に機械的処理されていないこと；（ｂ）表面が、エッチングされた表面であること；（ｃ）表面を破壊するダイヤモンドの転位の密度が、０．０１４ｃｍ^２を超える面積に対して測定された場合に４００ｃｍ^−２未満であること；（ｄ）表面が、１ｎｍ未満のＲ_ｑを有すること；（ｅ）表面が、その真下に電荷担体の層を有する領域であって、該表面の領域が、水素末端｛１００｝ダイヤモンド表面領域のような導電性と通常呼ばれる領域を有すること；（ｆ）表面が、その真下に電荷担体の層を有さない領域であって、酸素末端｛１００｝ダイヤモンド表面のような絶縁性と通常呼ばれる領域を有すること；及び（ｇ）表面が、１つ又は複数の金属被覆領域の下のダイヤモンド表面に電気的接触を与える１つ又は複数の金属被覆領域を有することのうちの少なくとも１つを有するダイヤモンド電子デバイスに関する。 （もっと読む）

【課題】半導体層内部に発生する電界を低減し、耐圧を向上できる窒化物半導体装置を提供する。
【解決手段】チャネル層を形成する第１の窒化物半導体層３、及びそれより禁制帯幅が広く窒化物半導体層３に対し障壁層となる層を含む第２の窒化物半導体層４を含む半導体層と、この半導体層３，４上に互いに間隔を隔てて形成されたソース電極５及びドレイン電極６と、半導体層３，４上のソース電極５とドレイン電極６との間の領域に形成されたゲート電極７とを備え、少なくともゲート電極７とドレイン電極６との間に存在する半導体層３，４にはフッ素を含む少なくとも１つのフッ素導入領域９が備えられている。 （もっと読む）

【課題】ドレイン誘導障壁低下を抑制しカットオフ特性の良好な半導体装置を提供する。
【解決手段】半導体装置は、基板１０１と、基板１０１表面部に形成されたソース領域１０２と、基板１０１上に形成された第１の絶縁層１０３と、第１の絶縁層１０３上に形成されたゲート電極１０４と、ゲート電極１０４上に形成された第２の絶縁層１０５と、ソース領域１０２と接続され、第１の絶縁層１０３、ゲート電極１０４及び第２の絶縁層１０５を貫き、ボイド１０７を内包するように形成されたボディ部１０６と、ボディ部１０６を囲み、ゲート電極１０４との間に形成されたゲート絶縁膜１０８と、ボディ部１０６に接続されたドレイン領域１１０と、を備える。 （もっと読む）