半導体装置の構造及び方法が提供される。デバイス（２０）は、とりわけ（ｉ）基板電流注入を減らすため、（ｉｉ）オン抵抗を減らすため、及び／又は（ｉｉｉ）基板への熱インピーダンスを減らすために、デバイスの表面から本体内に延び、かつ濃密ドープ多結晶半導体により充填されたトレンチ（５８）を含む。隔離型ＬＤＭＯＳでは、側方隔離壁（３２）（ソースに結合される）と埋め込み層（２４）との間の抵抗が低下し、基板注入電流が低減される。横形デバイスのドレイン又は縦形デバイスのコレクタに設けられる場合、ポリ充填トレンチは、ドレイン領域又はコレクタ領域を効果的に大きくするため、オン抵抗を下げる。酸化物隔離層上に形成されるデバイスでは、ポリ充填トレンチにより、望ましくはこの隔離層を貫通し、活性領域から基板への熱伝導が向上する。ポリ充填トレンチは、エッチング及び再充填により形成されると都合が良い。有効な面積の節約も得られる。
（もっと読む）

【課題】 定常損失を低減しつつ耐圧を向上することのできる半導体装置およびその製造方法を提供する。
【解決手段】 整流素子は、基板１と、半導体からなる不純物領域層（ｎ層３およびｐ層５）と、アノード電極９とを備える。不純物領域層は、基板１上に形成され、基板１側の表面である第１の面と、当該第１の面と反対側の表面である第２の面とを有する。アノード電極９はｎ層３およびｐ層５上に形成される。不純物領域層では、第２の面から第１の面に到達するｎ型のｎ層３と、ｎ層３に隣接するとともにｎ層３を挟むように配置され、第２の面から第１の面に向けて延在するｐ型のｐ層５とが形成される。アノード電極９は、ｎ層３にショットキー接触し、かつ、ｐ層５に電気的に接続されている。 （もっと読む）

【課題】 ショットキー接合面での電界を緩和して耐圧を向上させつつ、順バイアス時のオン抵抗を下げることができる。
【解決手段】 半導体整流素子は、ｎ型SiC基板１上に形成されるｎ型SiCエピタキシャル層２と、SiCエピタキシャル層２上形成されるトレンチ３と、各トレンチ３の底部に位置するSiCエピタキシャル層２に形成されるｐ型の電界緩和層４と、隣接トレンチ３間のSiCエピタキシャル層２の上面にショットキー接合にて接続される第１ショットキー電極５と、トレンチ３の側壁上にショットキー接合にて接続される第２ショットキー電極６と、SiC基板１の裏面に形成されるカソード電極７とを備えている。第１ショットキー電極５のバリアハイトと第２ショットキー電極６のバリアハイトとの差分を、両者に同じ材料でかつ同じ製法からなる電極を形成した場合のバリアハイトの差分よりも小さくするため、オン抵抗をより低減できる。 （もっと読む）

【課題】順方向電圧を印加した場合にＰＮ接合箇所において電流が流れるのを抑制することができ、逆方向電圧を印加した場合の耐圧を保持し、さらに、逆方向飽和電流を抑制することのできる半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置では、Ｓｉ基板１０内において、ソース・ドレイン部２０に挟まれる領域にＳｉＧｅ層２５が埋め込まれている。ＳｉＧｅ層２５の上には、ゲート絶縁膜２７およびゲート電極２８が形成されている。本発明では、ＳｉＧｅ層２５のかわりとしてＳｉよりもバンドギャップの小さい材料を用いることができる。例えば、ＳｉＣ層やＳｉＧｅＣ層などを用いることができる。 （もっと読む）

【課題】 短チャネル効果の抑制、寄生直列抵抗の低下及びスパイキング現象の抑制が可能な陥没型ゲートを有する半導体素子の製造方法を提供すること。
【解決手段】半導体基板３１のゲート形成領域に溝３４を形成するステップ、溝３４の両側壁にスペーサ３５ａを形成するステップ、基板３１のソース形成領域に第１導電型不純物ドープト領域３６を形成するステップ、基板３１のドレイン形成領域に第２導電型の不純物をドープした第１ＬＤＤ領域３７ａを形成するステップ、ゲート絶縁膜３９及びゲート導電膜４０を形成するステップ、エッチングによりゲート４１を形成するステップ、ゲート４１の両側の基板の表層部に第２ＬＤＤ領域３７ｂを形成するステップ、ゲート４１の両側壁にゲートスペーサ４３を形成するステップ及びゲート４１両側の基板表層部に非対称構造のソース領域４４ａ、ドレイン領域４４ｂを形成するステップを含む。 （もっと読む）

【課題】 パッドの下方に半導体素子を設けることができ、信頼性の高い半導体装置を提供する。
【解決手段】 本発明の半導体装置は、
半導体層１０と、
前記半導体層１０に設けられた、ゲート絶縁層１０４、１２４及びゲート電極１０６、１２６を有するトランジスタ１００、１２０と、
前記トランジスタ１００、１２０の上方に設けられた層間絶縁層４０と、
前記層間絶縁層４０の上方に設けられ、前記ゲート電極１０６、１２６の少なくとも一部と上方から見て重なる電極パッド４２と、を含み、
前記トランジスタ１００、１２０は、前記ゲート電極１０６、１２６端の下方に、前記ゲート絶縁層１０４、１２４の膜厚と比して厚い絶縁層１０２、１２２が設けられている高耐圧トランジスタである。 （もっと読む）

【課題】 動作時の寄生容量が低くて且つ高耐圧を可能とするショットキー接合を含む半導体装置およびその製造方法を提供すること。
【解決手段】 Ｎ型エピタキシャル層２上面にショットキーメタル５と接するショットキー接合を有し、該ショットキー接合を取り囲む負の固定電荷領域４をＮ型エピタキシャル層２上面に有し、負の固定電荷領域４の有する負電荷により該電荷領域４直下のＮ型エピタキシャル層２層内に空乏層を形成し、ショットキー接合による空乏層と一体と成った空乏層が伸張して耐電圧を向上させると共に反対導電型のＰ型半導体層を含まないので寄生容量を生ぜず、高耐圧で且つ低容量なショットキー接合を含む半導体装置となる。 （もっと読む）

【課題】 定常損失を低減しつつ耐圧を向上することのできる整流素子およびその製造方法を提供する。
【解決手段】 整流素子１０は、ワイドバンドギャップ半導体よりなるｎ^-半導体層２と、ｎ^-半導体層２にショットキー接触したショットキー電極５およびショットキー電極３と、ショットキー電極５とは異なる電位を印加可能であるカソード電極４とを備えている。ショットキー電極５とｎ^-半導体層２との間のショットキー障壁の高さはショットキー電極３とｎ^-半導体層２との間のショットキー障壁の高さよりも低い。ショットキー電極５およびショットキー電極３と、カソード電極４との電位差が変化することにより、ショットキー電極５とカソード電極４との間に電流を流す状態と、ショットキー電極５とカソード電極４との間に存在するｎ^-半導体層２を空乏層化することによって電流経路を遮断する状態とを選択可能である。 （もっと読む）

【課題】 製造が容易で、かつ高い耐圧を確保しながら低損失化を図ることができる半導体装置を提供すること、およびその半導体装置を製造するための製造方法を提供する。
【解決手段】 半導体装置としてのショットキーダイオード１０は、半導体からなる基板１１と、基板１１上に形成されたｎ型層１２とを備えている。ｎ型層１２は基板１１側の表面である第１の面１２Ａとは反対側の表面である第２の面１２Ｂから第１の面１２Ａに向けて延びるように形成された溝１３を有している。溝１３の底部である底壁１３Ａに接触する位置には絶縁体としての酸化物層１４が配置されており、かつ溝１３の側壁１３Ｂに接触するようにｎ型層１２とショットキー接触可能な金属膜１５が溝１３を埋めるように形成されている。さらに、ｎ型層１２の第２の面１２Ｂに接触するようにアノード電極１６が配置されている。 （もっと読む）

【課題】 エピタキシャルウエハの表面濃度を安定させ、かつ、エピタキシャル層の厚さを薄くすることのできる技術を提供する。
【解決手段】 第１不純物濃度のシリコンからなる半導体ウエハ１上に、エピタキシャル層２の深さ（厚さ）方向において均一に第２不純物濃度のエピタキシャル層２を形成した後、半導体ウエハ１を熱処理して、エピタキシャル層２の深さ方向において、エピタキシャル層２の不純物濃度分布を、第１不純物濃度から第２不純物濃度へ傾斜させる。その後、エピタキシャル層２の表面に形成された表面酸化膜３を除去し、所定の厚さのエピタキシャル層２を得る。 （もっと読む）

【課題】高速動作を実現する半導体装置及びその製造方法を提供することである。
【解決手段】上記の課題を解決した半導体装置は、半導体基板の第１の導電型領域上に絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側面に形成された第１の側壁と、前記第１の側壁の側面に形成された第２の側壁と、前記第２の側壁の下方に形成され、第２の導電型の第１の不純物層を含み、ゲルマニウムを含む半導体層と、前記第２の側壁の外側の領域に形成され、前記第１の不純物層より多量の第２の導電型不純物を含む第２の不純物層と、前記第２の不純物層上に形成されたシリサイド層とを具備する。 （もっと読む）

【課題】素子の光出力を向上させることができるロッド型発光素子及びその製造方法を提供することにある。
【解決手段】
第１極性層の上部に光を放出できる物質がロッドを形成し、このロッドそれぞれを包む第２極性層を形成することにより発光面積を増加させ、素子の内部に拘束されず外部に放出させる光量を増やして素子の光出力を向上させられる。
また、本発明は活性層をナノサイズのロッド構造物で形成して光抽出効率を倍加させることができる。 （もっと読む）

【課題】 順方向サージに対する耐性を向上することができるＳｉＣ半導体装置を提供する。
【解決手段】 半導体装置１ａはＭＯＳＦＥＴである。Ｎ^＋バルク層１０１において、主面１０１ｂ側の表面領域には、高濃度のＰ型不純物を含むＳｉＣを主組成としたＰ型領域１０９が形成されている。Ｎ^＋バルク層１０１の主面１０１ｂ上には、Ｎ^＋バルク層１０１とオーミック接触を形成するドレイン電極膜１０９が形成されている。順方向サージが印加されても、Ｎ⁻ドリフト層１０２が伝導度変調され、オン抵抗が低下し、発熱量が低下するので、順方向サージに対する耐性を向上することができる。 （もっと読む）

【課題】 逆方向バイアス印加時のリーク電流を増加させることなく、順方向バイアス印加時の定常損失を低減するショットキーダイオードを有する半導体装置を提供する。
【解決手段】 ショットキーダイオード１は、基板２と、第１の半導体３と、第２の半導体４と、ショットキー金属５と、オーミック金属６とを備える。第１の半導体３は基板２の主表面に形成されている。第２の半導体層４は第１の半導体層３の表面に形成され、第１の半導体層３と同じ導電型を有し、第１の半導体層３よりも高い不純物濃度を有している。逆方向バイアスとなるように電圧を印加した場合に、ショットキー金属層５と第２の半導体層４との界面で生じる空乏層７が第２の半導体層４の厚み方向に延びて第１の半導体層３に達する程度に第２の半導体層４は薄い厚みを有している。 （もっと読む）

【課題】アクティブ領域を大きく減少させることなく、クラックの発生を抑制する。
【解決手段】ガードリング14はコーナー部16が曲線状に形成され、コーナー部16の幅Ｗ１が直線部15の幅Ｗ２より広く形成されている。ガードリング14の表面及びガードリング14より半導体チップ11の外側表面を覆うようにフィールド酸化膜18が形成されている。フィールド酸化膜18は、厚さd1の薄膜部18ａと厚さd2の厚膜部18ｂと段差部18ｃが形成されている。フィールド酸化膜18のガードリング14の表面と対応する部分に一部が跨る状態でｐ−層13の表面を覆うように電極配線19が形成され、電極配線19の外周縁19ａからフィールド酸化膜18の段差部18ｃまでの距離であって、コーナー部16に対応する部分である距離Ｌ１が直線部15に対応する部分である距離Ｌ２より長くなるように形成されている。 （もっと読む）

【課題】 逆方向バイアスにおける耐圧性能を確保し、かつ順方向バイアスにおけるショットキー障壁を低くした上で、結晶性に優れてオン抵抗が低く、かつ耐熱性を十分に確保した炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】 炭化珪素半導体装置１０は、第１導電型の六方晶炭化珪素半導体基板１と、第１導電型の第１六方晶炭化珪素エピタキシャル層２と、第１導電型の第２六方晶炭化珪素エピタキシャル層３と、ショットキー金属層５と、オーミック金属層４とを備える。第２六方晶炭化珪素エピタキシャル層３は、第１六方晶炭化珪素エピタキシャル層２と同じ結晶構造を有し、かつ第１六方晶炭化珪素エピタキシャル層２よりも高い積層欠陥密度を有する。 （もっと読む）

半導体本体（２２）を有した半導体装置であって、活性領域（７）及び活性領域を取り囲む終端構造（１６）を備えた半導体装置、並びにこの半導体装置を製造するための方法。この発明は、特に、活性領域内にトレンチによるゲート電極を有するその種の装置のための終端構造に関する。この終端構造は直列に接続され且つ活性領域から半導体本体の周辺端部（４２）に向かって延在する複数の横型トレンチゲートトランジスタ装置（２ａ乃至２ｄ）を備える。これら横型装置は活性領域と周辺端部との間の電圧差がこれら横型装置に渡って分配されるように設けられる。この終端構造はコンパクトであり、この終端構造の要素は活性領域の要素と同一処理工程で形成しやすい。
（もっと読む）

パワーＭＯＳＦＥＴのゲート電極（７）とｎ^＋型ドレイン領域（１５）との間に介在するオフセットドレイン領域を二重オフセット構造とし、ゲート電極（７）に最も近いｎ⁻型オフセットドレイン領域（９）の不純物濃度を相対的に低く、ゲート電極（７）から離間したｎ型オフセットドレイン領域（１３）の不純物濃度を相対的に高くする。これにより、従来は互いにトレードオフの関係にあったオン抵抗（Ｒｏｎ）と帰還容量（Ｃｇｄ）を共に小さくすることができるので、増幅素子をシリコンパワーＭＯＳＦＥＴで構成したＲＦパワーモジュールの小型化と電力付加効率の向上を図ることができる。
（もっと読む）

【課題】 耐圧特性が優れ、オン抵抗が低く、リーク電流も小さいＧａＮ系半導体装置を提供する。
【解決手段】 III−Ｖ族窒化物半導体層１３と、
このIII−Ｖ族窒化物半導体層１３の表面にショットキー接合して配設された第１アノード電極１７Ａと、
III−Ｖ族窒化物半導体層１３の表面にショットキー接合し、かつ第１アノード電極１７Ａと電気的に接続して配設され、第１アノード電極１３Ａが形成するショットキーバリアよりも高いショットキーバリアを形成する第２アノード電極１７Ｂと、
第２アノード電極１７Ｂと接触してIII−Ｖ族窒化物半導体層１３の表面に配設された絶縁保護膜１８とを備えているＧａＮ系半導体装置Ｃ_１。 （もっと読む）

【課題】従来の半導体装置では、過電圧から素子を保護するために設けられた保護ダイオードの耐圧特性が向上しないという問題があった。
【解決手段】本発明の半導体装置では、基板２上のエピタキシャル層３には、素子保護用の保護ダイオード１が構成されている。エピタキシャル層３表面にはショットキーバリア用金属層１４が形成され、ショットキーバリア用金属層１４の端部２０の下方にはＰ型の拡散層９が形成されている。そして、Ｐ型の拡散層９よりカソード領域側にフローティング状態のＰ型の拡散層１０、１１が形成され、アノード電位が印加された金属層１８と容量結合している。この構造により、空乏層の大きな曲率変化を低減し、保護ダイオード１の耐圧特性を向上させている。 （もっと読む）