【課題】 逆方向電圧が印加された場合の素子破壊の発生を低減することができるＳｉＣ半導体素子を提供する。
【解決手段】 高濃度層１１は、高濃度のｎ型ＳｉＣからなる層であり、ＳｉＣ基板を構成している。高濃度層１１の表面には、低濃度のｎ型ＳｉＣからなる低濃度層１２が形成され、低濃度層１２の表面には、ｐ型ＳｉＣからなるガードリング領域１３が形成されている。低濃度層１２およびガードリング領域１３の上には、低濃度層１２とショットキー接合を形成しているバリアメタル膜１４、パッド電極１５、および絶縁膜１６が形成されている。高濃度層１１の他方の面には、高濃度層１１とオーミック接合を形成しているオーミックメタル膜１７および裏面電極１８が形成されている。低濃度層１２において、ガードリング領域１３の近傍には、低濃度層１２の表面に露出するように結晶欠陥領域１９ａが形成されている。 （もっと読む）

窒化物系半導体素子を形成するためにｐ型不純物がドープされ且つ十分な導電性を有するｐ型シリコン基板（１）を用意する。シリコン基板（１）の上に、ＡｌＮから成る第１のバッファ層（１１）、ｎ−ＩｎＧａＮから成る第２のバッファ層（１２）、ｎ−ＧａＮから成るｎ型窒化物半導体層（１３）、活性層（１４）、及びｐ−ＧａＮから成るｐ型窒化物半導体層（１５）を順次にエピタキシャル成長させる。エピタキシャル成長時の加熱処理によって第１の層（１１）のＡｌ、第２の層１２のＧａ及びＩｎがｐ型シリコン基板（１）に拡散してｐ型シリコン基板（１）とバッファ層（１１）との間に合金層（２）が形成される。Ａｌ，Ｇａ，Ｉｎは合金層（２）に隣接するｐ型シリコン基板（１）の内部にも拡散するが、Ａｌ，Ｇａ，Ｉｎはシリコンに対してｐ型不純物として機能し且つシリコン基板（１）がｐ型であるので、シリコン基板（１）中にｐｎ接合が形成されない。この結果、窒化物系半導体素子の駆動電圧が低くなる。
（もっと読む）

【課題】高出力の窒化ガリウムショットキー・ダイオード素子を提供する。
【解決手段】１〜６μｍの厚さを有するｎ＋型ドープしたＧａＮダイオードから製造した窒化ガリウムベースの半導体ショットキー・ダイオードをサファイア基板の上に配設する。１μｍを超える厚さを有するｎ−型ドープしたＧａＮダイオードを、複数の細長形の指にパターン化した前記ｎ＋型ドープＧａＮダイオード上に配設し、金属層をｎ−型ドープＧａＮ層上に配設し、それとの間にショットキー接合を形成する。細長形の指の層厚、長さおよび幅は、降伏電圧が５００Ｖを超え、電流容量が１アンペアを超え、かつ順方向電圧が３Ｖ未満である素子を得るように最適化される。 （もっと読む）

トレンチ内の酸化膜が差異的厚さを有するトレンチショットキーダイオード用の製造プロセスは、第１窒化層を基板表面に形成する工程と、その後に、場合により終端トレンチを含む、複数のトレンチを基板に形成する工程とを含む。犠牲酸化層の形成および除去に続いて、トレンチの側壁および底面が酸化される。次に、第２窒化層が基板に施され、第２窒化層がトレンチ側壁の酸化層を覆うが、トレンチ底面の酸化層を露出させるようにエッチングされる。次に、トレンチ底面は再び酸化され、次に、残りの第２窒化層は側壁から除去されて、厚さが変化する酸化層が各トレンチの側壁および底面に形成される。次に、トレンチはＰ型多結晶シリコンで充填され、第１窒化層は除去され、ショットキーバリア金属が、基板表面に施される。 （もっと読む）

【課題】ＥＬＯ（Epitaxial Lateral Over Growth）を用いる半導体装置において、選択マスク材料からＳｉの拡散を抑えつつ高純度のＧａＮを成長させて、高耐圧特性を有する半導体素子を実現する。
【解決手段】単結晶基板１０１上に選択的に形成されたＳｉＯ₂マスク１０３とＧａＮ層１０４、１０６が順次形成された構造であって、ＳｉＯ₂マスク１０３の誘電率がＧａＮ層１０４より低く、さらにＧａＮ層１０４とＧａＮ層１０６との間にＡｌＧａＮ層１０５が挿入された構成とする。 （もっと読む）

【課題】０.１５μｍ世代以下のＭＩＳＦＥＴの高速動作を実現することのできる技術を提供する。
【解決手段】ゲート電極１０ｎおよびサイドウォールスペーサ１５をマスクとして、基板１の法線方向からｎ型不純物をイオン注入し、ソース、ドレイン拡散領域１１ｂを形成した後、基板１の法線方向に対して所定の角度を有する斜め打ち込みでｎ型不純物をイオン注入し、基板１の表面から深さ２０〜４０ｎｍ程度の位置にソース、ドレイン拡張領域１１ａよりも相対的に不純物濃度の高いｎ型半導体領域１６を形成する。 （もっと読む）

【課題】Ｐ型ショットキ障壁を表面に形成するＰ型領域３のできるだけ深い深層域を表面濃度に対し高濃度化して逆方向特性を向上する。
【解決手段】Ｎ型半導体基板１上にＮ⁻型で半導体層２が形成され、その表面から複数のＰ型半導体領域３が形成される。このＰ型半導体領域３は、凹部１３の底部に不純物をイオン注入し、そこから拡散させて形成する。結果、Ｐ型半導体領域３の表面露出部３１は、ショットキ障壁金属膜７とＰ型ショットキ障壁を構成するほど低濃度になり実際に接触してＰ型ショットキ障壁を構成する。Ｐ型半導体領域３の高濃度部３２は、仮にショットキ障壁金属膜７と接触してもＰ型ショットキ障壁を構成しないほど高濃度となり、実際には凹部１３内面に形成した絶縁層１６によりショットキ障壁金属膜７から隔絶して、等価回路（図２８）に示すように、Ｐ型ショットキ障壁に直列逆接続した。 （もっと読む）

【課題】縦型半導体素子のＦＣ構造パッケージを小型／薄型化することが可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１と、前記半導体基板１表面上に形成される半導体層２と、前記半導体層２に形成される活性領域と、前記半導体層２上に形成され、前記活性領域に接続された第1の電極９と、前記半導体基板１に接続され、前記半導体層２上に引き出されるトレンチ形状の第２の電極１０を備えた縦型半導体素子と、この縦型半導体素子の前記第１の電極９及び第２の電極１０に接続されるバンプ電極と、前記縦型半導体素子の前記半導体基板１裏面に密着される放熱板を備える。 （もっと読む）

【課題】ソース・ドレイン領域におけるシリコン基板をエッチングする際にゲート電極の上部が併せてエッチングされることを防止し得る半導体装置の製造方法を得る。
【解決手段】ＳＴＩ分離膜２の材質、サイドウォールスペーサ９の材質、及びキャップ膜８の材質は除去されず、シリコン基板１の材質及びゲート電極７の材質は除去される条件下で、エッチングを行う。これにより、ゲート構造５０及びサイドウォールスペーサ９によって覆われずに露出している部分のシリコン基板１のみが選択的に除去され、その部分におけるシリコン基板１の上面内にリセス１１が形成される。ゲート電極７の上面はキャップ膜８によって覆われているため、かかるエッチングによってはゲート電極７は除去されない。 （もっと読む）

【課題】 ヘテロ接合型のIII-Ｖ族化合物半導体装置において、オフ時のリーク電流を抑制するとともにオン時の抵抗を低減する。
【解決手段】 ＧａＮの下層４６と、その下層４６にヘテロ接合されており、下層４６のバンドギャップよりも大きなバンドギャップを有するＡｌＧａＮの上層４８と、上層４８の表面の一部に形成されているソース電極５４と、上層４８の表面の他の一部に形成されているゲート電極５２を備えており、前記下層４６は、ヘテロ接合界面と平行な面内において、結晶欠陥高密度領域７２と結晶欠陥低密度領域が分布しており、ソース電極５４は、結晶欠陥低密度領域に対向する領域内に形成されており、ゲート電極５２は、結晶欠陥高密度領域７２に対向する領域に形成されているIII-Ｖ族化合物半導体装置。 （もっと読む）

【課題】高い信頼性と動作性能とを兼ね備えた半導体装置を作製する。
【解決手段】薄膜トランジスタの半導体層は、チャネル形成領域１１４と、第１の不純物領域１１２，１１３と、第２の不純物領域１１５，１１６と、第３の不純物領域１１７，１１８とを有する。前記第１の不純物領域は、前記第２の不純物領域及び前記第３の不純物領域よりも濃度が高く、前記第２の不純物領域は前記第１の不純物領域と前記第３の不純物領域との間に設けられ、前記第３の不純物領域は前記第１の不純物領域よりも前記チャネル形成領域に近く設けられる。前記ゲート電極１０８は前記チャネル形成領域及び前記第２の不純物領域と重なり、前記第２の不純物領域に含まれる不純物の濃度は、前記チャネル形成領域から前記第１の不純物領域に向かって増加している。 （もっと読む）

半導体デバイス、とりわけ高効率ショットキーダイオード（ＨＥＤ）と、この種の半導体デバイスを備える整流装置が記載される。高効率ショットキーダイオード（ＨＥＤ）は、別の半導体素子、とりわけフィールドプレート（ＴＭＢＳ）またはｐｎダイオード（ＴＪＢＳ）と組み合わされた少なくとも１つのショットキーダイオードから構成され、トレンチないしは溝を有する。このような高効率ショットキーダイオードは障壁低下効果を有しておらず、従って従来のダイオードに対して小さい全体損失電力を、とりわけ比較的高い温度で有する。これにより比較的高温に適する整流器を構築することができ、従って特別の冷却手段、例えば冷却体を必要とせずに自動車発電機に使用することができる。高効率ショットキーダイオードと別の半導体素子との組合わせによって、整流器を特別に構成することができ、所定の必要性に整流器を適合することができる。
（もっと読む）

【課題】 製造コストが低く、量産性に優れた半導体発光素子を提供する。
【解決手段】 電流分散層として金属酸化膜９を有する半導体発光素子において、前記金属酸化膜９に電極１０がメッキされている。メッキ法で電極を形成することで、製造コストを下げることができる。 （もっと読む）

【課題】複数の不純物領域を互いに自己整合させてセルサイズの縮小化及び高性能化を達成する。
【解決手段】基板の表面上に開口を有する第１の無機材マスク２１ａ、２１ｂを介して基板へ第１導電型の不純物をイオン注入して、開口により外縁境界Ａ_３−Ｂ_３が定義された第１の不純物領域３ａ、３ｂを形成し、開口の側壁に均一な幅を有する第２の無機材マスク２２ａ、２２ｂを介して基板へ第２導電型の不純物を選択的にイオン注入して、第２の無機材マスクにより外縁境界Ａ_４−Ｂ_４が定義された第２の不純物領域中間体２３を形成し、第２の無機材マスクの側壁に均一な幅を有する第３の無機材マクス２４ａ、２４ｂを介して基板に対して選択的に異方性エッチングを行って第２の不純物領域中間体の一部を除去することにより、第３の無機材マスクにより内縁端Ａ_５−Ｂ_５が定義された第２の不純物領域を形成する。 （もっと読む）

【課題】効率よく放熱することが可能な薄膜トランジスタを備えた液晶表示装置を提供する。
【解決手段】基板上にマトリクス状に配置された複数の画素ＰＸによって構成された表示部と、基板上の表示部の外側領域に設けられ、表示部を駆動するための駆動回路と、を備える液晶表示装置１０であって、それぞれに切欠部１３２ａを有した一対の拡散層を備えるポリシリコン半導体層１３２と、拡散層のそれぞれの上面及び切欠部に沿った端面に接触する第１電極１３６及び第２電極１３８と、第１電極１３６と第２電極１３８との間の電流をオンオフする電圧が加えられる第３電極１３４と、を備える薄膜トランジスタを具備した液晶表示装置１０。 （もっと読む）

本発明は半導体デバイスおよびその製造方法に関する。本発明の半導体デバイスはＰＮダイオードの組み込まれたトレンチジャンクションバリア型ショットキーダイオードである。
（もっと読む）

【課題】小型化・低コスト化を実現しつつ雑音を低減できるショットキーバリアダイオードを提供する。
【解決手段】半絶縁性のＧａＡｓ基板１上には、不純物を注入されていないｉ−ＧａＡｓからなるバッファ層２および高濃度のｎ型不純物が注入されたｎ＋ＧａＡｓ層３が順に形成されている。ｎ＋ＧａＡｓ層３上には、低濃度のｎ型不純物が注入されたｎ−ＧａＡｓ層４が部分的に形成されている。ｎ＋ＧａＡｓ層３上でｎ−ＧａＡｓ層４が形成されていない開口領域には、カソード電極６が形成されている。ｎ−ＧａＡｓ層４上には、アノード電極５が形成されている。ｎ＋ＧａＡｓ層３は、キャリア濃度が５×１０¹⁸ｃｍ^-3と高く、カソード電極４とオーミック接触する。ｎ−ＧａＡｓ層４は、キャリア濃度が１．２×１０¹⁷ｃｍ^-3と低く、アノード電極５とショットキー接触する。 （もっと読む）

【解決手段】ノンドープＧａＮからなるチャネル層（１）と、チャネル層（１）の表面上に形成されたｎ型のＡｌ_0.2Ｇａ_0.8Ｎからなるバリア層（２）と、バリア層（２）上に選択的に形成されたｐ型のＡｌ_0.1Ｇａ_0.9Ｎからなる半導体層（３）と、半導体層（３）の両側のうちの一方側に位置するバリア層（２）上に形成されたドレイン電極（４）と、少なくとも半導体層（３）とドレイン電極（４）との間で半導体層（３）に隣接する位置のバリア層（２）上に形成された絶縁膜（７）と、絶縁膜（７）上に形成されたフィールドプレート電極（８）とを有するパワー半導体素子。
（もっと読む）

【課題】 コストの低減化を図れる、基板材料としてＳｉＣを用いた高耐圧半導体装置を提供すること。
【解決手段】 高耐圧半導体装置は、法線の方向が＜０００１＞方向および＜０００−１＞方向とは異なる主面を備えた炭化珪素基板１と、炭化珪素基板２上に形成された第１導電型の炭化珪素層２と、炭化珪素層２の表面に形成され、＜０００１＞方向および＜０００−１＞方向に対する主面のオフ角方向の幅の方が、オフ角方向と反対側の幅よりも広い第２導電型の半導体層３を含む接合終端領域ＪＴＥと、炭化珪素層３に設けられた第１の電極６と、炭化珪素基板２に設けられた第２の電極とを備えている。 （もっと読む）

【課題】逆方向耐圧を向上可能な構造を有するIII族窒化物半導体素子を提供する。
【解決手段】ショットキダイオード１１で窒化ガリウム支持基体１３は、第１の面１３ａと第１の面の反対側の第２の面１３ｂとを有しており、１×１０^１８ｃｍ^−３を超えるキャリア濃度を示す。窒化ガリウムエピタキシャル層１５は、第１の面１３ａ上に設けられている。オーミック電極１７は、第２の面１３ｂ上に設けられている。ショットキ電極１９は、窒化ガリウムエピタキシャル層１５に設けられている。窒化ガリウムエピタキシャル層１５の厚さＤ１は５マイクロメートル以上１０００マイクロメートル以下である。また、窒化ガリウムエピタキシャル層１５のキャリア濃度は、１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である。 （もっと読む）