【課題】工程を単純化するようにした薄膜トランジスターの製造方法を提供する。
【解決手段】基板上に少なくとも一つのバッファー層を形成する段階と、前記バッファー層上に第１半導体層を形成する段階と、前記第１半導体層上にドーピングされた第２半導体層を形成する段階と、前記第２半導体層をパターニングしてソース及びドレイン電極を形成する段階と、前記ソース及びドレイン電極上にゲート絶縁膜を形成する段階及び前記ゲート絶縁膜上にゲート電極を形成する段階とを含む。 （もっと読む）

【課題】従来の半導体装置では、過電圧から素子を保護するために設けられた保護ダイオードの耐圧特性が向上しないという問題があった。
【解決手段】本発明の半導体装置では、基板２上のエピタキシャル層３には、素子保護用の保護ダイオード１が構成されている。エピタキシャル層３表面にはショットキーバリア用金属層１４が形成され、ショットキーバリア用金属層１４の端部２０の下方にはＰ型の拡散層９が形成されている。そして、Ｐ型の拡散層９よりカソード領域側にフローティング状態のＰ型の拡散層１０、１１が形成され、アノード電位が印加された金属層１８と容量結合している。この構造により、空乏層の大きな曲率変化を低減し、保護ダイオード１の耐圧特性を向上させている。 （もっと読む）

【課題】 新しい形態のメモリ素子のトランジスタ構造及びその製造方法を提供すること。
【解決手段】本発明のトランジスタは、基板１１１の所定領域から突出した活性領域１１１ａと、活性領域内のチャネル領域に形成された凹溝部ｇと、活性領域の周りの基板に形成された、前記凹溝部を含む活性領域の上面より低い位置にある表面を有するフィールド酸化膜１１２と、前記凹溝部、及び表面が露出した前記活性領域の上に形成されたゲート絶縁膜１１３と、前記凹溝部に重畳し、活性領域の上を横切って延伸するゲート電極１１４とを備え、ソース及びドレーンラインに沿ったＸ−Ｘ’断面はリセストランジスタ構造であり、ゲートラインに沿ったＹ−Ｙ’断面は突起型トランジスタ構造である。 （もっと読む）

少なくとも１つのｐｎ接合を有し、第１の状態と第２の状態との間で切換可能であり、かつ第２の状態が第１の状態に比べて高い順方向導通抵抗および小さい蓄積電荷を有する可制御半導体ダイオードにおいて、可制御半導体ダイオードがショットキーダイオード部分とＭＯＳＦＥＴ部分とからなる直列接続を有し、この直列接続がｐｎ接合を橋絡する。本発明のダイオードは、高い信頼性をもって機能し、かつ状態１と状態２との順方向電圧降下間に大きな比を達成する。
（もっと読む）

【課題】製造工程数を低減し、素子特性のばらつきの少ない半導体装置の製造方
法を提供する。
【解決手段】多結晶シリコン層を構成要素として備え、この多結晶シリコン層が
Ｐ型多結晶シリコン層５とＮ型多結晶シリコン層６とを有する半導体装置の製造
方法であって、Ｐ型多結晶シリコン層５を形成する工程と、Ｐ型多結晶シリコン
層５と一部分が重なるようにＮ型となる不純物を導入してＮ型多結晶シリコン層
６を形成する工程とを有する。 （もっと読む）

【課題】 活性領域とタングステンプラグとの接触面積の低下を防止する。
【解決手段】 シリコン基板１にＳＴＩ２を形成し、活性領域３を区画形成する。ゲート電極４ａを形成した後に、活性領域３のコンタクトホール５を形成する領域の表面を上に凸の滑らかな表面となるようにＲＩＥ加工する。層間絶縁膜１０にコンタクトホール５を形成する際に、パターンずれが発生してもコンタクトプラグ１３との接触面積の低下を防止できる。設計ルールの縮小化に伴う不具合を回避することができる。 （もっと読む）

【課題】 高耐圧で、高い動作電圧を有するショットキーダイオードや電界効果トランジスタを作製する。
【解決手段】 半絶縁性基板３１上に積層されたアンドープＡｌＮ層３２と、アンドープＡｌＮ層３２上に積層されたＳｉドープｎ型ＡｌＮ層３３と、Ｓｉドープｎ型ＡｌＮ層３３上に、高濃度Ｓｉドープｎ型ＡｌＮ層３４を介して形成されたオーミック電極３６と、Ｓｉドープｎ型ＡｌＮ層３３上に形成されたショットキー電極３５とを備え、Ｓｉドープｎ型ＡｌＮ層３３のＳｉ濃度は、５×１０^１６ｃｍ^−３〜５×１０^１８ｃｍ^−３であり、高濃度Ｓｉドープｎ型ＡｌＮ層３４のＳｉ濃度は、５×１０^１９ｃｍ^−３以上である。 （もっと読む）

【課題】 電極とチャネル層間のオーミック抵抗の少ない良好な高周波特性を有する半導体装置を得る。
【解決手段】 キャップ層としてのアンドープガリウム砒素（ＧａＡｓ）層１５ａ上のドレイン電極１６及びソース電極１７の形成位置に凹状の溝１６ａ及び１７ａを設け、これらの溝１６ａ及び１７ａにそれぞれドレイン電極１６及びソース電極を１７を形成し、それぞれの電極とチャネル層としてのｎ型ガリウム砒素（ＧａＡｓ）層１３との距離を短くする。また、ドレイン電極１６及びソース電極１７を、キャップ層としてのアンドープガリウム砒素（ＧａＡｓ）層１５ａの表面に張り出すような形状に形成して、溝１６ａ及び１７ａの周縁部の露出を防ぎ、この部位における表面準位の変動がチャネル層としてのｎ型ガリウム砒素（ＧａＡｓ）層１３に及ぼす影響を減らす。 （もっと読む）

一体的に統合されたトレンチＦＥＴおよびショットキーダイオードを含む構造体であって、半導体領域内に伸張するゲートトレンチと、ゲートトレンチの各側面に位置し、実質的に三角形状のソース領域と、隣接するトレンチ間における半導体領域内部に伸長するコンタクト開口と、コンタクト開口を満たし、各ソース領域の傾斜した側壁部の少なくとも一部に沿ってソース領域と電気的に接触し、且つコンタクト開口の底部に沿って半導体領域と電気的に接触し、且つ半導体領域とショットキーコンタクトを形成する導電体層と、を含む。 （もっと読む）

【課題】高温リーク電流が少なく、低オン抵抗、高速動作が可能なバンドギャップアシスト構造のショットキーダイオードとしての半導体装置およびその製造方法を提供する。
【解決手段】基板領域１と、基板領域１上に形成された第１エピタキシャル成長層３と、第１エピタキシャル成長層３上に形成され, 第１エピタキシャル成長層３よりも広いバンドギャップエネルギーを備えることによって,第１エピタキシャル成長層３とヘテロ接合を形成する第２エピタキシャル成長層２と、第１エピタキシャル成長層３が形成される基板領域１表面と反対側の表面上に形成されるカソード電極５と、第２エピタキシャル成長層２上に形成されるアノード電極４とを備える。 （もっと読む）

【課題】 耐圧が高く、且つオン電圧が低い、新たなIII−Ｖ族窒化物半導体装置を提供する。
【解決手段】 III−Ｖ族窒化物半導体層からなる凸形状の第１の窒化物半導体層の側面に、微結晶構造の第２の窒化物半導体層が積層し、凸形状の上面に第１のアノード電極がショットキー接合し、側面に第２のアノード電極がショットキー接合する。また第２のアノード電極と第２の窒化物半導体層との間で形成される接合のショットキーバリアの高さが、第１のアノード電極と第１の窒化物半導体層との間で形成される接合のショットキーバリアの高さより高くなるように構成する。 （もっと読む）

【課題】 雑音特性を劣化を抑制して高周波特性の向上を可能とする半導体装置を提供する。
【解決手段】 基体層２３、基体層２３上の基体層２３より幅の狭い中間層２２、及び中間層２２上の中間層２２より幅の狭い頭部２１を備える第１導電型（ｎ型）のコレクタ領域２と、頭部２１の上面に配置された第２導電型（ｐ型）のベース領域３と、ベース領域３の上部の一部に配置された第１導電型（ｎ型）のエミッタ領域４と、基体層２３の上面から頭部２１の側面まで達する絶縁領域５と、絶縁領域５の上面にベース領域３の側面と接して配置されたベース電極６とを備える。 （もっと読む）

【課題】 発振のＳ／Ｎ比を向上させ、安定した波形の低周波発振を可能とする半導体素子を提供する。
【解決手段】 低周波発振半導体素子１０は、半導体基板１と、半導体基板１の裏面に接して配置された裏面電極４と、半導体基板１の表面に接し、平面的に見て裏面電極４と重なるように形成されたパッド電極２とを備えている。パッド電極２の垂直真下の領域Ａに存在する半導体基板１の表面のエッチピット密度が０または３×１０⁴／ｃｍ²以上６×１０⁴／ｃｍ²以下である。 （もっと読む）

【課題】歩留を向上させて、製造コストを低減することができる半導体装置の製造方法、半導体装置、半導体レーザ装置、光伝送モジュールおよび光ディスク装置を提供する。
【解決手段】ｎ−ＧａＡｓ基板１０１上にはｐ−Ａｌ_0.5Ｇａ_0.5Ａｓ第２上クラッド層１１１’を形成する。ｐ−Ａｌ_0.5Ｇａ_0.5Ａｓ第２上クラッド層１１１’上には、ｐ−Ａｌ_0.5Ｇａ_0.5Ａｓ第２上クラッド層１１１’のエッチング速度よりも遅いエッチング速度を持つＩｎ_0.25Ｇａ_0.75Ａｓ_0.54Ｐ_0.46エッチング減速層１１２’を形成する。このＩｎ_0.25Ｇａ_0.75Ａｓ_0.54Ｐ_0.46エッチング減速層１１２’上には、Ｉｎ_0.25Ｇａ_0.75Ａｓ_0.54Ｐ_0.46エッチング減速層１１２’のエッチング速度よりも速いエッチング速度を持つｐ⁺⁺−ＧａＡｓ第２コンタクト層１１４’を形成する。 （もっと読む）

【課題】 コンタクトプラグとのコンタクト抵抗を低減したトランジスタを有する半導体装置を提供する。
【解決手段】 トランジスタとコンタクトプラグとを有する半導体装置であって、トランジスタのドレイン電極は、ゲート電極側に設けられ、導電性不純物が拡散された第１の不純物拡散層３と、第１の不純物拡散層よりもゲート電極から離れて配置され、コンタクトプラグと接触し、第１の不純物拡散層よりも濃度の高い第２の不純物拡散層４と、第２の不純物拡散層よりもゲート電極から離れて配置され、コンタクトプラグと接触し、第２の不純物拡散層よりも濃度の高い第３の不純物拡散層５とを有する構成である。 （もっと読む）

【課題】高耐圧な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】第一導電型の第一の半導体材料からなる半導体基体１００と、半導体基体の第一主面に接するように形成されたアノード電極７と第一主面に対向する反対主面に接するように形成されたカソード電極６を備えた半導体装置において、アノード電極と半導体基体との間に、第一の半導体材料と第一の半導体材料とはバンドギャップの異なる第二の半導体材料とによって形成されるヘテロ接合と、ヘテロ接合と接するように第一の半導体材料に形成された不純物導入領域４からなる電界緩和領域５を備えたことを特徴とする。 （もっと読む）

【課題】 ガードリングからのリーク電流を低減することができるショットキーダイオードなどの半導体装置および半導体装置の製造方法を提供する。
【解決手段】 Ｎ型のＳｉＣからなる高濃度層３と、高濃度層３上に積層されＮ型のＳｉＣからなり高濃度層３よりも不純物濃度が低いドリフト層４と、ドリフト層４上に積層されＮ型のＳｉＣからなりドリフト層４よりも不純物濃度が低い低濃度層６ａと、低濃度層６ａ上に形成され低濃度層６ａとショットキー接触したバリアメタル膜８と、Ｐ型のＳｉＣからなり低濃度層６ａ内に埋設されている部位、低濃度層６ａから露出している部位、その露出している部位の一部であってバリアメタル膜８の周辺部と接している部位を有するガードリング領域５とを有することを特徴とする。 （もっと読む）

【課題】寄生抵抗の上昇や漏れ電流の増加を抑えつつ、微細化に伴う短チャネル効果を効果的に抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１上には、ゲート絶縁膜２を介してゲート電極３が形成されており、ゲート電極３の側壁にはサイドウォール絶縁膜５が形成されている。サイドウォール絶縁膜５の直下の半導体基板１には、エクステンション領域６が形成されており、エクステンション領域６の外側には深いソース・ドレイン領域７が形成されている。ソース・ドレイン領域７の内側であって、ソース・ドレイン領域７と半導体基板１との界面に、拡散抑制膜８が形成されている。拡散抑制膜８は、例えば酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜からなる。拡散抑制膜８により、ソース・ドレイン領域７中の不純物の横方向拡散が抑制される。 （もっと読む）

【課題】ショットキバリアダイオードとパワーＭＯＳとが同一基板上に形成されたものであって，熱が局所的に集中して発生することを抑制し，高耐圧かつ低オン抵抗であり，製造が容易な半導体装置およびその製造方法を提供すること。
【解決手段】半導体装置２００は，ショットキバリアダイオードとパワーＭＯＳトランジスタとが同一基板上に形成されたトレンチゲート型半導体装置であり，ショットキ領域とＭＯＳ領域とがトレンチゲート２１を境界として交互に配置されている。さらに，Ｎ^- ドリフト領域１２中に濃度が異なる３つの領域（Ｎ^- ドリフト領域１２ｓｍ，Ｎ^--ドリフト領域１２ｓ，Ｎドリフト領域１２ｍ）を設けることとしている。具体的に，ショットキ領域に位置するＮ^--ドリフト領域１２ｓは低濃度の領域とし，ＭＯＳ領域に位置するＮドリフト領域１２ｍは高濃度の領域とする。 （もっと読む）

【課題】高速動作が可能なＬＤＤ型ＭＩＳＦＥＴと、かつ高電圧駆動が可能なＬＤＤ型ＭＩＳＦＥＴとを内蔵する半導体集積回路装置を低コストで実現する。
【解決手段】高速動作が可能なＭＩＳＦＥＴは、ゲートサイドウオール層に自己整合された高濃度領域に金属シリサイド層を有し、高電圧駆動が可能なＭＩＳＦＥＴは、上記ゲートサイドウオール層の幅よりも大きい幅を有するＬＤＤ部を有し、そのＬＤＤ部に接して高濃度領域を有し、そしてその高濃度領域に金属シリサイド層を有する。 （もっと読む）