【課題】ゲート電極近傍のヘテロ接合界面で生じる漏れ電流を低減する。
【解決手段】第一導電型の基板１とドレイン領域２からなる半導体基体と、該半導体基体の一主面に接し、該半導体基体とはバンドギャップが異なるヘテロ半導体領域３と、ヘテロ半導体領域３と前記半導体基体との接合部にゲート絶縁膜５を介して形成されたゲート電極６と、ヘテロ半導体領域３と接続されたソース電極６と、前記半導体基体とオーミック接続されたドレイン電極７と、少なくともヘテロ半導体領域３と前記半導体基体とゲート絶縁膜５とが互いに接する領域から所定距離離れたドレイン領域２中に、第二導電型のウェル領域４とを有し、ウェル領域４内に空乏層が形成されない場合の該ウェル領域４内のフリーキャリア濃度が、該ウェル領域４内に空乏層が形成される場合の空乏層内の空間電荷濃度よりも小さくなっている。 （もっと読む）

【課題】第一のヘテロ半導体領域とソース電極間のコンタクト抵抗を低減する。
【解決手段】Ｎ^＋型炭化珪素基板１及びＮ⁻型炭化珪素エピタキシャル層によるドレイン領域２からなる第一導電型の半導体基体と、前記半導体基体の一主面に接し、該半導体基体とはバンドギャップが異なる第一のヘテロ半導体領域９及び第二のヘテロ半導体領域１０と、第一のヘテロ半導体領域９と前記半導体基体との接合部にゲート絶縁膜６を介して形成されたゲート電極７と、第一のヘテロ半導体領域９と接続されたソース電極１２と、前記半導体基体とオーミック接続されたドレイン電極１１とを有し、該半導体装置が複数の基本単位セルの並列接続により形成され、第一のヘテロ半導体領域９の少なくともソース電極１２とコンタクトする側に、ソース電極１２とコンタクトするために面積を拡大させた第一のヘテロ半導体領域９のコンタクト領域１３を設けた構成。 （もっと読む）

【課題】耐圧に優れ、強度の高いIII−Ｖ族窒化物半導体からなる半導体装置を実現する。
【解決手段】本発明の構造では、第１のソース電極１０６がバイアホール１１２を介して導電性基板１０１に接続されており、また、第２のソース電極１１０が形成されている。これにより、ゲート電極１０８とドレイン電極１０７との間に高い逆方向電圧が印加されても、ゲート電極１０８のうちドレイン電極１０７に近い側の端部に起こりやすい電界集中を効果的に分散または緩和することができるため、耐圧が向上する。また、素子形成層を形成する基板として導電性基板１０１を用いているため、導電性基板１０１には裏面まで貫通するバイアホールを設ける必要がない。したがって、導電性基板１０１に必要な強度を保持したまま、第１のソース電極１０６と裏面電極１１５とを電気的に接続することができる。 （もっと読む）

【課題】コンタクト層と透明電極とのオーミックコンタクトを容易に取ることができる発光ダイオードを提供する。
【解決手段】発光ダイオードは、ｐ型ＡｌＧａＩｎＰ活性層１５、透明電極用ｐ型ＧａＡｓコンタクト層１７およびＩＴＯ透明電極１１０を備えている。このｐ型ＧａＡｓコンタクト層１７のキャリア濃度は１．０×１０¹⁹ｃｍ^-3に設定されている。 （もっと読む）

【課題】 半導体素子、特にショットキーダイオードのような金属対半導体整流接合を組み込む半導体素子を提供する。
【解決手段】 保護リングは、ショットキー接合又はショットキーダイオードの一部である半導体領域に形成される。保護リングは、高抵抗領域を形成するために、半導体コンタクト層を完全にアニール処理することなく半導体コンタクト層内へのイオン注入によって形成される。保護リングは、層のエッジ部か又は代替的に層のエッジ部からある一定距離を離して位置することができる。ショットキー金属接点は、層の上に形成され、ショットキー接点のエッジ部は、保護リングの上に配置される。 （もっと読む）

ドープされた半導体基板を与えることと、ｐｎ接合部を画定するべく基板に第二ドーパントを導入することと、ｐｎ接合部に対応する容量を低減するべくｐｎ接合部付近の基板中に中性化種を導入することとを含む、半導体系デバイスを製造するための方法である。半導体系デバイスは、第一および第二ドーパントを有する半導体基板と、中性化種とを含む。第一および第二ドーパントはｐｎ接合部を画定し、中性化種は、ｐｎ接合部に対応する容量を低減するべくｐｎ接合部付近の第一ドーパントの一部を中性化する。 （もっと読む）

【課題】 発光波長２００ｎｍ付近で発光出力が極めて高い発光素子を提供し、またｎ型ＡｌＮを用いた高出力電子素子を提供すること。
【解決手段】 半導体または絶縁体基板上に、アンドープＡｌＮ層、ｎ型ＡｌＮ層、ｐ型ＡｌＮ層をエピタキシャル成長し、ＡｌＮのｐｎ接合を形成する。これにより、欠陥の少ないアンドープＡｌＮ層によって電気的特性の優れたｎ型ＡｌＮ層、ｐ型ＡｌＮ層が得られ、発光波長２００ｎｍ付近において発光出力を大幅に増加できる。また、電子素子に適用した場合は、欠陥の少ないアンドープＡｌＮ層により電気伝導性が極めて優れたｎ型ＡｌＮ層が得られるので、ショットキーバリア高さや絶縁破壊電圧を大幅に増加することができる。 （もっと読む）

【課題】 動作時のオン抵抗が小さく耐圧が大きいＧａＮ系電界効果トランジスタを提供することを目的とする。
【解決手段】ソース電極、ゲート電極、ドレイン電極、チャネル層を有するＧａＮ系電界効果トランジスタにおいて、前記チャネル層の導電型と同一のコンタクト層が、前記チャネル層に至る深さのエッチング溝に埋め込まれ、かつ、前記コンタクト層はソース電極のみに接続していることを特徴とするＧａＮ系電界効果トランジスタ。 （もっと読む）

【課題】 本発明は高い透過率を有する同時にp型GaN層との接触抵抗の問題を改善できる窒化ガリウム系半導体発光素子及びその製造方法に関するものである。
【解決手段】 本発明によれば、p-GaNから成る上部クラッド層の上部にMIO、ZIO、CIO(Mg、Zn、Cu中いずれかを含むIn₂O₃)でオーミック形成層をさらに形成した後、ITO等で具現される透明電極層と第2電極を形成することにより、上記上部クラッド層と第2電極との接触抵抗の問題を改善し、高い透過率を得られる。 （もっと読む）

【課題】 本発明では、工程、装置を複雑化することなく、要求される特性を有する薄膜トランジスタを作製することを目的とする。また、薄膜トランジスタの特性を精密に自由に制御することで、高い信頼性や優れた電気特性を有する半導体装置を低いコストで歩留まり良く製造することができる技術を提供することを目的とする。
【解決手段】 本発明は、薄膜トランジスタにおいて、ゲート電極層で覆われている半導体層のソース領域側かドレイン領域側の一方に、低濃度不純物領域を作製する。低濃度不純物領域は、ゲート電極層をマスクとして、半導体層表面に対し、斜めにドーピングすることによって形成される。よって、薄膜トランジスタの微細な特性の制御を行うことができる。 （もっと読む）

【課題】 ｎ型ＳｉＣに対して良好なオーミック接触を得ることができるＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法を提供することを目的とする。
【解決手段】 第１の主面と該第１の主面に背向する第２の主面とを有するｎ^＋型ＳｉＣ基板１１と、第２の主面上に形成されたエピタキシャル層１３と、エピタキシャル層１３上に形成されると共に、エピタキシャル層１３とオーミック接触した電極１４とを有することを特徴とする。 （もっと読む）

【課題】 本発明は、比較的低いコストにより、比較的低いシリーズ抵抗を有するショットキダイオードを含む半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 ショットキダイオードにおいて、ウェル領域の表面領域の不純物濃度はそのウェル領域の不純物濃度よりも小さく、ウェル領域の表面領域より深い、所定の深さ領域の不純物濃度はそのウェル領域の不純物濃度よりも大きく分布する、ウェル領域と同一型の不純物の濃度分布をウェル領域内に設定する。 （もっと読む）

【課題】ＨＥＭＴ性能を向上させる。
【解決手段】
本発明は、ヘテロ構造上で、若干のＨＥＭＴトランジスタを製造する方法と同様に、ＭＯＣＶＤを用いてＳｉＮ層をいささかも除去することなく、表面に接点を蒸着させることにより、構造の冷却および反応器からの試料の取り出しに先立ち、高温で成長が起こる反応器内で、最上部ＡｌＧａＮ層上の表面を薄いＳｉＮ層で覆うことにより、より高性能（出力）を伴い、有機金属気相成長法により成長させられた、ＨＥＭＴ、ＭＯＳＨＦＥＴ、ＭＩＳＨＦＥＴ素子、またはＭＥＳＦＥＴ素子のような、ＩＩＩ族−Ｎ電界効果素子を製造するための新規な方法を解説している。本発明は素子も解説している。 （もっと読む）

【課題】 ソフトスイッチング方式に適したパワーＭＯＳＦＥＴを有する電力用半導体装置を得ることを可能にする。
【解決手段】 スーパージャンクション構造を有したＭＯＳＦＥＴのライフタイムを短くし、ソース・ドレイン間にリカバリーが高速なスーパージャンクション構造を有したショットキーバリアダイオードを接続する。 （もっと読む）

【課題】 リーク電流の低減が可能でかつ歩留まりがよい半導体装置を提供する。
【解決手段】 半導体装置１は、縦型のパワーMOSFETである。ｎ型の複数の第１半導体領域９は、ｎ型の単結晶シリコン層に複数のトレンチ１３を設けることにより形成される。複数のトレンチ１３の底面１５上にそれぞれ絶縁領域１７が設けられている。各トレンチ１３には、ｐ型のエピタキシャル成長層である第２半導体領域１１が埋め込まれている。領域９,１１によりスーパージャンクション構造が形成されている。 （もっと読む）

導電層（４１）は第１部分を含み、第１部分は下層の第１導電型の第１領域とともにショットキー領域（２５）を構成する。第２導電型の第２領域（１１）は第１領域（２２）の下に設けられ、第２導電型は第１導電型とは逆の導電型である。第１導電型の第３領域（２１）は第２領域（１１）の直下に位置し、かつ素子のカソード（５２）に電気的に接続される。
（もっと読む）

【課題】 小型化及び低コスト化できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】 Ｎ型半導体基板１２下面に形成され、該Ｎ型半導体基板１２よりも高抵抗なＮ型エピタキシャル層１４下面の一部分にＰ型拡散層２２，２２を設け、該Ｐ型拡散層２２，２２及びその周辺のＮ型エピタキシャル層１４下面に第１電極層２０を有する半導体装置１０において、前記Ｎ型エピタキシャル層１４下面の前記第１電極層２０が形成されていない部分の凹部の底に、Ｎ型半導体基板１２に接続された第２電極層２１を有する構成にする。 （もっと読む）

【課題】 オン抵抗を低減でき、リーク電流も抑制できる半導体装置。
【解決手段】 半導体装置は、所定間隔を隔てて略平行に配置される複数のトレンチ１と、これらトレンチ１の内部に絶縁層２を介して形成される複数のソース３と、トレンチ１の上部に形成されるソース金属層４と、隣接するトレンチ１の間に形成されるｎ-半導体領域５と、トレンチ１の下部に形成されるｎ型ドリフト層６と、ｎ型ドリフト層６の下部に形成されるｎ+基板７と、ｎ+基板７の下面に形成されるドレイン金属層８とを備えている。トレンチ１内のソース３はｐ型ポリシリコンで形成されている。ソース３はソース金属層４と接触している。ｎ-半導体領域５とソース金属層４とはショットキー接合されている。 （もっと読む）

半導体デバイス構造（１０）では、Ｎ及びＰチャネルトランジスタキャリア移動度を別々に最適化するため、二つの半導体層（１６、２０）が使用される。これを決定する導電特性は、半導体の材料の種類、結晶面、配向性及び歪みの組み合わせである。シリコンゲルマニウムの半導体材料、圧縮性歪み、（１００）の結晶面及び＜１００＞の配向性を特徴とする導電特性の場合、Ｐチャネルトランジスタ（３８）においてホール移動度が向上する。また、結晶面は（１１１）であってもよく、この場合、配向性は重要ではない。Ｎ型伝導に適した基板は、Ｐ型伝導に適した（又は最適）基板とは異なる。Ｎチャネルトランジスタ（４０）は、好ましくは、引っ張り歪み、シリコン半導体材料及び（１００）面を有する。別の半導体層（１６、２０）では、Ｎ及びＰチャネルトランジスタ（３８、４０）はいずれもキャリア移動度に対し最適化される。
（もっと読む）

【課題】 シリコン基板上に形成された窒素化合物含有半導体層を含むヘテロ構造を備え、数百Ｖ以上の高耐圧を有する窒素化合物含有半導体装置を提供する。
【解決手段】 本発明の実施の一形態に係る窒素化合物含有半導体装置は、シリコン基板と、シリコン基板上に島状に形成されたチャネル層としての第１の窒化アルミニウムガリウム（Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１））層と、第１の窒化アルミニウムガリウム層上に形成された第１導電型又はｉ型のバリア層としての第２の窒化アルミニウムガリウム（Ａｌ_ｙＧａ_１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層と、を備えているものである。 （もっと読む）