【課題】リセス領域の食刻深さは低減させるものの、底部分にバー形態の突出部を形成し、チャンネルの広さを増加させ、半導体素子の電気的特性を向上させ得る半導体素子及びその形成方法を提供する。
【解決手段】半導体素子のリセス領域を形成する工程マージンを確保するため、リセス領域の底部分にバー形態の突出部を形成することによりゲートのチャネル長を増加させるか、チャンネルの広さを増加させ、半導体素子の電気的特性を向上させる。 （もっと読む）

【課題】裏面に極めて低抵抗なオーミック・コンタクトを有する炭化珪素半導体装置及びその製造方法を提供する。
【解決手段】第１の主表面（表面）の酸化速度が表面に対向する第２の主表面（裏面）の酸化速度より速い炭化珪素基板１と、表面側に配置された主要素子要素群（２、３、５、７、８）と、裏面にオーミック接触しているオーミック電極９とを備え、裏面は、製造工程において形成される、オーミック電極９との接触抵抗を増大させる抵抗増大層を含まない結晶面を形成していることである。抵抗増大層には、寄生エピ膜、結晶不整層、寄生固相反応層、及び汚染層が含まれる。 （もっと読む）

【課題】浅い接合領域上に、低抵抗で均一なニッケルモノシリサイド層を形成する。
【解決手段】絶縁膜およびシリコン領域が形成されたシリコン基板上に金属ニッケル膜を、前記絶縁膜およびシリコン領域を覆うように形成し、前記シリコン基板を熱処理し、前記シリコン領域表面および前記金属ニッケル膜の表面に、組成が主としてＮｉ₂Ｓｉで表される第１のニッケルシリサイド層を形成し、前記第１のニッケルシリサイド層形成工程の後、前記金属ニッケル膜をウェットエッチング処理により除去し、前記第１のニッケルシリサイド層を、シランガス中における熱処理により、ニッケルモノシリサイド（ＮｉＳｉ）を主とする第２のニッケルシリサイド層に変換する。 （もっと読む）

【課題】従来の半導体装置では、コレクタ領域が広く形成されるため、デバイスサイズを縮小し難いという問題があった。
【解決手段】本発明の半導体装置では、Ｐ型の単結晶シリコン基板２上にＮ型のエピタキシャル層４が積層されている。エピタキシャル層４には、ベース引き出し領域としてのＮ型の拡散層５、エミッタ領域としてのＰ型の拡散層６、７、コレクタ領域としてのＰ型の拡散層８、９が形成されている。エミッタ領域は、その表面近傍よりも深部に拡散幅の広い領域を有し、横型ＰＮＰトランジスタ１は、エピタキシャル層４深部に最小のベース幅が形成されている。この構造により、コレクタ領域を狭めた場合でも所望のｈｆｅ値を実現することができる。そして、デバイスサイズを縮小することができる。 （もっと読む）

【課題】低いオン電圧と低い逆バイアスリーク電流を有するダイオード動作可能な窒化物系半導体装置を提供する。
【解決手段】Ａｌ_XＧａ_1-XＮ（０≦Ｘ＜１）からなるキャリア走行層１と、Ａｌ_YＧａ_1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる障壁層２と、障壁層２上に形成されるアノード電極３と、アノード電極３を囲むように間隔をあけて障壁層３上に形成されるカソード電極４と、アノード電極３の周縁部の下からカソード電極４の形成位置までの間の障壁層２を覆う絶縁膜５と、を備え、障壁層２におけるアノード電極３の周縁部の近傍部位に障壁層２の一部を除去したリセス構造７を形成し、アノード電極３は、リセス構造７に囲まれる障壁層２と、リセス構造７上に形成される絶縁膜５の少なくとも一部と、を覆うように形成される。 （もっと読む）

【課題】サージ耐量が大きくて、且つ低雑音な半導体装置とその製造方法を提供すること。
【解決手段】Ｎ型半導体基板１の上層に低濃度Ｎ型エピタキシャル層２が形成され、該エピタキシャル層２の表面から層内へ第一の沈み込みＤ１まで延在するＰ型半導体層３が形成され、該半導体層３の第二主面中央局所が第二の沈み込みＤ２まで延在して第一主面側へ浅く形成されて第二主面の低濃度Ｎ型エピタキシャル層２側に開口する窪みを成してＰ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａを形成する事により、降伏電流が流れる際に電流密度が小さい場合は窪みに電流が集中し、電流密度が大きい場合は接合面Ｊａの第一の沈み込みＤ１部を断面として流れるのでサージ耐量と低雑音を両立できる。 （もっと読む）

高速回復整流器構造体の装置および方法。具体的には構造体は第１のドーパントの基板（１２０）を含む。第１のドーパントが低濃度ドープされた第１のエピタキシャル層（１４０）が基板に結合されている。第１の金属層（１９０）が第１のエピタキシャル層に結合されている。複数のトレンチ（１７５）が第１のエピタキシャル層内に窪んでおり、その各々が金属層と結合している。装置は各々第２のドーパント型がドープされた複数のウェルも含み、各ウェルは対応するトレンチの下に且つ隣接して形成されている。複数の酸化物層（１７０）が対応するトレンチの壁および底部上に形成されている。第１のドーパントがドープされた複数のチャネル領域が、２つの対応するウェル間の第１のエピタキシャル層内に形成されている。複数のチャネル領域（１５０）の各々は第１のエピタキシャル層より高濃度に第１のドーパントがドープされている。
（もっと読む）

【課題】 共存論理デバイスを有するバック・ゲート制御ＳＲＡＭのための基板解決策を提供する。
【解決手段】 少なくとも１つの論理デバイス領域と少なくとも１つのスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）デバイス領域とを含み、各デバイス領域がダブル・ゲート電界効果トランジスタ（ＦＥＴ）を含み、異なるデバイス領域内のＦＥＴデバイスのパフォーマンスを改善するためにそれぞれのＦＥＴデバイスのバック・ゲートが特定のレベルまでドーピングされる半導体構造を提供する。特に、ＳＲＡＭデバイス領域内のバック・ゲートは、論理デバイス領域内のバック・ゲートより高濃度ドーピングされる。短チャネル効果を制御するために、論理デバイス領域内のＦＥＴデバイスはドープ・チャネルを含み、ＳＲＡＭデバイス領域内のＦＥＴデバイスはドープ・チャネルを含まない。ソース／ドレイン領域下の低ネット・ドーピングおよびチャネル下の高ネット・ドーピングを有する不均一側方ドーピング・プロファイルにより、論理デバイスに関する追加のＳＣＥ制御がもたらされるであろう。 （もっと読む）

【課題】本発明は、ゲート絶縁膜の絶縁性が良好であると共に消費電力を小さくすることが可能な有機トランジスタ及び該有機トランジスタを有する表示素子を提供することを目的とする。
【解決手段】有機トランジスタは、絶縁層１２及び濡れ性制御層１３が順次積層されている積層絶縁膜を少なくとも有し、濡れ性制御層１３は、紫外線を照射することにより表面エネルギーが変化する材料を含有すると共に、照射される紫外線の透過率が１０％以上である。 （もっと読む）

【課題】コンタクト構造の煩雑化を抑制しつつ、コンタクト抵抗を低減させる。
【解決手段】エピタキシャル成長により、単結晶半導体層７ａ、７ｂをＬＤＤ層５ａ、５ｂ上に選択的に形成し、層間絶縁膜９および単結晶半導体層７ａ、７ｂをそれぞれ介してソース層８ａおよびドレイン層８ｂをそれぞれ露出させる開口部１０ａ、１０ｂを形成した後、バリアメタル膜１１ａ、１１ｂをそれぞれ介して埋め込まれたプラグ１２ａ、１２ｂを開口部１０ａ、１０ｂ内にそれぞれ形成する。 （もっと読む）

【課題】Ｓｉ基板上にワイドバンドギャップ半導体層を形成しつつ、順方向特性と逆方向特性がいずれも良好なショットキーバリアダイオードとして動作する半導体装置及びその製造方法を提供する。
【解決手段】第１の半導体からなり厚み方向に貫通する穴を有する支持基板と、前記支持基板の上に設けられ前記第１の半導体よりもバンドギャップが大なる第２の半導体からなる半導体層と、前記半導体層の上に設けられたオーミック電極と、前記穴の中に露出した前記半導体層の表面に設けられたショットキー電極と、を備えたことを特徴とする半導体装置が提供される。 （もっと読む）

【課題】多結晶シリコンのように電気的特性が向上した薄膜トランジスタ表示板を低コストで製造することができる方法を提供する。
【解決手段】基板と、基板上に形成されている制御電極１２４ａと、制御電極１２４ａ上に形成されているゲート絶縁膜と、ゲート絶縁膜上に形成されていて、制御電極と重畳する半導体１５１と、半導体１５１と一部分が重畳する入力電極１７３ａと、半導体１５１と一部分が重畳する出力電極１７５ａと、を含み、半導体１５１は非晶質シリコンからなる第１部分と多結晶シリコンからなる第２部分とを含む。 （もっと読む）

【課題】微細化が実現された半導体装置を提供することにある。
【解決手段】本発明にかかる半導体装置は、半導体層１０と、半導体層の上方に形成されたゲート絶縁層３０と、ゲート絶縁層の上方に形成されたゲート電極３２と、半導体層内に形成されたチャネル領域３１と、半導体層内に形成されたソース領域３４およびドレイン領域３６と、半導体層内であって、少なくともチャネル領域とソース領域との間および該チャネル領域とドレイン領域との間に形成されたオフセット絶縁層３８と、を含み、オフセット絶縁層は、深さ方向の長さと、チャネル長方向の長さとの比が１以下の形状を有する。 （もっと読む）

【課題】相補型電界効果トランジスタの高速化を図る。
【解決手段】ｎＭＯＳＦＥＴ１０とｐＭＯＳＦＥＴ２０が共にＧｅチャネルを有しており、それらのソース・ドレイン領域がＮｉＧｅ層１５，２５によって形成されている。ｎＭＯＳＦＥＴ１０のソース・ドレイン接合が形成するショットキー障壁は、Ａｓ，Ｓｂ，Ｓ等の原子をＮｉＧｅ層１５の形成時に偏析させた高濃度で極薄の偏析層１６によって変調する。これにより、ｎＭＯＳＦＥＴ１０、ｐＭＯＳＦＥＴ２０それぞれに適したショットキー障壁高さを実現することが可能になり、高速のＣＭＯＳＦＥＴ１が得られる。 （もっと読む）

【課題】 高濃度のドーピングを行うことが可能で、電極と良好なオーミック接触を取ることを可能とする。
【解決手段】 III−Ｖ族化合物半導体を用いた半導体装置において、エミッタ電極と該エミッタ電極に接触する金属電極接触層とを有し、前記金属電極接触層が量子構造で構成されている。 （もっと読む）

【課題】 チャネル領域に十分な歪みを与えることができ、性能の向上をはかることが可能な半導体装置を提供する。
【解決手段】 空洞１０２を有し、空洞の上方にソース領域１０８、ドレイン領域１０８及びチャネル領域を有する半導体基板１００と、チャネル領域上にゲート絶縁膜１０５を介して形成されたゲート電極１０６と、空洞の上面に形成された第１の部分を有し、チャネル領域に歪みを与える応力発生膜１１２とを備える。 （もっと読む）

【課題】ロールオフ特性の改善および接合リークの抑制を図った半導体装置およびその製造方法を提供する。
【解決手段】本実施形態に係る半導体装置は、半導体基板１に形成され、活性領域を区画する素子分離絶縁膜１０と、活性領域における半導体基板１上にゲート絶縁膜２を介して形成されたゲート電極３と、ゲート電極３の両側における半導体基板１上に積層された２つのエクステンション層５と、ゲート電極３の側壁およびエクステンション層５の一部を覆うサイドウォール絶縁膜ＳＷと、エクステンション層５上に積層された２つのソース・ドレイン層６と、ソース・ドレイン層６に形成されたシリサイド層７と、素子分離絶縁膜２の端部に生じた窪み部１０ａを埋めるように形成された埋め込み絶縁膜８ｂとを有する。 （もっと読む）

【課題】ドリフト領域を位置制御性よく形成して耐圧を確保することが可能な半導体装置およびその製造方法を提供すること。
【解決手段】第１の水平方向に延びる第１の部位とこれに直行する第２の水平方向の第２の部位とを有するゲート電極と、その両側壁の第１、第２の側壁絶縁膜と、ゲート電極の平面図形に内包される位置および大きさでゲート電極に対向位置する高抵抗半導体領域と、ゲート電極にゲート絶縁膜を介して対向する位置から第１の側壁絶縁膜の下側位置まで延在し、ゲート電極の第２の部位に対向する第１の水平方向の長さがゲート電極の第１の部位に対向する第２の水平方向の長さより長いドリフト領域と、これに隣接するドレイン領域と、ゲート電極にゲート絶縁膜を介して対向する位置から第２の側壁絶縁膜の下側位置まで延在する低濃度ソース領域と、これに隣接するソース領域とを具備する。 （もっと読む）

【課題】 素子の抵抗が小さく、動作電圧の高い窒化物半導体を提供する。
【解決手段】 本発明による窒化物半導体は、導電性ＳｉＣ基板上に不純物濃度の高い窒化物半導体層と不純物濃度の低い窒化物半導体層を順次形成し、導電性ＳｉＣ基板の裏面にオーミック電極を形成することを特徴としている。例えば、導電性ＳｉＣ基板の表面上に不純物濃度の高い導電性のｎ^＋型ＡｌＧａＮ層（Ａｌ組成＞０）と、不純物濃度の低いＡｌＢＧａＮ層（Ａｌ組成≧０、Ｂ組成≧０）を順次形成し、導電性ＳｉＣ基板の裏面にオーミック電極を形成する。これによって、クラックを生じることなく、１００ｎｍ以上の厚いＡｌＢＧａＮ層を形成することができ、素子の抵抗を抑えつつ、降伏電圧の高い窒化物半導体を実現することができる。 （もっと読む）

【課題】 ターンオン時のスイッチング特性を改善することが可能な半導体装置を提供する。
【解決手段】 第１導電型の半導体基板１１と、半導体基板の上面に形成された第１導電型の半導体領域１２と、半導体基板の下面に形成された下電極１３と、半導体領域の上面に形成された上電極１４と、半導体領域内に形成された第２導電型の埋め込み半導体層１５と、半導体領域の上面に形成され、上電極に接続された第１の第２導電型半導体層２１と、半導体領域の側面に形成され、埋め込み半導体層及び第１の第２導電型半導体層に接続された第２の第２導電型半導体層２２と、を備え、第２の第２導電型半導体層の第２導電型不純物濃度は、埋め込み半導体層の第２導電型不純物濃度よりも低い。 （もっと読む）