エピタキシャルウエハの製造方法および半導体装置の製造方法
【課題】空洞が生じることを抑制し、かつ手間およびコストを低減したスーパージャンクション構造を有するエピタキシャルウエハの製造方法および半導体装置の製造方法を提供する。
【解決手段】エピタキシャルウエハの製造方法は、スーパージャンクション構造12を有するエピタキシャルウエハ10の製造方法であって、以下の工程を備えている。基板11を準備する。基板11上に第1導電型の第1の層を形成する。第1の層にメサ構造を形成する。第1の層のメサ構造の凹部に、液相成長法により第2導電型の第2の層を形成する。半導体装置の製造方法は、以下の工程を備えている。エピタキシャルウエハ10を製造する。エピタキシャルウエハ10上に、半導体層を形成する。
【解決手段】エピタキシャルウエハの製造方法は、スーパージャンクション構造12を有するエピタキシャルウエハ10の製造方法であって、以下の工程を備えている。基板11を準備する。基板11上に第1導電型の第1の層を形成する。第1の層にメサ構造を形成する。第1の層のメサ構造の凹部に、液相成長法により第2導電型の第2の層を形成する。半導体装置の製造方法は、以下の工程を備えている。エピタキシャルウエハ10を製造する。エピタキシャルウエハ10上に、半導体層を形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、エピタキシャルウエハの製造方法および半導体装置の製造方法に関し、より特定的には、スーパージャンクション構造を有するエピタキシャルウエハの製造方法および半導体装置の製造方法に関する。
【背景技術】
【0002】
耐圧を犠牲にすることなくオン抵抗を下げられる構造として、スーパージャンクション構造が注目されている。スーパージャンクション構造を有する素子として、たとえば特開平7−7154号公報(特許文献1)のパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor:電界効果トランジスタ)が挙げられる。
【0003】
図24は、特許文献1に開示のパワーMOSFETを示す模式図である。図24に示すように、特許文献1のパワーMOSFETは縦型MOSFETで、内部領域101に垂直方向の通電経路を設けることによりオン抵抗を低減し、n型の領域111とp型の領域112とのpn接合から生じる空乏層により耐圧を向上している。
【0004】
ここで、図24〜図30を参照して、特許文献1に開示のパワーMOSFETの製造方法について説明する。図25〜図30は、特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。図25に示すように、ドレイン領域128上に、領域111、112が意図された上縁まで内部領域101をエピタキシャル成長する。次に、図26に示すように、トレンチ技術により内部領域101をエッチングして、領域112の垂直寸法に相当する深さおよび平行方向に相当する幅の溝(メサ)を形成する。次に、図27に示すように、この溝の内部にp型の領域112をエピタキシャル成長する。次に、図28に示すように、トレンチ技術により、内部領域101においてp型の領域112に取り囲まれる領域をエッチングして、領域111の垂直方向に相当する深さおよび平行方向に相当する幅の溝を形成する。次に、図29に示すように、この溝の内部にn型の領域111をエピタキシャル成長する。これによりスーパージャンクション構造を形成することができる。次に、図30に示すように、スーパージャンクション構造上に内部領域101をエピタキシャル成長する。次に、図24に示すように、公知技術によりMOSFETに形成する。
【0005】
また、スーパージャンクション構造を形成するための別の技術として、イオン注入により形成する方法が考えられる。図31および図32は、イオン注入によりスーパージャンクション構造を形成するための製造工程を概略的に示す断面図である。図31に示すように、基板100上に形成されたn型の領域111に、p型不純物をイオン注入する。これにより、p型の領域112を形成することができる。次に、図32に示すように、この積層構造の表面上にn型の領域111をエピタキシャル成長する。その後、p型不純物をイオン注入する。これにより、p型の領域112を形成することができる。これを繰り返すことにより、スーパージャンクション構造を形成することができる。
【特許文献1】特開平7−7154号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
図33は、特許文献1に開示のスーパージャンクション構造を概略的に示す拡大断面図である。上記特許文献1に開示の方法では、スーパージャンクション構造を構成するn型およびp型の領域111、112をエピタキシャル成長している。気相成長法によって領域111、112をエピタキシャル成長をすると、溝の上端部(図33において横方向)での成長が進行して、溝を塞いでしまう。このため、図33に示すように、領域111の内部に空洞111aが生じるという問題があった。領域111の内部に空洞111aが生じると、スーパージャンクション構造としての機能が不十分になる。
【0007】
領域111の内部に空孔が生じることを抑制するために、浅い溝を形成し、溝の内部にエピタキシャル層を成長し、浅いスーパージャンクション構造を繰り返す技術が考えられる。しかし、溝の形成およびエピタキシャル層の形成を繰り返す必要があるため、スーパージャンクション構造を形成するために手間およびコストを要するという問題があった。
【0008】
また、イオン注入によりスーパージャンクションを形成する方法においては、以下の問題があった。たとえば炭化ケイ素(SiC)領域を形成するために不純物をイオン注入すると、この不純物の熱拡散係数が小さい。SiCは拡散しにくいので、注入できる深さは1μm程度以下である。このため、深い領域までSiC領域を形成することができない。したがって、エピタキシャル層の形成およびイオン注入による浅いスーパージャンクション構造の形成を繰り返す必要があるため、スーパージャンクション構造を形成するために手間およびコストを要するという問題があった。
【0009】
それゆえに、本発明の目的は、空洞が生じることを抑制し、かつ手間およびコストを低減したスーパージャンクション構造を有するエピタキシャルウエハの製造方法および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0010】
本発明のエピタキシャルウエハの製造方法は、スーパージャンクション構造を有するエピタキシャルウエハの製造方法であって、以下の工程を備えている。基板を準備する。基板上に第1導電型の第1の層を形成する。第1の層にメサ構造を形成する。第1の層のメサ構造の凹部に、液相成長法により第2導電型の第2の層を形成する。
【0011】
本発明のエピタキシャルウエハの製造方法によれば、第1の層のメサ構造の凹部に、液相成長法により第2導電型の第2の層を形成している。液相成長法は気相成長法よりも成長速度が大きい。このため、メサ構造の凹部の深部および側壁の成長速度が低下することを抑制することができる。したがって、第1の層の凹部を埋めるように第2の層を形成することができる。その結果、空洞が生じることを抑制したスーパージャンクション構造を有するエピタキシャルウエハを製造することができる。
【0012】
また、液相成長法は成長速度が大きいため、メサ構造の凹部が深い場合であっても、第1の層の凹部に空洞が生じることを抑制して、第2の層を埋め込むことができる。つまり、メサ構造の凹部を浅くしなくても、第1の層の凹部に第2の層を形成することができる。このため、第1の層にメサ構造を形成し、メサ構造の内部に第2の層を形成する回数を低減することができる。したがって、容易にスーパージャンクション構造を形成することができる。その結果、スーパージャンクション構造を形成するために要する手間およびコストを低減することができる。
【0013】
なお、「スーパージャンクション構造」とは、基板の主面に対して交差する方向にストライプ状に第1および第2導電型の層が積層されている構造を意味する。
【0014】
上記エピタキシャルウエハの製造方法において好ましくは、上記第1の層を形成する工程では、第1の層を気相成長法により形成し、上記メサ構造を形成する工程では、ドライエッチングによりメサ構造を形成する。
【0015】
第1の層を気相成長法により形成することにより、第1の層の品質を向上することができる。ドライエッチングによりメサ構造を形成することにより、メサ構造の精度を向上することができる。
【0016】
上記エピタキシャルウエハの製造方法において好ましくは、上記第1の層を形成する工程では、p型の第1の層を形成し、上記第2の層を形成する工程では、n型の第2の層を形成する。
【0017】
これにより、p型の第1の層のメサ構造の凹部に、n型の第2の層を形成することができる。液相成長法はn型不純物である窒素が混入しやすいので、n型の層の形成に適している。このため、液相成長法は第2の層の形成に適している。
【0018】
上記エピタキシャルウエハの製造方法において好ましくは、第1および第2の層を形成する工程では、SiCよりなる第1および第2の層を形成する。
【0019】
不純物が拡散しにくいSiCであっても、深いスーパージャンクション構造を形成できるので、本発明のエピタキシャルウエハの製造方法に好適に用いることができる。このため、バンドギャップが大きいSiCよりなるスーパージャンクション構造を有するエピタキシャルウエハを製造することができる。したがって、高効率化、高電圧化、および大容量化を要求される半導体装置に好適に用いられるエピタキシャルウエハを製造することができる。
【0020】
上記エピタキシャルウエハの製造方法において好ましくは、上記第2の層を形成する工程後に、第1および第2の層の表面の平坦化を行なう工程をさらに備えている。
【0021】
これにより、エピタキシャルウエハの表面上にエピタキシャル層を形成すると、エピタキシャル層の結晶性性を向上することができる。このため、半導体装置に好適に用いることができるエピタキシャルウエハを製造することができる。
【0022】
本発明の半導体装置の製造方法は、上記エピタキシャルウエハの製造方法によりエピタキシャルウエハを製造する工程と、エピタキシャルウエハ上に、半導体層を形成する工程とを備えている。
【0023】
本発明の半導体装置の製造方法によれば、空洞が生じることを抑制し、かつ手間およびコストを低減したスーパージャンクション構造を有するエピタキシャルウエハを用いている。このため、このエピタキシャルウエハ上に形成した半導体層を形成すると、スーパージャンクション構造の機能を発現できるので、高耐圧および低抵抗を両立した半導体装置を製造することができる。
【発明の効果】
【0024】
このように、本発明のエピタキシャルウエハの製造方法および半導体装置の製造方法によれば、第1の層のメサ構造の凹部に、液相成長法により第2導電型の第2の層を形成している。このため、空洞が生じることを抑制し、かつ手間およびコストを低減したスーパージャンクション構造を有するエピタキシャルウエハおよび半導体装置を製造することができる。
【発明を実施するための最良の形態】
【0025】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【0026】
(実施の形態1)
図1は、本発明の一実施の形態におけるエピタキシャルウエハを概略的に示す断面図である。図1を参照して、本実施の形態におけるエピタキシャルウエハ10について説明する。
【0027】
図1に示すように、本実施の形態におけるエピタキシャルウエハ10は、基板11と、基板11上に形成されたスーパージャンクション構造12とを備えている。スーパージャンクション構造12は、基板11の主面に対して交差する方向(本実施の形態では直交する方向)にストライプ状に積層されたp型領域13と、n型領域14とを含んでいる。言い換えると、複数のp型領域13およびn型領域14は基板11の主面に交差する方向に向けて伸びている。
【0028】
基板11は、たとえば5.0×1018cm-3の不純物濃度を有する窒素がドーピングされたn型SiCである。なお、基板11の材料および導電型は特に限定されない。
【0029】
スーパージャンクション構造12を構成するp型領域13およびn型領域14は互いに接しており、pn接合を形成している。p型領域13およびn型領域14は複数形成されていることが好ましい。1つのp型領域13およびn型領域14の幅W12は、たとえば1.8μmである。なお、p型領域13およびn型領域14の幅はそれぞれ異なっていてもよい。p型領域13およびn型領域14の厚みT12は、たとえば5.0μm以上8.0μm以下である。厚みT12が5.0μmの場合、このエピタキシャルウエハを用いて製造されたD−MOSFETなどの半導体装置の耐圧をたとえば600kV以上にすることができる。厚みT12が8.0μの場合、このエピタキシャルウエハを用いて製造されたD−MOSFETなどの半導体装置の耐圧をたとえば1.2kV以上にすることができる。
【0030】
また、p型領域13およびn型領域14のアスペクト比(厚みT12/幅W12)は、2.8以上4.4以下であることが好ましい。アスペクト比が2.8以上の場合、スーパージャンクション構造12の効果が高まる。アスペクト比が4.4以下の場合、スーパージャンクション構造12を構成するp型領域13およびn型領域14に空洞が形成されることを抑制することができる。
【0031】
p型領域13およびn型領域14は、たとえば1.0×1017cm-3の不純物濃度を有するSiCである。なお、p型領域13およびn型領域14の材料および形状は特に限定されない。
【0032】
図2〜図6は、本実施の形態におけるエピタキシャルウエハの製造工程を概略的に示す断面図である。続いて、図2〜図6を参照して、本実施の形態におけるエピタキシャルウエハの製造方法について説明する。
【0033】
まず、図2に示すように、基板11を準備する。基板11は特に限定されないが、たとえば5.0×1018cm-3の不純物濃度を有するn型のSiC基板を準備する。
【0034】
次に、図3に示すように、基板11上に第1導電型の第1の層15を形成する。第1の層15は特に限定されないが、たとえばp型のSiC層を形成する。
【0035】
p型の第1の層15を形成する場合、HVPE法(Hydride Vapor Phase Epitaxy:ハイドライド気相成長)、MBE(Molecular Beam Epitaxy:分子線エピタキシ)法、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相堆積)法、昇華法などの気相成長法により形成することが好ましい。第1の層15がp型SiC層である場合、液相成長法ではn型不純物である窒素が混入しやすいため、窒素が混入しやすい雰囲気でない気相成長法が好適である。また、高品質なp型の第1の層15を形成することができるため、気相成長法が好適である。なお、成長方法は特に限定されず、フラックス法、高窒素圧溶液法などの液相成長法などを採用してもよい。
【0036】
第1の層15は、たとえば1.0×1017cm-3の不純物濃度を有する。また、第1の層15の厚みはたとえば5.0μm以上8.0μm以下である。
【0037】
次に、図3および図4に示すように、第1の層15にメサ構造を形成する。言い換えると、第1の層15の一部を除去して、凹部15aを形成する。凹部15aは複数形成することが好ましく、本実施の形態では第1の層15を櫛型に形成している。これにより、図4(A)または(B)に示すように、スーパージャンクション構造のp型領域13を形成することができる。
【0038】
メサ構造を形成する方法は特に限定されないが、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)などのドライエッチングを採用することができる。第1の層15がSiCの場合、SiCは耐薬品性が高いため、ウエットエッチングの場合には一般的に溶融KOH(水酸化カリウム)法が用いられる。溶融KOH法は制御が難しいため、高精度のメサ構造を形成する方法としては、ドライエッチングが好適である。
【0039】
メサ構造を形成するために、図4(A)に示すように、第1の層15のみを除去してもよく、図4(B)に示すように、基板11の一部および第1の層15を除去してもよい。
【0040】
凸部であるp型領域13および凹部15aの形状は特に限定されないが、たとえば1.8μmの幅を有し、5.0μm以上8.0μm以下の厚みを有し、2.8以上4.4以下のアスペクト比(厚み/幅)をそれぞれ有している。
【0041】
次に、図5に示すように、第1の層15のメサ構造の凹部15aに、液相成長法により第2導電型の第2の層を形成する。本実施の形態では、第2の層はn型領域14である。液相成長法は特に限定されず、フラックス法、高窒素圧溶液法などを採用できる。
【0042】
本実施の形態では、図4に示す凹部15aの内部を埋めるようにp型領域13を成長している。液相成長法は成長速度が大きいため、メサ構造の凹部15aが深い場合であっても、凹部15aに空洞が生じることを抑制することができる。これにより、図5に示すように、基板11の主面に対して交差する方向にp型領域13とn型領域14とがストライプ状に積層されたスーパージャンクション構造を形成することができる。
【0043】
p型領域13は、たとえば1.0×1017cm-3の不純物濃度を有するSiCである。また、凹部15aを埋めるようにp型領域13を形成しているので、p型領域13は、たとえば1.8μmの幅を有し、5.0μm以上8.0μm以下の厚みを有し、2.8以上4.4以下のアスペクト比(厚み/幅)を有している。なお、p型領域13の材料および形状は特に限定されない。
【0044】
ここで、スーパージャンクション構造を構成するp型領域13およびn型領域14の不純物濃度が高いほど、p型領域13およびn型領域14の幅(図1における幅W12)が小さくなり、かつアスペクト比は高くなる。
【0045】
また、上述した第1導電型の第1の層15を形成する工程と、第1の層15にメサ構造を形成する工程と、第1の層15のメサ構造の凹部15aに、液相成長法により第2導電型の第2の層(本実施の形態ではn型領域14)を形成する工程とを繰り返して、p型領域13およびp型領域のアスペクト比が高いスーパージャンクション構造12を形成してもよい。この形成方法であっても、気相成長法またはイオン注入により第2の層を形成するよりも、上記工程を繰り返す回数を低減することができる。
【0046】
次に、図6に示すように、第1および第2の層(本実施の形態では、p型領域13およびn型領域14)の表面の平坦化を行なう。液相成長法でp型領域13を形成した後の表面は、ファセットが形成されやすい。つまり、図5に示すように、p型領域13を形成した後の表面は、凹凸を有している。このため、表面の平坦化処理を行なうことが好ましい。
【0047】
平坦化を行なう方法は特に限定されないが、たとえばCMP(Chemical Mechanical Planarization:化学機械研磨)などの研磨などを採用することができる。なお、この工程は省略されてもよい。
【0048】
以上の工程を実施することにより、図1に示すエピタキシャルウエハ10を製造することができる。
【0049】
なお、本実施の形態では、第1の層15の第1導電型がp型で、第2の層の第2導電型がn型である場合を例に挙げて説明したが、特にこれに限定されない。第1導電型がn型で、第2導電型がp型であってもよい。
【0050】
また、スーパージャンクション構造12は、エピタキシャルウエハ10の一方側面から他方側面へ全体に渡って形成してもよく、一部に形成してもよい。
【0051】
続いて、本実施の形態におけるエピタキシャルウエハ10の効果について説明する。本実施の形態におけるエピタキシャルウエハ10の製造方法は、第1の層15のメサ構造の凹部15aに、液相成長法により第2導電型の第2の層(本実施の形態ではn型領域14)を形成している。液相成長法は原料の密度を高くすることで成長速度を大きくできる。このため、液相成長法は気相成長法よりも成長速度が大きい。これにより、メサ構造の凹部15aの側壁の成長速度を大きくすることができる。つまり、メサ構造の凹部15aの深部および側壁からの結晶成長が抑制されない。したがって、第1の層15の凹部15aを埋めるように第2の層(本実施の形態ではn型領域14)を形成することができる。その結果、空洞が生じることを抑制したスーパージャンクション構造を有するエピタキシャルウエハ10を製造することができる。
【0052】
また、液相成長法は成長速度が大きいため、メサ構造の凹部15aが深い場合であっても、第1の層15の凹部15aに空洞が生じることを抑制して、第2の層(本実施の形態ではn型領域14)を埋め込むことができる。つまり、メサ構造の凹部15aを浅くしなくても、凹部15aに第2の層(本実施の形態ではn型領域14)を形成することができる。このため、第1の層15にメサ構造を形成し、第2の層(本実施の形態ではn型領域14)を形成する回数を低減することができる。したがって、容易にスーパージャンクション構造を形成することができる。その結果、スーパージャンクション構造を形成するために要する手間およびコストを低減することができる。
【0053】
(実施の形態2)
図7は、本実施の形態における半導体装置の一例であるMOSFETを概略的に示す断面図である。図7を参照して、本実施の形態におけるMOSFETを説明する。
【0054】
図7に示すように、実施の形態1のエピタキシャルウエハ10と、ドリフト層21と、ボディ領域22と、コンタクト領域23、24と、絶縁膜25、29と、ソース電極26と、ゲート電極27と、ドレイン電極28とを備えている。
【0055】
具体的には、基板11上に、スーパージャンクション構造を構成するp型領域13およびn型領域14が形成されている。ドリフト層21は、スーパージャンクション構造12上に形成されている。ドリフト層21は、たとえばn型SiCである。ボディ領域22は、ドリフト層21とpn接合をなすように、ドリフト層21の主面の一部に位置している。ボディ領域22は、たとえばp型SiCである。コンタクト領域23は、ボディ領域22とpn接合をなすように、ボディ領域22の主面の一部に位置している。コンタクト領域23は、たとえばn+SiCである。また、コンタクト領域24は、コンタクト領域23とpn接合をなすように、ボディ領域22の主面の一部に位置している。コンタクト領域24は、たとえばp+SiCである。
【0056】
n型を示す領域の不純物はたとえばアルミニウム(Al)であり、p型を示す領域の不純物はたとえば窒素である。
【0057】
ボディ領域22においてコンタクト領域23とドリフト層21とに挟まれた領域は、MOSFET20のチャネルとなる。本実施の形態では、nチャネルが形成されるように導電型を定めたが、pチャネルが形成されるように導電型を上述した内容と逆に定めてもよい。
【0058】
絶縁膜25は、半導体層とゲート電極27とを絶縁するゲート絶縁膜であり、コンタクト領域23とドリフト層21とに挟まれるボディ領域22上に少なくとも形成されている。絶縁膜25は、たとえばSiO2(二酸化ケイ素)などを用いることができる。
【0059】
ゲート電極27は、絶縁膜25上に形成され、かつコンタクト領域23とドリフト層21とに挟まれるボディ領域22と少なくとも対向するように形成されている。なお、ゲート電極27は、コンタクト領域23とドリフト層21との間に位置するボディ領域22上に対向するように形成されていれば、その他の領域上にさらに形成されていてもよい。
【0060】
コンタクト領域23、24に電気的に接続するようにソース電極26が形成されている。このソース電極26は、ゲート電極27と絶縁膜25、29により電気的に絶縁されている。また、基板11に電気的に接続するように、基板11においてドリフト層21と接触する面と反対側の面にはドレイン電極28が形成されている。
【0061】
図8〜図15は、本実施の形態におけるMOSFETの製造工程を概略的に示す断面図である。続いて、図1、図7〜図15を参照して、本実施の形態におけるMOSFETの製造方法について説明する。
【0062】
まず、図1に示す実施の形態1におけるエピタキシャルウエハ10を製造する。次に、図8に示すように、エピタキシャルウエハ10上にドリフト層21を形成する。本実施の形態では、ドリフト層21として、たとえば窒素をドーピングしたn型SiCを成長させる。ドリフト層21は、たとえば7μmの厚みを有している。
【0063】
ドリフト層21の形成方法は特に限定されず、気相成長法、液相成長法などを採用することができる。低濃度のドリフト層を形成できる観点から、気相成長法が好適に用いられる。
【0064】
次に、図9に示すように、ドリフト層21の主面に、コンタクト領域23を形成する。コンタクト領域23の形成方法は特に限定されないが、たとえば以下の方法により形成する。すなわち、まず、コンタクト領域23となる領域を開口したパターンを有するレジストを形成する。レジストの形成方法は、特に限定されない。次いで、レジストのパターンから露出した領域がたとえばn+SiCになるように窒素イオンを注入する。これにより、図9に示すように、コンタクト領域23を形成することができる。コンタクト領域23は、ソース領域の役割も担う。
【0065】
次に、図10に示すように、ドリフト層21の主面に、ボディ領域22を形成する。ボディ領域22の形成方法は特に限定されないが、たとえば以下の方法により形成する。すなわち、まず、ボディ領域22となる領域を開口したパターンを有するレジストを形成する。レジストの形成方法は、特に限定されない。次いで、レジストのパターンから露出した領域がたとえばp型SiCになるようにAlイオンを注入する。これにより、図10に示すように、ボディ領域22を形成することができる。
【0066】
次に、図11に示すように、コンタクト領域24を形成する。コンタクト領域24の形成方法は特に限定されないが、たとえば以下の方法により形成する。すなわち、まず、コンタクト領域24となる領域を開口したパターンを有するレジストを形成する。レジストの形成方法は、特に限定されない。次いで、レジストのパターンから露出した領域がたとえばp+SiCになるようにAlイオンを注入する。これにより、図10に示すように、コンタクト領域24を形成することができる。
【0067】
以上の工程を実施することにより、半導体層を形成することができる。次に、半導体層を活性化アニールする。活性化アニールは、たとえば、アルゴン(Ar)などの不活性ガス雰囲気で、約1800℃の高温でエピタキシャルウエハ10および半導体層を熱処理する。なお、この活性化アニールは省略されてもよい。
【0068】
次に、図12に示すように、半導体層上に絶縁膜25を形成する。絶縁膜25の形成方法は特に限定されないが、たとえば以下の方法により形成する。すなわち、まず、半導体層の主面全体を覆うように、絶縁膜25を熱酸化法により形成する。その後、フォトリソグラフィーにより絶縁膜25上に、ソース電極26となる領域を開口したパターンを有するレジストを形成する。次いで、ソース電極26となる領域に位置する絶縁膜25をたとえばエッチングにより除去する。絶縁膜25は、たとえばSiO2などよりなる。
【0069】
次に、図13に示すように、絶縁膜25上にゲート電極27を形成する。ゲート電極27の形成方法は特に限定されず、蒸着法など一般公知の方法を採用できる。ゲート電極27は、たとえばAlや、CVD法で成膜したポリSiなどよりなる。
【0070】
次に、図14に示すように、ゲート電極27を取り囲むように絶縁膜29を形成する。絶縁膜29は、層間絶縁膜であり、たとえばSiO2などよりなる。絶縁膜29の形成方法は、特に限定されないが、熱酸化法などにより形成することができる。
【0071】
次に、図15に示すように、ソース電極26を形成する。ソース電極26の形成方法は特に限定されず、蒸着法やスパッタリング法など一般公知の方法を採用できる。ソース電極26は、たとえばNiもしくはNiSi、またはTiAlSiなどよりなる。ソース電極は、コンタクト領域23、24とコンタクトをとることができる。
【0072】
次に、図7に示すように、ドレイン電極28を形成する。ドレイン電極28の形成方法は特に限定されず、蒸着法やスパッタリング法などの一般公知の方法を採用できる。ドレイン電極28は、たとえばNiもしくはNiSi、またはTiAlSiなどよりなる。
【0073】
以上の工程を実施することにより、図7に示すMOSFET20を製造することができる。
【0074】
続いて、本実施の形態におけるMOSFET20の動作について説明する。図7に示すように、MOSFET20において、ゲート電極27に相対的に正の電圧が印加されると、ゲート電極27下のp型のボディ領域22の表面に反転層であるnチャネルが形成される。そして、図7の矢印に示すように、n型のキャリアとしての電子は、コンタクト領域23からn型のドリフト層21に注入され、スーパージャンクション構造12のn型領域14を通って、相対的に正の電圧が印加されているドレイン電極28に向かって流れる。
【0075】
一方、ゲート電極27に相対的に負の電圧が印加されると、nチャネルが消失し、コンタクト領域23からボディ領域22への電子の供給が止まる。ドリフト層21とボディ領域22とのpn接合から広がる上下方向の空乏層と、スーパージャンクション構造12のp型領域13とn型領域14とのpn接合から広がる左右方向の空乏層とにより、耐圧を向上することができる。
【0076】
続いて、本実施の形態におけるMOSFET20の効果について説明する。本実施の形態におけるMOSFET20は、空洞が形成されることを抑制したスーパージャンクション構造12を有するエピタキシャルウエハ10を用いている。これにより、スーパージャンクション構造12の機能を十分に高めたMOSFET20を製造できる。このため、逆電圧が印加されたときに、スーパージャンクション構造12のp型領域13とn型領域14とのpn接合から横方向に空乏層を並べることができる。したがって、MOSFET20の耐圧を向上することができる。たとえばp型領域13およびn型領域14の不純物濃度が1.0×1018cm-3で、幅W12が1.8μmで、厚みが5.0μmの場合には、600kVの耐圧を有する。たとえばp型領域13およびn型領域14の幅W12が1.8μmで、厚みが8.0μmの場合には、1.2kVの耐圧を有する。
【0077】
このように、MOSFET20の耐圧を向上することができるので、MOSFET20の半導体層の不純物濃度を高めることができる。このため、オン抵抗を低減することができる。よって、高耐圧と低オン抵抗とを両立するMOSFET20を製造することができる。
【0078】
図16は、比較例におけるMOSFET220を概略的に示す断面図である。図16に示すように、比較例におけるMOSFET220は、基本的には図7に示すMOSFET20と同様の構成を備えているが、スーパージャンクション構造12を備えていない点において異なっている。図7に示すMOSFET20と同じ抵抗および同じ耐圧を有するように比較例のMOSFET220を作製すると、図16に示すようにドリフト層21を大きくする必要がある。このことから、小型化を図ることのできるMOSFET20を手間およびコストを低減して形成することができる。
【0079】
(実施の形態3)
図17は、本実施の形態における半導体装置の一例を示すMOSFETを概略的に示す断面図である。図17を参照して、本実施の形態におけるMOSFET30について説明する。
【0080】
図17に示すように、本実施の形態におけるMOSFET30は、基本的には実施の形態2におけるDMOS(Double-diffused MOS)であるMOSFET20と同様の構成を備えているが、UMOS(U‐groove MOS)である点において異なっている。
【0081】
具体的には、ドリフト層21、ボディ領域22およびコンタクト領域23にメサ構造が形成されている。このメサ構造に、絶縁膜25が接するように設けられている。この絶縁膜25の内部にゲート電極27が形成されている。
【0082】
図18〜図22は、本実施の形態におけるMOSFETの製造工程を概略的に示す断面図である。続いて、図17〜図22を参照して、本実施の形態におけるMOSFET30の製造方法について説明する。
【0083】
まず、図18に示すように、実施の形態1におけるエピタキシャルウエハ10上にドリフト層21およびボディ領域22を形成する。次に、図19に示すように、ボディ領域22上にコンタクト領域23を形成する。n型のドリフト層21、p型のボディ領域22およびn+コンタクト領域23の形成方法は特に限定されないが、たとえば気相成長法、液相成長法などによりエピタキシャル成長する。
【0084】
次に、図20に示すように、コンタクト領域24を形成する。コンタクト領域24の形成方法は特に限定されないが、たとえば以下の方法により形成する。すなわち、コンタクト領域24となる領域を開口したレジストパターンをコンタクト領域23上に形成する。レジストの形成方法は、特に限定されず、フォトリソグラフィーなど一般公知の方法を採用できる。その後、コンタクト領域23においてレジストパターンから露出した領域をエッチングにより除去する。次いで、エッチングにより開口した領域に、気相成長法、液相成長法などによりp+コンタクト領域24を形成する。
【0085】
なお、上記n型およびp型を示す層をエピタキシャル成長する場合には、n型不純物としてたとえば窒素などを、p型不純物としてたとえばAlなどを導入する。
【0086】
次に、図21に示すように、コンタクト領域23、ボディ領域22およびドリフト層21の一部に渡って、メサ構造を形成する。メサ構造を形成する方法が特に限定されないが、たとえば以下の方法により形成する。すなわち、メサ構造となる領域を開口したレジストパターンをコンタクト領域23、24上に形成する。レジストの形成方法は、特に限定されず、フォトリソグラフィーなど一般公知の方法を採用できる。その後、レジストパターンから露出したコンタクト領域23、ボディ領域22およびドリフト層21の一部の領域をエッチングにより除去する。
【0087】
次に、メサ構造の表面を覆うように、絶縁膜25を形成する。絶縁膜25の形成方法は、実施の形態2と同様である。
【0088】
次に、図17に示すように、絶縁膜25の側部にソース電極26を形成する。ソース電極26の形成方法は特に限定されないが、たとえば以下の方法により形成することができる。すなわち、ソース電極26となる領域を開口したレジストパターンをコンタクト領域23、24上に形成する。レジストの形成方法は、特に限定されず、フォトリソグラフィーなど一般公知の方法を採用できる。その後、レジストパターンから露出したコンタクト領域23、24をエッチングにより除去する。次いで、レジストにより開口した領域にソース電極26を形成する。
【0089】
次に、図17に示すように、メサ構造の内部に位置する絶縁膜25に囲まれた領域にゲート電極27を形成する。次に、基板11においてスーパージャンクション構造12が形成された面と反対側の面に、ドレイン電極28を形成する。
【0090】
以上の工程を実施することにより、図17に示す本実施の形態におけるMOSFET30を形成することができる。
【0091】
続いて、本実施の形態におけるMOSFET30の動作について説明する。図17に示すように、MOSFET30において、ゲート電極27に相対的に正の電圧が印加されると、ゲート電極27の側方に位置するp型のボディ領域22の表面に、反転層であるnチャネルが形成される。そして、図17の矢印に示すように、n型のキャリアとしての電子は、コンタクト領域23からn型のドリフト層21に注入され、スーパージャンクション構造12のn型領域14を通って、相対的に正の電圧が印加されているドレイン電極28に向かって流れる。ゲート電極27に相対的に負の電圧が印加されるときは、実施の形態2と同様である。
【0092】
続いて、本実施の形態におけるMOSFET30の効果について説明する。本実施の形態におけるMOSFET30は、空洞が形成されることを抑制したスーパージャンクション構造12を有するエピタキシャルウエハ10を用いている。これにより、実施の形態2と同様に、スーパージャンクション構造12の機能を十分に高めることができるので、高耐圧および低オン抵抗を両立することができる。
【0093】
図23は、比較例におけるMOSFET230を概略的に示す断面図である。図23に示すように、比較例におけるMOSFET230は、基本的には図17に示すMOSFET30と同様の構成を備えているが、スーパージャンクション構造12を備えていない点において異なっている。図17に示すMOSFET30と同じ抵抗および同じ耐圧を有するように比較例のMOSFET230を作製すると、ドリフト層21を大きくする必要がある。このことから、小型化を図ることのできるMOSFET20を手間およびコストを低減して形成することができる。
【0094】
なお、本実施の形態2および3では、半導体装置としてMOSFETを例に挙げて説明したが、本発明の半導体装置はMOSFETに限定されず、JFET(Junction Field-Effect Transistor:接合電界効果トランジスタ)、pnダイオード、SBD(Schottky Barrier Diode:ショットキーバリアダイオード)、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)などにも適用することができる。
【0095】
以上のように本発明の実施の形態について説明を行なったが、各実施の形態の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【0096】
【図1】本発明の実施の形態1におけるエピタキシャルウエハを概略的に示す断面図である。
【図2】本発明の実施の形態1におけるエピタキシャルウエハの製造工程を概略的に示す断面図である。
【図3】本発明の実施の形態1におけるエピタキシャルウエハの製造工程を概略的に示す断面図である。
【図4】本発明の実施の形態1におけるエピタキシャルウエハの製造工程を概略的に示す断面図である。
【図5】本発明の実施の形態1におけるエピタキシャルウエハの製造工程を概略的に示す断面図である。
【図6】本発明の実施の形態1におけるエピタキシャルウエハの製造工程を概略的に示す断面図である。
【図7】本発明の実施の形態2における半導体装置の一例であるMOSFETを概略的に示す断面図である。
【図8】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図9】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図10】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図11】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図12】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図13】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図14】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図15】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図16】比較例におけるMOSFETを概略的に示す断面図である。
【図17】本発明の実施の形態3における半導体装置の一例を示すMOSFETを概略的に示す断面図である。
【図18】本発明の実施の形態3におけるMOSFETの製造工程を概略的に示す断面図である。
【図19】本発明の実施の形態3におけるMOSFETの製造工程を概略的に示す断面図である。
【図20】本発明の実施の形態3におけるMOSFETの製造工程を概略的に示す断面図である。
【図21】本発明の実施の形態3におけるMOSFETの製造工程を概略的に示す断面図である。
【図22】本発明の実施の形態3におけるMOSFETの製造工程を概略的に示す断面図である。
【図23】比較例におけるMOSFETを概略的に示す断面図である。
【図24】特許文献1に開示のパワーMOSFETを示す模式図である。
【図25】特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。
【図26】特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。
【図27】特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。
【図28】特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。
【図29】特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。
【図30】特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。
【図31】イオン注入によりスーパージャンクション構造を形成するための製造工程を概略的に示す断面図である。
【図32】イオン注入によりスーパージャンクション構造を形成するための製造工程を概略的に示す断面図である。
【図33】特許文献1に開示のスーパージャンクション構造を概略的に示す拡大断面図である。
【符号の説明】
【0097】
10 エピタキシャルウエハ、11 基板、12 スーパージャンクション構造、13 p型領域、14 n型領域、15 第1の層、15a 凹部、21 ドリフト層、22 ボディ領域、23,24 コンタクト領域、25,29 絶縁膜、26 ソース電極、27 ゲート電極、28 ドレイン電極。
【技術分野】
【0001】
本発明は、エピタキシャルウエハの製造方法および半導体装置の製造方法に関し、より特定的には、スーパージャンクション構造を有するエピタキシャルウエハの製造方法および半導体装置の製造方法に関する。
【背景技術】
【0002】
耐圧を犠牲にすることなくオン抵抗を下げられる構造として、スーパージャンクション構造が注目されている。スーパージャンクション構造を有する素子として、たとえば特開平7−7154号公報(特許文献1)のパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor:電界効果トランジスタ)が挙げられる。
【0003】
図24は、特許文献1に開示のパワーMOSFETを示す模式図である。図24に示すように、特許文献1のパワーMOSFETは縦型MOSFETで、内部領域101に垂直方向の通電経路を設けることによりオン抵抗を低減し、n型の領域111とp型の領域112とのpn接合から生じる空乏層により耐圧を向上している。
【0004】
ここで、図24〜図30を参照して、特許文献1に開示のパワーMOSFETの製造方法について説明する。図25〜図30は、特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。図25に示すように、ドレイン領域128上に、領域111、112が意図された上縁まで内部領域101をエピタキシャル成長する。次に、図26に示すように、トレンチ技術により内部領域101をエッチングして、領域112の垂直寸法に相当する深さおよび平行方向に相当する幅の溝(メサ)を形成する。次に、図27に示すように、この溝の内部にp型の領域112をエピタキシャル成長する。次に、図28に示すように、トレンチ技術により、内部領域101においてp型の領域112に取り囲まれる領域をエッチングして、領域111の垂直方向に相当する深さおよび平行方向に相当する幅の溝を形成する。次に、図29に示すように、この溝の内部にn型の領域111をエピタキシャル成長する。これによりスーパージャンクション構造を形成することができる。次に、図30に示すように、スーパージャンクション構造上に内部領域101をエピタキシャル成長する。次に、図24に示すように、公知技術によりMOSFETに形成する。
【0005】
また、スーパージャンクション構造を形成するための別の技術として、イオン注入により形成する方法が考えられる。図31および図32は、イオン注入によりスーパージャンクション構造を形成するための製造工程を概略的に示す断面図である。図31に示すように、基板100上に形成されたn型の領域111に、p型不純物をイオン注入する。これにより、p型の領域112を形成することができる。次に、図32に示すように、この積層構造の表面上にn型の領域111をエピタキシャル成長する。その後、p型不純物をイオン注入する。これにより、p型の領域112を形成することができる。これを繰り返すことにより、スーパージャンクション構造を形成することができる。
【特許文献1】特開平7−7154号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
図33は、特許文献1に開示のスーパージャンクション構造を概略的に示す拡大断面図である。上記特許文献1に開示の方法では、スーパージャンクション構造を構成するn型およびp型の領域111、112をエピタキシャル成長している。気相成長法によって領域111、112をエピタキシャル成長をすると、溝の上端部(図33において横方向)での成長が進行して、溝を塞いでしまう。このため、図33に示すように、領域111の内部に空洞111aが生じるという問題があった。領域111の内部に空洞111aが生じると、スーパージャンクション構造としての機能が不十分になる。
【0007】
領域111の内部に空孔が生じることを抑制するために、浅い溝を形成し、溝の内部にエピタキシャル層を成長し、浅いスーパージャンクション構造を繰り返す技術が考えられる。しかし、溝の形成およびエピタキシャル層の形成を繰り返す必要があるため、スーパージャンクション構造を形成するために手間およびコストを要するという問題があった。
【0008】
また、イオン注入によりスーパージャンクションを形成する方法においては、以下の問題があった。たとえば炭化ケイ素(SiC)領域を形成するために不純物をイオン注入すると、この不純物の熱拡散係数が小さい。SiCは拡散しにくいので、注入できる深さは1μm程度以下である。このため、深い領域までSiC領域を形成することができない。したがって、エピタキシャル層の形成およびイオン注入による浅いスーパージャンクション構造の形成を繰り返す必要があるため、スーパージャンクション構造を形成するために手間およびコストを要するという問題があった。
【0009】
それゆえに、本発明の目的は、空洞が生じることを抑制し、かつ手間およびコストを低減したスーパージャンクション構造を有するエピタキシャルウエハの製造方法および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0010】
本発明のエピタキシャルウエハの製造方法は、スーパージャンクション構造を有するエピタキシャルウエハの製造方法であって、以下の工程を備えている。基板を準備する。基板上に第1導電型の第1の層を形成する。第1の層にメサ構造を形成する。第1の層のメサ構造の凹部に、液相成長法により第2導電型の第2の層を形成する。
【0011】
本発明のエピタキシャルウエハの製造方法によれば、第1の層のメサ構造の凹部に、液相成長法により第2導電型の第2の層を形成している。液相成長法は気相成長法よりも成長速度が大きい。このため、メサ構造の凹部の深部および側壁の成長速度が低下することを抑制することができる。したがって、第1の層の凹部を埋めるように第2の層を形成することができる。その結果、空洞が生じることを抑制したスーパージャンクション構造を有するエピタキシャルウエハを製造することができる。
【0012】
また、液相成長法は成長速度が大きいため、メサ構造の凹部が深い場合であっても、第1の層の凹部に空洞が生じることを抑制して、第2の層を埋め込むことができる。つまり、メサ構造の凹部を浅くしなくても、第1の層の凹部に第2の層を形成することができる。このため、第1の層にメサ構造を形成し、メサ構造の内部に第2の層を形成する回数を低減することができる。したがって、容易にスーパージャンクション構造を形成することができる。その結果、スーパージャンクション構造を形成するために要する手間およびコストを低減することができる。
【0013】
なお、「スーパージャンクション構造」とは、基板の主面に対して交差する方向にストライプ状に第1および第2導電型の層が積層されている構造を意味する。
【0014】
上記エピタキシャルウエハの製造方法において好ましくは、上記第1の層を形成する工程では、第1の層を気相成長法により形成し、上記メサ構造を形成する工程では、ドライエッチングによりメサ構造を形成する。
【0015】
第1の層を気相成長法により形成することにより、第1の層の品質を向上することができる。ドライエッチングによりメサ構造を形成することにより、メサ構造の精度を向上することができる。
【0016】
上記エピタキシャルウエハの製造方法において好ましくは、上記第1の層を形成する工程では、p型の第1の層を形成し、上記第2の層を形成する工程では、n型の第2の層を形成する。
【0017】
これにより、p型の第1の層のメサ構造の凹部に、n型の第2の層を形成することができる。液相成長法はn型不純物である窒素が混入しやすいので、n型の層の形成に適している。このため、液相成長法は第2の層の形成に適している。
【0018】
上記エピタキシャルウエハの製造方法において好ましくは、第1および第2の層を形成する工程では、SiCよりなる第1および第2の層を形成する。
【0019】
不純物が拡散しにくいSiCであっても、深いスーパージャンクション構造を形成できるので、本発明のエピタキシャルウエハの製造方法に好適に用いることができる。このため、バンドギャップが大きいSiCよりなるスーパージャンクション構造を有するエピタキシャルウエハを製造することができる。したがって、高効率化、高電圧化、および大容量化を要求される半導体装置に好適に用いられるエピタキシャルウエハを製造することができる。
【0020】
上記エピタキシャルウエハの製造方法において好ましくは、上記第2の層を形成する工程後に、第1および第2の層の表面の平坦化を行なう工程をさらに備えている。
【0021】
これにより、エピタキシャルウエハの表面上にエピタキシャル層を形成すると、エピタキシャル層の結晶性性を向上することができる。このため、半導体装置に好適に用いることができるエピタキシャルウエハを製造することができる。
【0022】
本発明の半導体装置の製造方法は、上記エピタキシャルウエハの製造方法によりエピタキシャルウエハを製造する工程と、エピタキシャルウエハ上に、半導体層を形成する工程とを備えている。
【0023】
本発明の半導体装置の製造方法によれば、空洞が生じることを抑制し、かつ手間およびコストを低減したスーパージャンクション構造を有するエピタキシャルウエハを用いている。このため、このエピタキシャルウエハ上に形成した半導体層を形成すると、スーパージャンクション構造の機能を発現できるので、高耐圧および低抵抗を両立した半導体装置を製造することができる。
【発明の効果】
【0024】
このように、本発明のエピタキシャルウエハの製造方法および半導体装置の製造方法によれば、第1の層のメサ構造の凹部に、液相成長法により第2導電型の第2の層を形成している。このため、空洞が生じることを抑制し、かつ手間およびコストを低減したスーパージャンクション構造を有するエピタキシャルウエハおよび半導体装置を製造することができる。
【発明を実施するための最良の形態】
【0025】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【0026】
(実施の形態1)
図1は、本発明の一実施の形態におけるエピタキシャルウエハを概略的に示す断面図である。図1を参照して、本実施の形態におけるエピタキシャルウエハ10について説明する。
【0027】
図1に示すように、本実施の形態におけるエピタキシャルウエハ10は、基板11と、基板11上に形成されたスーパージャンクション構造12とを備えている。スーパージャンクション構造12は、基板11の主面に対して交差する方向(本実施の形態では直交する方向)にストライプ状に積層されたp型領域13と、n型領域14とを含んでいる。言い換えると、複数のp型領域13およびn型領域14は基板11の主面に交差する方向に向けて伸びている。
【0028】
基板11は、たとえば5.0×1018cm-3の不純物濃度を有する窒素がドーピングされたn型SiCである。なお、基板11の材料および導電型は特に限定されない。
【0029】
スーパージャンクション構造12を構成するp型領域13およびn型領域14は互いに接しており、pn接合を形成している。p型領域13およびn型領域14は複数形成されていることが好ましい。1つのp型領域13およびn型領域14の幅W12は、たとえば1.8μmである。なお、p型領域13およびn型領域14の幅はそれぞれ異なっていてもよい。p型領域13およびn型領域14の厚みT12は、たとえば5.0μm以上8.0μm以下である。厚みT12が5.0μmの場合、このエピタキシャルウエハを用いて製造されたD−MOSFETなどの半導体装置の耐圧をたとえば600kV以上にすることができる。厚みT12が8.0μの場合、このエピタキシャルウエハを用いて製造されたD−MOSFETなどの半導体装置の耐圧をたとえば1.2kV以上にすることができる。
【0030】
また、p型領域13およびn型領域14のアスペクト比(厚みT12/幅W12)は、2.8以上4.4以下であることが好ましい。アスペクト比が2.8以上の場合、スーパージャンクション構造12の効果が高まる。アスペクト比が4.4以下の場合、スーパージャンクション構造12を構成するp型領域13およびn型領域14に空洞が形成されることを抑制することができる。
【0031】
p型領域13およびn型領域14は、たとえば1.0×1017cm-3の不純物濃度を有するSiCである。なお、p型領域13およびn型領域14の材料および形状は特に限定されない。
【0032】
図2〜図6は、本実施の形態におけるエピタキシャルウエハの製造工程を概略的に示す断面図である。続いて、図2〜図6を参照して、本実施の形態におけるエピタキシャルウエハの製造方法について説明する。
【0033】
まず、図2に示すように、基板11を準備する。基板11は特に限定されないが、たとえば5.0×1018cm-3の不純物濃度を有するn型のSiC基板を準備する。
【0034】
次に、図3に示すように、基板11上に第1導電型の第1の層15を形成する。第1の層15は特に限定されないが、たとえばp型のSiC層を形成する。
【0035】
p型の第1の層15を形成する場合、HVPE法(Hydride Vapor Phase Epitaxy:ハイドライド気相成長)、MBE(Molecular Beam Epitaxy:分子線エピタキシ)法、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相堆積)法、昇華法などの気相成長法により形成することが好ましい。第1の層15がp型SiC層である場合、液相成長法ではn型不純物である窒素が混入しやすいため、窒素が混入しやすい雰囲気でない気相成長法が好適である。また、高品質なp型の第1の層15を形成することができるため、気相成長法が好適である。なお、成長方法は特に限定されず、フラックス法、高窒素圧溶液法などの液相成長法などを採用してもよい。
【0036】
第1の層15は、たとえば1.0×1017cm-3の不純物濃度を有する。また、第1の層15の厚みはたとえば5.0μm以上8.0μm以下である。
【0037】
次に、図3および図4に示すように、第1の層15にメサ構造を形成する。言い換えると、第1の層15の一部を除去して、凹部15aを形成する。凹部15aは複数形成することが好ましく、本実施の形態では第1の層15を櫛型に形成している。これにより、図4(A)または(B)に示すように、スーパージャンクション構造のp型領域13を形成することができる。
【0038】
メサ構造を形成する方法は特に限定されないが、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)などのドライエッチングを採用することができる。第1の層15がSiCの場合、SiCは耐薬品性が高いため、ウエットエッチングの場合には一般的に溶融KOH(水酸化カリウム)法が用いられる。溶融KOH法は制御が難しいため、高精度のメサ構造を形成する方法としては、ドライエッチングが好適である。
【0039】
メサ構造を形成するために、図4(A)に示すように、第1の層15のみを除去してもよく、図4(B)に示すように、基板11の一部および第1の層15を除去してもよい。
【0040】
凸部であるp型領域13および凹部15aの形状は特に限定されないが、たとえば1.8μmの幅を有し、5.0μm以上8.0μm以下の厚みを有し、2.8以上4.4以下のアスペクト比(厚み/幅)をそれぞれ有している。
【0041】
次に、図5に示すように、第1の層15のメサ構造の凹部15aに、液相成長法により第2導電型の第2の層を形成する。本実施の形態では、第2の層はn型領域14である。液相成長法は特に限定されず、フラックス法、高窒素圧溶液法などを採用できる。
【0042】
本実施の形態では、図4に示す凹部15aの内部を埋めるようにp型領域13を成長している。液相成長法は成長速度が大きいため、メサ構造の凹部15aが深い場合であっても、凹部15aに空洞が生じることを抑制することができる。これにより、図5に示すように、基板11の主面に対して交差する方向にp型領域13とn型領域14とがストライプ状に積層されたスーパージャンクション構造を形成することができる。
【0043】
p型領域13は、たとえば1.0×1017cm-3の不純物濃度を有するSiCである。また、凹部15aを埋めるようにp型領域13を形成しているので、p型領域13は、たとえば1.8μmの幅を有し、5.0μm以上8.0μm以下の厚みを有し、2.8以上4.4以下のアスペクト比(厚み/幅)を有している。なお、p型領域13の材料および形状は特に限定されない。
【0044】
ここで、スーパージャンクション構造を構成するp型領域13およびn型領域14の不純物濃度が高いほど、p型領域13およびn型領域14の幅(図1における幅W12)が小さくなり、かつアスペクト比は高くなる。
【0045】
また、上述した第1導電型の第1の層15を形成する工程と、第1の層15にメサ構造を形成する工程と、第1の層15のメサ構造の凹部15aに、液相成長法により第2導電型の第2の層(本実施の形態ではn型領域14)を形成する工程とを繰り返して、p型領域13およびp型領域のアスペクト比が高いスーパージャンクション構造12を形成してもよい。この形成方法であっても、気相成長法またはイオン注入により第2の層を形成するよりも、上記工程を繰り返す回数を低減することができる。
【0046】
次に、図6に示すように、第1および第2の層(本実施の形態では、p型領域13およびn型領域14)の表面の平坦化を行なう。液相成長法でp型領域13を形成した後の表面は、ファセットが形成されやすい。つまり、図5に示すように、p型領域13を形成した後の表面は、凹凸を有している。このため、表面の平坦化処理を行なうことが好ましい。
【0047】
平坦化を行なう方法は特に限定されないが、たとえばCMP(Chemical Mechanical Planarization:化学機械研磨)などの研磨などを採用することができる。なお、この工程は省略されてもよい。
【0048】
以上の工程を実施することにより、図1に示すエピタキシャルウエハ10を製造することができる。
【0049】
なお、本実施の形態では、第1の層15の第1導電型がp型で、第2の層の第2導電型がn型である場合を例に挙げて説明したが、特にこれに限定されない。第1導電型がn型で、第2導電型がp型であってもよい。
【0050】
また、スーパージャンクション構造12は、エピタキシャルウエハ10の一方側面から他方側面へ全体に渡って形成してもよく、一部に形成してもよい。
【0051】
続いて、本実施の形態におけるエピタキシャルウエハ10の効果について説明する。本実施の形態におけるエピタキシャルウエハ10の製造方法は、第1の層15のメサ構造の凹部15aに、液相成長法により第2導電型の第2の層(本実施の形態ではn型領域14)を形成している。液相成長法は原料の密度を高くすることで成長速度を大きくできる。このため、液相成長法は気相成長法よりも成長速度が大きい。これにより、メサ構造の凹部15aの側壁の成長速度を大きくすることができる。つまり、メサ構造の凹部15aの深部および側壁からの結晶成長が抑制されない。したがって、第1の層15の凹部15aを埋めるように第2の層(本実施の形態ではn型領域14)を形成することができる。その結果、空洞が生じることを抑制したスーパージャンクション構造を有するエピタキシャルウエハ10を製造することができる。
【0052】
また、液相成長法は成長速度が大きいため、メサ構造の凹部15aが深い場合であっても、第1の層15の凹部15aに空洞が生じることを抑制して、第2の層(本実施の形態ではn型領域14)を埋め込むことができる。つまり、メサ構造の凹部15aを浅くしなくても、凹部15aに第2の層(本実施の形態ではn型領域14)を形成することができる。このため、第1の層15にメサ構造を形成し、第2の層(本実施の形態ではn型領域14)を形成する回数を低減することができる。したがって、容易にスーパージャンクション構造を形成することができる。その結果、スーパージャンクション構造を形成するために要する手間およびコストを低減することができる。
【0053】
(実施の形態2)
図7は、本実施の形態における半導体装置の一例であるMOSFETを概略的に示す断面図である。図7を参照して、本実施の形態におけるMOSFETを説明する。
【0054】
図7に示すように、実施の形態1のエピタキシャルウエハ10と、ドリフト層21と、ボディ領域22と、コンタクト領域23、24と、絶縁膜25、29と、ソース電極26と、ゲート電極27と、ドレイン電極28とを備えている。
【0055】
具体的には、基板11上に、スーパージャンクション構造を構成するp型領域13およびn型領域14が形成されている。ドリフト層21は、スーパージャンクション構造12上に形成されている。ドリフト層21は、たとえばn型SiCである。ボディ領域22は、ドリフト層21とpn接合をなすように、ドリフト層21の主面の一部に位置している。ボディ領域22は、たとえばp型SiCである。コンタクト領域23は、ボディ領域22とpn接合をなすように、ボディ領域22の主面の一部に位置している。コンタクト領域23は、たとえばn+SiCである。また、コンタクト領域24は、コンタクト領域23とpn接合をなすように、ボディ領域22の主面の一部に位置している。コンタクト領域24は、たとえばp+SiCである。
【0056】
n型を示す領域の不純物はたとえばアルミニウム(Al)であり、p型を示す領域の不純物はたとえば窒素である。
【0057】
ボディ領域22においてコンタクト領域23とドリフト層21とに挟まれた領域は、MOSFET20のチャネルとなる。本実施の形態では、nチャネルが形成されるように導電型を定めたが、pチャネルが形成されるように導電型を上述した内容と逆に定めてもよい。
【0058】
絶縁膜25は、半導体層とゲート電極27とを絶縁するゲート絶縁膜であり、コンタクト領域23とドリフト層21とに挟まれるボディ領域22上に少なくとも形成されている。絶縁膜25は、たとえばSiO2(二酸化ケイ素)などを用いることができる。
【0059】
ゲート電極27は、絶縁膜25上に形成され、かつコンタクト領域23とドリフト層21とに挟まれるボディ領域22と少なくとも対向するように形成されている。なお、ゲート電極27は、コンタクト領域23とドリフト層21との間に位置するボディ領域22上に対向するように形成されていれば、その他の領域上にさらに形成されていてもよい。
【0060】
コンタクト領域23、24に電気的に接続するようにソース電極26が形成されている。このソース電極26は、ゲート電極27と絶縁膜25、29により電気的に絶縁されている。また、基板11に電気的に接続するように、基板11においてドリフト層21と接触する面と反対側の面にはドレイン電極28が形成されている。
【0061】
図8〜図15は、本実施の形態におけるMOSFETの製造工程を概略的に示す断面図である。続いて、図1、図7〜図15を参照して、本実施の形態におけるMOSFETの製造方法について説明する。
【0062】
まず、図1に示す実施の形態1におけるエピタキシャルウエハ10を製造する。次に、図8に示すように、エピタキシャルウエハ10上にドリフト層21を形成する。本実施の形態では、ドリフト層21として、たとえば窒素をドーピングしたn型SiCを成長させる。ドリフト層21は、たとえば7μmの厚みを有している。
【0063】
ドリフト層21の形成方法は特に限定されず、気相成長法、液相成長法などを採用することができる。低濃度のドリフト層を形成できる観点から、気相成長法が好適に用いられる。
【0064】
次に、図9に示すように、ドリフト層21の主面に、コンタクト領域23を形成する。コンタクト領域23の形成方法は特に限定されないが、たとえば以下の方法により形成する。すなわち、まず、コンタクト領域23となる領域を開口したパターンを有するレジストを形成する。レジストの形成方法は、特に限定されない。次いで、レジストのパターンから露出した領域がたとえばn+SiCになるように窒素イオンを注入する。これにより、図9に示すように、コンタクト領域23を形成することができる。コンタクト領域23は、ソース領域の役割も担う。
【0065】
次に、図10に示すように、ドリフト層21の主面に、ボディ領域22を形成する。ボディ領域22の形成方法は特に限定されないが、たとえば以下の方法により形成する。すなわち、まず、ボディ領域22となる領域を開口したパターンを有するレジストを形成する。レジストの形成方法は、特に限定されない。次いで、レジストのパターンから露出した領域がたとえばp型SiCになるようにAlイオンを注入する。これにより、図10に示すように、ボディ領域22を形成することができる。
【0066】
次に、図11に示すように、コンタクト領域24を形成する。コンタクト領域24の形成方法は特に限定されないが、たとえば以下の方法により形成する。すなわち、まず、コンタクト領域24となる領域を開口したパターンを有するレジストを形成する。レジストの形成方法は、特に限定されない。次いで、レジストのパターンから露出した領域がたとえばp+SiCになるようにAlイオンを注入する。これにより、図10に示すように、コンタクト領域24を形成することができる。
【0067】
以上の工程を実施することにより、半導体層を形成することができる。次に、半導体層を活性化アニールする。活性化アニールは、たとえば、アルゴン(Ar)などの不活性ガス雰囲気で、約1800℃の高温でエピタキシャルウエハ10および半導体層を熱処理する。なお、この活性化アニールは省略されてもよい。
【0068】
次に、図12に示すように、半導体層上に絶縁膜25を形成する。絶縁膜25の形成方法は特に限定されないが、たとえば以下の方法により形成する。すなわち、まず、半導体層の主面全体を覆うように、絶縁膜25を熱酸化法により形成する。その後、フォトリソグラフィーにより絶縁膜25上に、ソース電極26となる領域を開口したパターンを有するレジストを形成する。次いで、ソース電極26となる領域に位置する絶縁膜25をたとえばエッチングにより除去する。絶縁膜25は、たとえばSiO2などよりなる。
【0069】
次に、図13に示すように、絶縁膜25上にゲート電極27を形成する。ゲート電極27の形成方法は特に限定されず、蒸着法など一般公知の方法を採用できる。ゲート電極27は、たとえばAlや、CVD法で成膜したポリSiなどよりなる。
【0070】
次に、図14に示すように、ゲート電極27を取り囲むように絶縁膜29を形成する。絶縁膜29は、層間絶縁膜であり、たとえばSiO2などよりなる。絶縁膜29の形成方法は、特に限定されないが、熱酸化法などにより形成することができる。
【0071】
次に、図15に示すように、ソース電極26を形成する。ソース電極26の形成方法は特に限定されず、蒸着法やスパッタリング法など一般公知の方法を採用できる。ソース電極26は、たとえばNiもしくはNiSi、またはTiAlSiなどよりなる。ソース電極は、コンタクト領域23、24とコンタクトをとることができる。
【0072】
次に、図7に示すように、ドレイン電極28を形成する。ドレイン電極28の形成方法は特に限定されず、蒸着法やスパッタリング法などの一般公知の方法を採用できる。ドレイン電極28は、たとえばNiもしくはNiSi、またはTiAlSiなどよりなる。
【0073】
以上の工程を実施することにより、図7に示すMOSFET20を製造することができる。
【0074】
続いて、本実施の形態におけるMOSFET20の動作について説明する。図7に示すように、MOSFET20において、ゲート電極27に相対的に正の電圧が印加されると、ゲート電極27下のp型のボディ領域22の表面に反転層であるnチャネルが形成される。そして、図7の矢印に示すように、n型のキャリアとしての電子は、コンタクト領域23からn型のドリフト層21に注入され、スーパージャンクション構造12のn型領域14を通って、相対的に正の電圧が印加されているドレイン電極28に向かって流れる。
【0075】
一方、ゲート電極27に相対的に負の電圧が印加されると、nチャネルが消失し、コンタクト領域23からボディ領域22への電子の供給が止まる。ドリフト層21とボディ領域22とのpn接合から広がる上下方向の空乏層と、スーパージャンクション構造12のp型領域13とn型領域14とのpn接合から広がる左右方向の空乏層とにより、耐圧を向上することができる。
【0076】
続いて、本実施の形態におけるMOSFET20の効果について説明する。本実施の形態におけるMOSFET20は、空洞が形成されることを抑制したスーパージャンクション構造12を有するエピタキシャルウエハ10を用いている。これにより、スーパージャンクション構造12の機能を十分に高めたMOSFET20を製造できる。このため、逆電圧が印加されたときに、スーパージャンクション構造12のp型領域13とn型領域14とのpn接合から横方向に空乏層を並べることができる。したがって、MOSFET20の耐圧を向上することができる。たとえばp型領域13およびn型領域14の不純物濃度が1.0×1018cm-3で、幅W12が1.8μmで、厚みが5.0μmの場合には、600kVの耐圧を有する。たとえばp型領域13およびn型領域14の幅W12が1.8μmで、厚みが8.0μmの場合には、1.2kVの耐圧を有する。
【0077】
このように、MOSFET20の耐圧を向上することができるので、MOSFET20の半導体層の不純物濃度を高めることができる。このため、オン抵抗を低減することができる。よって、高耐圧と低オン抵抗とを両立するMOSFET20を製造することができる。
【0078】
図16は、比較例におけるMOSFET220を概略的に示す断面図である。図16に示すように、比較例におけるMOSFET220は、基本的には図7に示すMOSFET20と同様の構成を備えているが、スーパージャンクション構造12を備えていない点において異なっている。図7に示すMOSFET20と同じ抵抗および同じ耐圧を有するように比較例のMOSFET220を作製すると、図16に示すようにドリフト層21を大きくする必要がある。このことから、小型化を図ることのできるMOSFET20を手間およびコストを低減して形成することができる。
【0079】
(実施の形態3)
図17は、本実施の形態における半導体装置の一例を示すMOSFETを概略的に示す断面図である。図17を参照して、本実施の形態におけるMOSFET30について説明する。
【0080】
図17に示すように、本実施の形態におけるMOSFET30は、基本的には実施の形態2におけるDMOS(Double-diffused MOS)であるMOSFET20と同様の構成を備えているが、UMOS(U‐groove MOS)である点において異なっている。
【0081】
具体的には、ドリフト層21、ボディ領域22およびコンタクト領域23にメサ構造が形成されている。このメサ構造に、絶縁膜25が接するように設けられている。この絶縁膜25の内部にゲート電極27が形成されている。
【0082】
図18〜図22は、本実施の形態におけるMOSFETの製造工程を概略的に示す断面図である。続いて、図17〜図22を参照して、本実施の形態におけるMOSFET30の製造方法について説明する。
【0083】
まず、図18に示すように、実施の形態1におけるエピタキシャルウエハ10上にドリフト層21およびボディ領域22を形成する。次に、図19に示すように、ボディ領域22上にコンタクト領域23を形成する。n型のドリフト層21、p型のボディ領域22およびn+コンタクト領域23の形成方法は特に限定されないが、たとえば気相成長法、液相成長法などによりエピタキシャル成長する。
【0084】
次に、図20に示すように、コンタクト領域24を形成する。コンタクト領域24の形成方法は特に限定されないが、たとえば以下の方法により形成する。すなわち、コンタクト領域24となる領域を開口したレジストパターンをコンタクト領域23上に形成する。レジストの形成方法は、特に限定されず、フォトリソグラフィーなど一般公知の方法を採用できる。その後、コンタクト領域23においてレジストパターンから露出した領域をエッチングにより除去する。次いで、エッチングにより開口した領域に、気相成長法、液相成長法などによりp+コンタクト領域24を形成する。
【0085】
なお、上記n型およびp型を示す層をエピタキシャル成長する場合には、n型不純物としてたとえば窒素などを、p型不純物としてたとえばAlなどを導入する。
【0086】
次に、図21に示すように、コンタクト領域23、ボディ領域22およびドリフト層21の一部に渡って、メサ構造を形成する。メサ構造を形成する方法が特に限定されないが、たとえば以下の方法により形成する。すなわち、メサ構造となる領域を開口したレジストパターンをコンタクト領域23、24上に形成する。レジストの形成方法は、特に限定されず、フォトリソグラフィーなど一般公知の方法を採用できる。その後、レジストパターンから露出したコンタクト領域23、ボディ領域22およびドリフト層21の一部の領域をエッチングにより除去する。
【0087】
次に、メサ構造の表面を覆うように、絶縁膜25を形成する。絶縁膜25の形成方法は、実施の形態2と同様である。
【0088】
次に、図17に示すように、絶縁膜25の側部にソース電極26を形成する。ソース電極26の形成方法は特に限定されないが、たとえば以下の方法により形成することができる。すなわち、ソース電極26となる領域を開口したレジストパターンをコンタクト領域23、24上に形成する。レジストの形成方法は、特に限定されず、フォトリソグラフィーなど一般公知の方法を採用できる。その後、レジストパターンから露出したコンタクト領域23、24をエッチングにより除去する。次いで、レジストにより開口した領域にソース電極26を形成する。
【0089】
次に、図17に示すように、メサ構造の内部に位置する絶縁膜25に囲まれた領域にゲート電極27を形成する。次に、基板11においてスーパージャンクション構造12が形成された面と反対側の面に、ドレイン電極28を形成する。
【0090】
以上の工程を実施することにより、図17に示す本実施の形態におけるMOSFET30を形成することができる。
【0091】
続いて、本実施の形態におけるMOSFET30の動作について説明する。図17に示すように、MOSFET30において、ゲート電極27に相対的に正の電圧が印加されると、ゲート電極27の側方に位置するp型のボディ領域22の表面に、反転層であるnチャネルが形成される。そして、図17の矢印に示すように、n型のキャリアとしての電子は、コンタクト領域23からn型のドリフト層21に注入され、スーパージャンクション構造12のn型領域14を通って、相対的に正の電圧が印加されているドレイン電極28に向かって流れる。ゲート電極27に相対的に負の電圧が印加されるときは、実施の形態2と同様である。
【0092】
続いて、本実施の形態におけるMOSFET30の効果について説明する。本実施の形態におけるMOSFET30は、空洞が形成されることを抑制したスーパージャンクション構造12を有するエピタキシャルウエハ10を用いている。これにより、実施の形態2と同様に、スーパージャンクション構造12の機能を十分に高めることができるので、高耐圧および低オン抵抗を両立することができる。
【0093】
図23は、比較例におけるMOSFET230を概略的に示す断面図である。図23に示すように、比較例におけるMOSFET230は、基本的には図17に示すMOSFET30と同様の構成を備えているが、スーパージャンクション構造12を備えていない点において異なっている。図17に示すMOSFET30と同じ抵抗および同じ耐圧を有するように比較例のMOSFET230を作製すると、ドリフト層21を大きくする必要がある。このことから、小型化を図ることのできるMOSFET20を手間およびコストを低減して形成することができる。
【0094】
なお、本実施の形態2および3では、半導体装置としてMOSFETを例に挙げて説明したが、本発明の半導体装置はMOSFETに限定されず、JFET(Junction Field-Effect Transistor:接合電界効果トランジスタ)、pnダイオード、SBD(Schottky Barrier Diode:ショットキーバリアダイオード)、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)などにも適用することができる。
【0095】
以上のように本発明の実施の形態について説明を行なったが、各実施の形態の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【0096】
【図1】本発明の実施の形態1におけるエピタキシャルウエハを概略的に示す断面図である。
【図2】本発明の実施の形態1におけるエピタキシャルウエハの製造工程を概略的に示す断面図である。
【図3】本発明の実施の形態1におけるエピタキシャルウエハの製造工程を概略的に示す断面図である。
【図4】本発明の実施の形態1におけるエピタキシャルウエハの製造工程を概略的に示す断面図である。
【図5】本発明の実施の形態1におけるエピタキシャルウエハの製造工程を概略的に示す断面図である。
【図6】本発明の実施の形態1におけるエピタキシャルウエハの製造工程を概略的に示す断面図である。
【図7】本発明の実施の形態2における半導体装置の一例であるMOSFETを概略的に示す断面図である。
【図8】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図9】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図10】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図11】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図12】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図13】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図14】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図15】本発明の実施の形態2におけるMOSFETの製造工程を概略的に示す断面図である。
【図16】比較例におけるMOSFETを概略的に示す断面図である。
【図17】本発明の実施の形態3における半導体装置の一例を示すMOSFETを概略的に示す断面図である。
【図18】本発明の実施の形態3におけるMOSFETの製造工程を概略的に示す断面図である。
【図19】本発明の実施の形態3におけるMOSFETの製造工程を概略的に示す断面図である。
【図20】本発明の実施の形態3におけるMOSFETの製造工程を概略的に示す断面図である。
【図21】本発明の実施の形態3におけるMOSFETの製造工程を概略的に示す断面図である。
【図22】本発明の実施の形態3におけるMOSFETの製造工程を概略的に示す断面図である。
【図23】比較例におけるMOSFETを概略的に示す断面図である。
【図24】特許文献1に開示のパワーMOSFETを示す模式図である。
【図25】特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。
【図26】特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。
【図27】特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。
【図28】特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。
【図29】特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。
【図30】特許文献1に開示のパワーMOSFETの製造工程を概略的に示す断面図である。
【図31】イオン注入によりスーパージャンクション構造を形成するための製造工程を概略的に示す断面図である。
【図32】イオン注入によりスーパージャンクション構造を形成するための製造工程を概略的に示す断面図である。
【図33】特許文献1に開示のスーパージャンクション構造を概略的に示す拡大断面図である。
【符号の説明】
【0097】
10 エピタキシャルウエハ、11 基板、12 スーパージャンクション構造、13 p型領域、14 n型領域、15 第1の層、15a 凹部、21 ドリフト層、22 ボディ領域、23,24 コンタクト領域、25,29 絶縁膜、26 ソース電極、27 ゲート電極、28 ドレイン電極。
【特許請求の範囲】
【請求項1】
スーパージャンクション構造を有するエピタキシャルウエハの製造方法であって、
基板を準備する工程と、
前記基板上に第1導電型の第1の層を形成する工程と、
前記第1の層にメサ構造を形成する工程と、
前記第1の層の前記メサ構造の凹部に、液相成長法により第2導電型の第2の層を形成する工程とを備えた、エピタキシャルウエハの製造方法。
【請求項2】
前記第1の層を形成する工程では、前記第1の層を気相成長法により形成し、
前記メサ構造を形成する工程では、ドライエッチングにより前記メサ構造を形成する、請求項1に記載のエピタキシャルウエハの製造方法。
【請求項3】
前記第1の層を形成する工程では、p型の前記第1の層を形成し、
前記第2の層を形成する工程では、n型の前記第2の層を形成する、請求項1または2に記載のエピタキシャルウエハの製造方法。
【請求項4】
前記第1および第2の層を形成する工程では、炭化ケイ素よりなる前記第1および第2の層を形成する、請求項1〜3のいずれか1項に記載のエピタキシャルウエハの製造方法。
【請求項5】
前記第2の層を形成する工程後に、前記第1および第2の層の表面の平坦化を行なう工程をさらに備えた、請求項1〜4のいずれか1項に記載のエピタキシャルウエハの製造方法。
【請求項6】
請求項1〜5のいずれか1項に記載のエピタキシャルウエハの製造方法によりエピタキシャルウエハを製造する工程と、
前記エピタキシャルウエハ上に、半導体層を形成する工程とを備えた、半導体装置の製造方法。
【請求項1】
スーパージャンクション構造を有するエピタキシャルウエハの製造方法であって、
基板を準備する工程と、
前記基板上に第1導電型の第1の層を形成する工程と、
前記第1の層にメサ構造を形成する工程と、
前記第1の層の前記メサ構造の凹部に、液相成長法により第2導電型の第2の層を形成する工程とを備えた、エピタキシャルウエハの製造方法。
【請求項2】
前記第1の層を形成する工程では、前記第1の層を気相成長法により形成し、
前記メサ構造を形成する工程では、ドライエッチングにより前記メサ構造を形成する、請求項1に記載のエピタキシャルウエハの製造方法。
【請求項3】
前記第1の層を形成する工程では、p型の前記第1の層を形成し、
前記第2の層を形成する工程では、n型の前記第2の層を形成する、請求項1または2に記載のエピタキシャルウエハの製造方法。
【請求項4】
前記第1および第2の層を形成する工程では、炭化ケイ素よりなる前記第1および第2の層を形成する、請求項1〜3のいずれか1項に記載のエピタキシャルウエハの製造方法。
【請求項5】
前記第2の層を形成する工程後に、前記第1および第2の層の表面の平坦化を行なう工程をさらに備えた、請求項1〜4のいずれか1項に記載のエピタキシャルウエハの製造方法。
【請求項6】
請求項1〜5のいずれか1項に記載のエピタキシャルウエハの製造方法によりエピタキシャルウエハを製造する工程と、
前記エピタキシャルウエハ上に、半導体層を形成する工程とを備えた、半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【公開番号】特開2010−147182(P2010−147182A)
【公開日】平成22年7月1日(2010.7.1)
【国際特許分類】
【出願番号】特願2008−321395(P2008−321395)
【出願日】平成20年12月17日(2008.12.17)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
【公開日】平成22年7月1日(2010.7.1)
【国際特許分類】
【出願日】平成20年12月17日(2008.12.17)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
[ Back to top ]