【課題】試料評価装置及び試料評価方法において、酸化金属膜の組成変動を簡単に測定すること。
【解決手段】走査型非線形誘電率顕微鏡１０の探針１４ａにより酸化金属膜３５の評価領域Fを走査することにより、評価領域Fの非線形誘電率を示す出力信号S₀を走査型非線形誘電率顕微鏡１０から取得するステップと、酸化金属膜３５の特定の構成元素の組成ずれXと出力信号S₀との関係を表すテーブルTBを参照することにより、取得した出力信号S₀に対応する組成ずれXを求めるステップとを有する試料評価方法による。 （もっと読む）

【課題】本発明は、特別な装置を用いずに、微細素子の容量を直接測定することができる容量測定回路、半導体装置および容量測定方法を提供する。
【解決手段】本発明に係る容量測定回路１は、少なくとも１つの第１リングオシレータ（測定用リングオシレータ４）と、第１周辺回路部（測定用周辺回路部５）と、第２リングオシレータ（参照用リングオシレータ６）と、第２周辺回路部（参照用周辺回路部７）とを備えている。第１リングオシレータおよび第２リングオシレータに電力を供給する電源と、第１周辺回路部および第２周辺回路部に電力を供給する電源とは異なる。容量測定回路１は、第１出力信号の周波数および第１リングオシレータに流れる電流値より算出した第１容量から、第２出力信号の周波数および第２リングオシレータに流れる電流値より算出した第２容量を差引くことで測定対象の容量を測定することができる。 （もっと読む）

【課題】半導体基板の金属汚染評価をＤＬＴＳ法によってより一層高感度に行うための手段を提供する。
【解決手段】半導体試料上の半導体接合に対して空乏層を形成するための逆方向電圧Ｖ_Rと該空乏層にキャリアを捕獲するための弱電圧Ｖ₁とを交互かつ周期的に印加することで発生するＤＬＴＳ信号を温度を変化させながら測定し第一のＤＬＴＳスペクトルを得て、又上記半導体接合に対して、上記Ｖ_Rを周期的に印加することで発生するＤＬＴＳ信号を温度を変化させながら測定し第二のＤＬＴＳスペクトルを得て、第二のＤＬＴＳスペクトル、または第二のＤＬＴＳスペクトルを直線ないし曲線近似して得られたスペクトルを補正用スペクトルとして、該補正用スペクトルと前記第一のＤＬＴＳスペクトルとの差分スペクトルを得る。前記差分スペクトルを評価用ＤＬＴＳスペクトルとして用いる。 （もっと読む）

【課題】配線溝へのめっきの埋め込み性を安定させることができる半導体装置の製造方法等を提供すること。
【解決手段】実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、めっき処理によって金属膜を埋め込んで検査パターン１０を形成する形成工程と、検査パターン１０の特性を検出する検出工程と、検出工程によって検出された検査パターン１０の特性に基づいて、前記めっき処理の条件を調整する調整工程とを含む。前記形成工程は、３層以上の配線層１１〜１３に亘って形成され、かつ中間層にスタックドビア２２を有するパターンを、前記検査パターン１０として形成する。 （もっと読む）

【課題】一つのＴＥＧで複数方向の位置ずれを検出できるようにする。
【解決手段】この半導体装置は、ＴＥＧ３００を有している。ＴＥＧ３００は、プラグ及び配線のいずれか一方である第１要素と、プラグ及び配線の他方である第２要素を有している。第２要素は、互いに異なる方向から第１要素に面しており、第１要素から離間している。本実施形態において、第１要素はプラグ３２０であり、第２要素は配線３３０である。プラグ３２０は、コンタクトであってもよいし、ビアであってもよい。またプラグ３２０は、配線３３０の上に位置していてもよいし、下に位置していてもよい。 （もっと読む）

【課題】ウエハの平坦度検査を高精度かつスループットの高い方法で実現する。
【解決手段】回転運動および直線運動機構の運動誤差を補正することの可能な３点法を、ウエハ１０１と検出器９の相対的な回転運動によるウエハ外周の形状測定と、ウエハ１０１と検出器９の相対的な直線運動によるウエハ直径方向の形状測定に適用し、両者の組み合わせによりウエハ全体の形状を測定できるようにした。 （もっと読む）

【課題】短時間でウエハー面内分布などの数多くのパターン変換差に係るデータを収集することができ、適切に半導体装置の製造精度判定或いは管理を行い得る。
【解決手段】複数の異なる面積を有するキャパシタを、半導体素子生成工程においてアクティブエリアに形成し、各キャパシタに電圧を印加して、夫々のキャパシタ電流を検出し、検出された電流値と対応するキャパシタの面積とからアクティブエリアのパターン変換差を算出し、パターン変換差に基づき製造精度を判定する。 （もっと読む）

【課題】キャリブレーション用の測定パターンを必要とせずに、半導体容量を正確に測定できる半導体装置を提供すること。
【解決手段】第１導電型の半導体基板１００の表面部には、第２導電型のウェル１０６が形成されている。第２導電型のウェル１０６の表面部には、金属層１０７−１、第１導電型の拡散層１０７−２、第２導電型の拡散層１０８が形成されている。金属層１０７−１、第１導電型の拡散層１０７−２、第２導電型の拡散層１０８上には、それぞれコンタクト１０３−１〜１０３−３が形成されている。コンタクト１０３−１〜１０３−３上には、それぞれ金属配線層１０１−１〜１０１−３が形成されている。寄生容量１１１〜１１４を除く容量１０９をメータ１１０によって測定するために、金属配線層１０１−１〜１０１−３には、それぞれメータ１１０の接地端子ＧＮＤ、低電圧端子Ｌｏｗ、高電圧端子Ｈｉｇｈが接続される。 （もっと読む）

【課題】半導体製造装置内の駆動機構からの単位時間当たりの異物の発生量を把握することができるようにする。
【解決手段】異物付着部１０、データ生成部５０、及び出力部６０は、同一の基板１００に形成されている。異物付着部１０は、表面に露出した複数の導電パターンを有している。データ生成部５０は、異物付着部１０が有する複数の導電パターン間の抵抗又は容量の変化を測定することにより、異物付着部１０に付着した異物の量を示すデータを生成する。出力部６０は、データ生成部５０が生成したデータを外部のデータ処理装置７０に出力する。データ処理装置７０は、出力部６０から出力されたデータを受信して解析する。 （もっと読む）

【課題】半導体装置の回路特性の微調整に必要なトリミング情報を高精度に取得できると共に、測定時間の増大を防ぐことができるようにする。
【解決手段】半導体装置は、複数の被評価素子（ＴＥＧ）２と、複数の被評価素子２のそれぞれに印加される電流値又は電圧値をモニタするモニタ用素子４と、複数の被評価素子２のそれぞれの一端と接続された複数の第１の電極パッド１と、モニタ用素子４の一端と接続された第２の電極パッド３とを有している。複数の被評価素子２のそれぞれの他端は、モニタ用素子４の他端と共通に接続されている。 （もっと読む）

【課題】デバイスウエーハ、特には撮像素子デバイスウエーハの特性悪化による歩留りを大幅に向上させることが可能なＮ型シリコンエピタキシャルウエーハを提供する。また、Ｎ型シリコンエピタキシャルウエーハを評価する方法、製造方法を提供することを目的とする。
【解決手段】少なくとも、Ｎ型シリコンエピタキシャルウエーハ中の金属不純物による深い準位の濃度をＤＬＴＳ法によって評価するＮ型シリコンエピタキシャルウエーハの評価方法であって、前記ＤＬＴＳ法による評価において、温度を変化させながら静電容量の変化を測定して、該静電容量の変化がピークを示すピーク温度が１７０Ｋとなる金属不純物による深い準位の濃度を評価するＮ型シリコンエピタキシャルウエーハの評価方法。 （もっと読む）

【課題】半導体ウエハ上に形成されたＭＯＳキャパシターであっても、その容量を精度良く、容易に測定することのできるＭＯＳキャパシターの容量測定方法を提供する。
【解決手段】プローブに接続された測定回路にインダクターＬを直列に挿入すると共に、交流電源からプローブを介して半導体ウエハ上に形成された被測定ＭＯＳキャパシター１０に交流を印加して当該被測定ＭＯＳキャパシター１０の共振周波数を求め、この共振周波数から被測定ＭＯＳキャパシター１０の容量を計算で求める。 （もっと読む）

【課題】薄膜誘電体の誘電特性測定に用いる微小薄膜キャパシタンス素子及び薄膜誘電特性測定評価方法であって、高周波数帯域における誘電体の誘電特性を高精度に測定評価することのできる微小薄膜キャパシタンス素子及びそれを用いた薄膜誘電特性測定評価方法を提供する。
【解決手段】薄膜誘電体７の誘電特性測定に用いる微小薄膜キャパシタンス素子１であって、被測定試料としての誘電体薄膜７が第１の電極層２ａと第２の電極層６との間に挟まれてなるキャパシタ部２と、前記第１の電極層２ａに電気的に接続されたコンタクト電極３と、前記第２の電極層６に電気的に接続され、前記コンタクト電極３の周りに形成されたグランド電極４とを備える。 （もっと読む）

【課題】 外部からの荷重による絶縁膜の耐圧力を短時間かつ正確に評価することができる耐性評価用ウェハ及び耐性評価方法を提供するものである。
【解決手段】 耐性評価用ウェハ１００は、基板１上にｌｏｗ−ｋ絶縁膜２を介して対向して配設される一対の第１の配線３及び第２の配線４と、一対の配線のうち第１の配線３に第１のビア５を介して接続され、最上層に配設される第１の接続パッド６と、一対の配線のうち第２の配線４に第２のビア７を介して接続され、最上層に配設される第２の接続パッド８と、基板１に対して垂直な方向における第１の配線３及び第２の配線４の一部に重畳し、ｌｏｗ−ｋ絶縁膜２を介して最上層に電気的に浮遊状態で平面端子として複数配設され、所定の荷重で押圧される押圧パッド９と、を備えている。 （もっと読む）

【課題】ガードリングの外側に発生した損傷を簡単で確実に検出して、半導体チップの実装評価を行うことができるチェックパターン及び実装評価装置を提供する。
【解決手段】ダイシングを行うためのスクライブ領域６からガードリング４の外側領域に、半導体チップ５ａの内側に向かって電気回路２を所定の間隔を隔てて複数並列接続、又は複数並列配置されてなる検出部２０と、当該検出部２０に接続され、前記ガードリング４の外側に配設される出力端子３とを備え、電気回路２の断線によるインピーダンスの変化量に基づいて、ガードリング４の外側領域に発生した損傷の状態を解析する。 （もっと読む）

【課題】絶縁膜の膜厚を電気的に検査することによって、半導体装置の製造プロセスの管理を容易に行うことができ、さらに、不良原因の特定を速やかに、かつ簡易に行うことができる半導体装置の検査方法を提供する。
【解決手段】本発明に係る半導体装置の検査方法は、絶縁膜を挟む導電部を有する半導体装置を準備する工程と、導電部に電圧を印加して、絶縁膜の容量を測定する工程と、絶縁膜の容量に基づいて、絶縁膜の膜厚を検査する工程と、を含む。 （もっと読む）

【課題】測定面が複雑に湾曲した半導体ウェーハであっても、測定面全体の湾曲の傾向を的確に把握し、半導体ウェーハの平坦性に基づく良否判定を正確に行うことが可能な半導体ウェーハの検査方法を提供する。
【解決手段】測定工程（Ｂ）で得られた全てのシリコンウェーハのＢｏｗやＷａｒｐのデータを用いて、次の判定工程（Ｃ）で湾曲に基づく良否の判定を行う。判定工程（Ｃ）では、例えば、Ｂｏｗを横軸（Ｘ軸）に、Ｗａｒｐを縦軸（Ｙ軸）にしたグラフを用いて、測定工程（Ｂ）で得られたシリコンウェーハのＢｏｗ、Ｗａｒｐの数値に基づいてグラフ上にプロットする（Ｃ−１）。これにより、全てのシリコンウェーハのＢｏｗ−Ｗａｒｐの測定結果がグラフ上に示される。 （もっと読む）

【課題】複雑に湾曲したウェーハの測定面が、全体としてウェーハの一面側または他面側に向けて湾曲しているかを正確に、かつ短時間で判定可能な半導体ウェーハの湾曲判定方法を提供する。
【解決手段】基準線Ｓを境にして、基準線よりも上側において、基準線と測定線Ｒとで囲まれた領域の面積Ａｔを算出する。同様に、基準線を境にして、基準線よりも下側において、基準線と測定線とで囲まれた領域の面積Ａｂを算出する。こうして算出された面積Ａｔと面積Ａｂとから、基準線を境にした上側の領域の面積と下側の領域の面積との面積比ARを算出する。 （もっと読む）

【課題】非破壊で迅速にトレンチ形状の仕上がりを検査することができる、半導体装置製造用基板、半導体装置、および半導体装置の製造方法を提供する
【解決手段】ウエハは、有効領域と、無効領域とを備えている。有効領域は、第１溝部を有する半導体素子を含んでいる。無効領域は、有効領域の周りに設けられ、ダイシングにより切断される位置を含んでいる。この無効領域は、不純物層６０と、第１半導体層５１と、第２溝部Ｔ２とを含んでいる。不純物層６０は第１導電型を有している。第１半導体層５１は、不純物層６０上に設けられ、第１導電型と異なる第２導電型を有している。第２溝部Ｔ２は、第１溝部と同時に形成され、厚み方向に第１半導体層５１を貫通し、平面パターンにおいて第１半導体層５１に囲まれている。 （もっと読む）

【課題】配線形成過程に起きる膜物性値変化を、再現性と簡便性とを両立して追跡できる技術を提供する。
【解決手段】基板上に膜が順に複数積層されてなる複合膜における任意の膜Ｃ_ｋの比誘電率を求める方法であって、基板上に設ける複合膜成膜工程と、得られた複合膜が設けられた基板を加熱および／または加湿雰囲気下に置く環境変更工程と、得た複合膜の環境変更工程後における比誘電率ｋ（複合膜）を求める工程と、基板上に任意の膜Ｃ_ｋ以外の膜を一つずつ設ける単一膜成膜工程と、単一膜成膜工程で得られた膜Ｃ_ｋ以外の単一膜が設けられた基板を加熱および／または加湿雰囲気下に置く環境変更工程と、単一膜成膜工程で得た膜Ｃ_ｋ以外の単一膜の環境変更工程後における比誘電率ｋ（単一膜）を求める工程と、複合膜成膜工程で得た複合膜の厚さｄ（複合膜）を求める工程と、得た複合膜における各々の膜の厚さｄ（単一膜）を求める工程とを具備する。 （もっと読む）