半導体装置及びその評価方法
【課題】半導体装置の回路特性の微調整に必要なトリミング情報を高精度に取得できると共に、測定時間の増大を防ぐことができるようにする。
【解決手段】半導体装置は、複数の被評価素子（ＴＥＧ）２と、複数の被評価素子２のそれぞれに印加される電流値又は電圧値をモニタするモニタ用素子４と、複数の被評価素子２のそれぞれの一端と接続された複数の第１の電極パッド１と、モニタ用素子４の一端と接続された第２の電極パッド３とを有している。複数の被評価素子２のそれぞれの他端は、モニタ用素子４の他端と共通に接続されている。
【解決手段】半導体装置は、複数の被評価素子（ＴＥＧ）２と、複数の被評価素子２のそれぞれに印加される電流値又は電圧値をモニタするモニタ用素子４と、複数の被評価素子２のそれぞれの一端と接続された複数の第１の電極パッド１と、モニタ用素子４の一端と接続された第２の電極パッド３とを有している。複数の被評価素子２のそれぞれの他端は、モニタ用素子４の他端と共通に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその評価方法に関し、特に半導体装置のトリミング方法とそのための半導体装置及びその評価方法に関する。
【背景技術】
【０００２】
近年、アナログ系回路等においては、出力電流値の高精度化を実現するために、入力電圧値又は入力電流値を精度良く制御することが必要となってきている。例えば、外部入力が精度良く入力できたとしても、アナログ素子にまで伝達するアナログ系回路を構成する半導体素子、例えば抵抗器等の抵抗値が基準値からずれていると、アナログ素子に対して基準値からずれた値が入力され、その結果、出力値においても期待値からずれた値が出力されてしまう。
【０００３】
これらの問題を解決するために、アナログ系回路等においては、トリミング技術を導入している。トリミングとは、所望の電圧値又は所望の電流値をアナログ回路に入力するために、半導体素子の形成後に回路の電気的特性を調整する手法である。
【０００４】
トリミング手法としては、次に挙げる２つの手法がある。
１）ツェナーザップトリミング法は、２種類のツェナーダイオードが形成されており、所定の電流以上の電流を流すことによって、オン（降伏電流有）／オフ（降伏電流無）を制御する。これらを制御して合成抵抗を変化させることにより、回路の電気的特性を微調整する手法である。
２） レーザトリミング法は、レーザ光により抵抗器の形状等を加工してその抵抗値を変化させることにより、回路の電気的特性を微調整する手法である。
【０００５】
ところで、回路の電気的特性を微調整する際のトリミングに必要な情報は、トリミングを行う前に、テスタを用いてアナログ系回路を実際に検査して収集する。続いて、先に取得した検査結果をもとにトリミングを行い、さらにトリミングの前に実施した検査と同様の検査をテスタで実行して回路の電気的特性を取得する（例えば、特許文献１を参照。）。
【０００６】
なお、ウェハには、拡散工程の形成状態（出来栄え）を電気的特性としてモニタするために、予めトランジスタ、容量素子又は抵抗器等の単体素子の集合体（ＴＥＧ：Test Element Group）が形成されている。
【０００７】
そこで、図６に示すように、ウェハの完成後にこれらのＴＥＧを測定してプロセスの出来栄えを確認する。続いて、プロセスの出来栄えで合格と判断されたウェハについては、先に述べたように各チップに対して、トリミング回路の微調整を行うためのトリミング情報を得る目的でテスタを用いた検査を行う。続いて、テスタによる検査結果をもとに算出した値をトリミング情報として各チップに形成されているトリミング回路に対して微調整を行う。その後、再度テスタにより、トリミング前と同様の検査を行って、アナログ回路が所望の機能を果たしているか否か、すなわちアナログ特性を含めたそのチップの良否判定を行う。
【０００８】
ところが、上記の手順では、２回のテスタによる検査が必要となり、検査工程におけるコストが上昇してしまう。そこで、図７に示すように、拡散工程の出来栄えをモニタするための測定及びＰＣＭ（process control module）／ＴＥＧの測定結果から得られた結果をトリミング情報に適用する手順も採用されている。この手法によってＰＣＭ／ＴＥＧの測定結果から、所望の電気的特性からのずれを求め、このずれを補正するために予め配置されているトリミング回路にレーザ加工を施す。
【特許文献１】特開昭６１−２７２９６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記の従来技術は、テスタによる測定結果又はＴＥＧの測定結果をトリミング情報に適用しており、ＴＥＧの測定結果をトリミングに反映する場合には、複数のトランジスタをアレイ化してトランジスタ特性を平均化した結果をトリミング情報に適用することになる。このため、複数のトランジスタ特性のうち特異点があった場合は、この特異点の影響を受けてトリミング情報が真値からずれてしまい、トリミング技術の当初の目的であるアナログ回路の微調整をして所望の特性を得るということができなくなるという問題がある。
【００１０】
また、トランジスタ特性の平均化をしないように、複数のトランジスタを単独で搭載して測定し、それをトリミング情報とすれば高精度化は実現できるものの、測定トランジスタの個数分だけ測定することになり、測定時間が長くなって検査コストが増大してしまうという問題がある。
【００１１】
さらに、今日のように大口径化されたウェハにおいては、トリミングの測定点数をさらに増やす必要があり、大口径化ウェハにおいても高精度のトリミング情報を得るには、測定に要する時間の短縮が大きな問題となる。
【００１２】
本発明は、前記従来の問題に鑑み、半導体装置の回路特性の微調整に必要なトリミング情報を高精度に取得できると共に、測定時間の増大を防ぐことができるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明は、半導体装置を、複数の被評価素子と、複数の被評価素子のそれぞれに印加される電流値又は電圧値をモニタするモニタ用素子と、それぞれが、複数の被評価素子のそれぞれの一端と接続された複数の第１の電極パッドと、モニタ用素子の一端と接続された第２の電極パッドとを備え、複数の被評価素子のそれぞれの他端は、モニタ用素子の他端と共通に接続されていることを特徴とする。
【００１４】
本発明の半導体装置によると、複数の被評価素子のそれぞれの他端は、モニタ用素子の他端と共通に接続されているため、被評価素子の個数を増やしたとしても、測定時間の増大を抑制することができる。
【００１５】
本発明の半導体装置は、複数の被評価素子のそれぞれの他端とモニタ用素子の他端との間に、複数の被評価素子のそれぞれの他端と共通に接続された第３の電極パッドをさらに備えていることが好ましい。
【００１６】
このようにすると、第１の電極パッド、第２の電極パッド及び第３の電極パッド、それに電流又は電圧印加用の端子によってケルビン測定法を行うことができるため、測定精度が向上する。
【００１７】
本発明の半導体装置において、モニタ用素子は、抵抗器であることが好ましい。
【００１８】
また、本発明の半導体装置において、複数の被評価素子は、抵抗器、トランジスタ又は容量素子であることが好ましい。
【００１９】
本発明に係る半導体装置を用いた第１の半導体装置の評価方法は、複数の第１の電極パッドのうちの１つを選択し、選択された電極パッドと第２の電極パッドとの間に電流又は電圧を印加する工程（ａ）と、電流又は電圧が印加されて、モニタ用素子を流れる電流値又はモニタ用素子に印加される電圧値を測定する工程（ｂ）と、工程（ａ）及び工程（ｂ）を、複数の第１の電極パッドに対して順次実施して、複数の被評価素子ごとの測定データを取得する工程（ｃ）と、工程（ｃ）で取得された複数の測定データを互いに比較して、複数の測定データの最大値及び最小値を算出した後、当該最大値及び最小値を測定データから除く工程（ｄ）と、工程（ｄ）を繰り返すことにより、工程（ｃ）で得られた複数の測定データの平均値を算出する工程（ｅ）とを備えていることを特徴とする。
【００２０】
第１の半導体装置の評価方法によると、複数の測定データの最大値及び最小値を算出した後、当該最大値及び最小値を測定データから除き、これを全測定データに対して繰り返すことにより、複数の測定データの平均値を算出する。このように、特異な特性を示すデータを除外し、均一性が高い特性を示すデータのみで平均化してトリミング情報としてすることにより、特異点の影響を排除することができるので、トリミング情報を高精度に取得することができる。
【００２１】
本発明に係る半導体装置であって、複数の被評価素子のそれぞれの他端と共通に接続された第３の電極パッドをさらに備えた第２の半導体装置の評価方法は、複数の第１の電極パッドのうちの１つを選択し、選択された電極パッドと第２の電極パッドとの間に電流又は電圧を印加する工程（ａ）と、電流又は電圧が印加されて、モニタ用素子を流れる電流値又はモニタ用素子に印加される電圧値を、第２の電極パッドと第３の電極パッドとの間で測定する工程（ｂ）と、工程（ａ）及び工程（ｂ）を、複数の第１の電極パッドに対して順次実施して、複数の被評価素子ごとの測定データを取得する工程（ｃ）と、工程（ｃ）で取得された複数の測定データを互いに比較して、複数の測定データの最大値及び最小値を算出した後、当該最大値及び最小値を測定データから除く工程（ｄ）と、工程（ｄ）を繰り返すことにより、工程（ｃ）で得られた複数の測定データの平均値を算出する工程（ｅ）とを備えていることを特徴とする
第２の半導体装置の評価方法によると、複数の測定データの最大値及び最小値を算出した後、当該最大値及び最小値を測定データから除き、これを全測定データに対して繰り返すことにより、複数の測定データの平均値を算出する。このように、特異な特性を示すデータを除外し、均一性が高い特性を示すデータのみで平均化してトリミング情報としてすることにより、特異点の影響を排除することができるので、トリミング情報を高精度に取得することができる。
【００２２】
第１又は第２の半導体装置の評価方法において、モニタ用素子は抵抗器であることが好ましい。
【００２３】
また、第１又は第２の半導体装置の評価方法において、複数の被評価素子は、抵抗器、トランジスタ又は容量素子であることが好ましい。
【発明の効果】
【００２４】
本発明の半導体装置及びその評価方法によれば、半導体装置の回路特性の微調整に必要なトリミング情報の高精度化を実現できると共に、トリミング情報を得るために測定する被評価素子の個数が増加しても測定時間ひいては検査コストの増大を抑制することができる。
【発明を実施するための最良の形態】
【００２５】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００２６】
図１は本発明の第１の実施形態に係る半導体装置の等価回路を示している。
【００２７】
図１に示すように、第１の実施形態に係る半導体装置は、複数の第１の電極パッド１と、それぞれの一端が各第１の電極パッド１と接続された複数のＴＥＧ２と、一端が各ＴＥＧ２の他端と接続されたモニタ用素子４と、モニタ用素子４の他端と接続された第２の電極パッド３とから構成されている。トリミングパラメータ情報の取得対象はＴＥＧ２である。
【００２８】
以下、第１の実施形態におけるトリミングパラメータ情報の取得方法について説明する。
【００２９】
まず、ＴＥＧ２のばらつき情報を得るために、図１の左端のＴＥＧ２から順に第１の電極パッド１と第２の電極パッド３とに所定の電位、ここでは２０ｍＶを与えて第１の電極パッド１と第２の電極パッド３との間でモニタされた測定値を取得する。ここで得られた各測定値が複数のＴＥＧ２に生じているばらつきとなる。
【００３０】
一例として、トリミング情報が必要なＴＥＧ２を抵抗器とし、モニタ用素子４も抵抗器として説明する。第１の電極パッド１には、ＴＥＧ２である抵抗器の一端が接続されている。所望の第１の電極パッド１に電流１０ｍＡを印加することにより、複数のＴＥＧ２のうちの１個の抵抗器を選択し、さらに第２の電極パッド３に０Ｖを印加することによって、所望の第１の電極パッド１と第２の電極パッド３との間には、ＴＥＧ２の抵抗器とモニタ用素子の抵抗器とが直列に接続された場合の電圧が検出される。
【００３１】
ここで、第１の電極パッド１に電流ではなく電圧を印加し、第１の電極パッド１と第２の電極パッド３との間での電流を検出する手法も可能であり、いずれの場合も各ＴＥＧ２の抵抗値の差を検出することが可能である。
【００３２】
しかしながら、測定時間、ひいては検査コストの点では、両測定法には大きな差がある。具体的には、第１の電極パッド１に電流を印加して第１の電極パッド１と第２の電極パッド３との間の電圧を検出する方が測定時間を短くできる。電圧を印加して電流を検出する場合と電流を印加して電圧を検出する場合との、必要な待ち時間をパラメータとして測定結果が安定するのに必要な時間を比較すると、電流を検出する場合は０．０５秒で安定し、電圧を検出する場合は実質的に０秒で安定するという結果を得ている。この差は、測定点数が少ない場合には大きな差とはならないが、ばらつき情報の取得を目的とする回路での測定では、ほぼ０．０５秒の測定時間差が累積されるため、検査コストの点では電流を印加して電圧を検出する方が好ましい。
【００３３】
また、ＴＥＧ２の抵抗値Ｒが０．１Ωだけ変動した場合を仮定し、ばらつき感度をみると以下の通りとなる。
【００３４】
例えば、ＴＥＧ２の抵抗値Ｒが１Ωの場合を想定し、ＴＥＧ２の抵抗値Ｒが０．１Ω変動して１．１Ωになったと仮定して、モニタ用素子４の抵抗値の設定によって検出される変動率が異なることを以下に説明する。
【００３５】
まず、モニタ用素子４の抵抗が１Ωのとき、ＴＥＧ２とモニタ用素子４との間に電流１０ｍＡを印加した際の電圧降下は２２ｍＶとなり、変動がない場合の電圧降下２０ｍＶと比較してその変動率は１０％となる。
【００３６】
一方、モニタ用素子４の抵抗が０．１Ωのとき、ＴＥＧ２とモニタ用素子４との間に電流１０ｍＡを印加した際の電圧降下は１２ｍＶとなり、変動がない場合の電圧降下１１ｍＶと比較してその変動率は９％となる。
【００３７】
従って、モニタ用素子４の抵抗値は、ＴＥＧ２の抵抗ばらつき感度が最大となるように設定し、すなわち最適化することが望ましい。
【００３８】
（半導体装置の評価方法）
以下、第１の実施形態に係る半導体装置を用いた評価方法について図面を参照しながら説明する。
【００３９】
図２は第１の実施形態に係る半導体装置の評価方法により選択されるＴＥＧを模式的に示している。本評価方法は、複数のＴＥＧ２から取得されたトリミングパラメータ情報のうち、素子特性分布の平均から外れた特異点を排除し、真値である素子特性分布の中央値を効率的に求める方法である。
【００４０】
ここでは、一例として第１の実施形態に示した８個の抵抗器における抵抗値の中央値を求める方法を示す。
【００４１】
まず、図２に示すように、８個の抵抗器Ｒ１〜Ｒ８からなる一群を４個ずつの２グループに分ける。分けられた各グループにおいて、上述したように１個ずつの抵抗器を選択し、選択された抵抗器の第１の電極パッド１と共通端子である第２の電極パッド３との間の電圧の検出を１回ずつ計４回繰り返し、検出された４個の抵抗器の電圧値をそれぞれ比較して、最大値を示す抵抗器と最小値を示す抵抗器との２個を除外する。
【００４２】
例えば、図２においては、抵抗器Ｒ１〜Ｒ４の一群では最大値を示す抵抗器Ｒ３と最小値を示す抵抗器Ｒ２とが除外対象となる。また、抵抗器Ｒ５〜Ｒ８の一群では最大値を示す抵抗器Ｒ５と最小値を示す抵抗器Ｒ８とが除外対象となる。この結果、除外対象から外れた抵抗器はＲ１、Ｒ４、Ｒ６及びＲ７の４個となる。これらの４個の抵抗器について、再度、同様の測定を行い、測定値を比較し、且つ選別して検出電圧が最大値を示す抵抗器Ｒ７と最小値を示す抵抗器Ｒ１とを除外対象とする。最終的に残った抵抗器Ｒ４及び抵抗器Ｒ６の相加平均がこれら８個の抵抗器Ｒ１〜Ｒ８の中央値となる。
【００４３】
このように、８個の抵抗器を上記のようにグループ化して比較し且つ選別を繰り返すことによって中央値を求める場合は、１８回の比較工程で完了する。しかしながら、８個の抵抗器をグループ化せず、個々に比較しながら中央値を求める手法では、必要な比較工程は２８回となる。従って、本実施形態により、測定回数、言い換えれば測定時間が短縮されることになる。
【００４４】
以上に説明したように、第１の実施形態に係る半導体装置の評価方法を用いることにより、従来の半導体装置の評価方法を用いた場合と比べて、比較工程における比較回数が削減できるため、測定時間を短縮できる。
【００４５】
さらに、測定対象のＴＥＧ２のなかで最大及び最小の電気的特性、つまり特異な特性を示す抵抗器を繰り返し除外することにより、均一性が高い特性を示す抵抗器のみで平均化されたトリミング情報を得る。これにより、アナログ回路に微調整を施す際に、特異点の影響によりトリミング情報が真値からずれることに起因して所望の特性を得られないという問題を解決できるため、トリミング情報を高精度に取得することができる。
【００４６】
なお、実際の測定においては、比較対象となる被評価素子の数が、チップ内の数個のレベルからウェハ内の所定領域又はウェハ全体のレベル、さらには複数のウェハにわたるレベルにまで拡大する。従って、比較対象の素子数が多くなればなるほど、本実施形態に係る半導体装置の評価方法と従来の半導体装置の評価方法とにおける比較工程の回数差が大きくなるため、本実施形態に係る半導体装置の評価方法による測定時間の短縮効果もそれだけ大きくなる。
【００４７】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００４８】
図３は本発明の第２の実施形態に係る半導体装置の等価回路を示している。
【００４９】
図３に示すように、第２の実施形態に係る半導体装置は、第１の実施形態と同様に、複数のＴＥＧ２とモニタ用素子４とから構成されている。
【００５０】
第１の実施形態との相違点は、並列に接続された複数のＴＥＧ２と１つのモニタ用素子４との間に、複数のＴＥＧ２に共通の第３の電極パッド５を接続している点である。ここでは、モニタ用素子４の一端に第３の電極パッド５を設け、モニタ用素子４の他端に第２の電極パッド３を接続し、第２の電極パッド３とモニタ用素子４との間の抵抗を限りなく０Ωに近づけるように配線する。また、図示はしていないが、第２の電極パッド３をさらに１個加えて２個としてもよい。
【００５１】
以下、第２の実施形態におけるトリミングパラメータ情報の取得方法について説明する。
【００５２】
まず、ＴＥＧ２のばらつき情報を得るために、図３の左端のＴＥＧ２から順に第１の電極パッド１と第２の電極パッド３とに所定の電位を与えて第２の電極パッド３と第３の電極パッド５との間でモニタされた測定値を取得する。ここで得られたそれぞれの値が複数のＴＥＧ２で生じているばらつきとなる。
【００５３】
一例として、トリミング情報が必要なＴＥＧ２をトランジスタ（電界効果トランジスタ）とし、モニタ素子４を抵抗器として説明する。第１の電極パッド１には、トランジスタのゲート端子が接続されており、ソース端子、基板端子及びドレイン端子はそれぞれ共通のパッドとして各トランジスタと接続されている。なお、他の接続形態として、第１の電極パッド１にトランジスタのドレイン端子が接続されており、ソース端子、基板端子及びゲート端子がそれぞれ共通のパッドとして各トランジスタと接続されていても構わない。
【００５４】
複数のＴＥＧ２のうちの所望の１個のトランジスタを選択し、第１の電極パッド１にトランジスタがオン状態となるゲート電圧Ｖｇ＝１．２Ｖを加え、ドレイン端子にドレイン電圧Ｖｄ＝１．２Ｖを加え、さらに、第２の電極パッド３に０Ｖを印加する。これにより、第２の電極パッド３と第３の電極パッド５との間には、トランジスタのオン抵抗とモニタ用素子４の抵抗とが直列に接続される。従って、トランジスタであるＴＥＧ２を流れる電流ばらつきは、第２の電極パッド３と第３の電極パッド５との間の電圧ばらつきとしてモニタできる。ここでは、第２の電極パッド３とモニタ用素子４との間の抵抗値を限りなく０Ωに近づけるように設定することにより、ケルビン測定（四端子測定）が可能となる。このようにすると、第１の電極パッド１とＴＥＧ２との間の配線抵抗及びＴＥＧ２とモニタ用素子４との間の配線抵抗の影響を受けないようにして、モニタ用素子４の両端にかかる電圧差を測定できるようになるため、測定精度がより向上する。
【００５５】
なお、２個の第２の電極パッド３を設けた場合は、いずれか一方の第２の電極パッドと第３の電極パッド５とで電圧をモニタするケルビン測定を行なっても測定精度の向上が可能となる。
【００５６】
ここで、電圧をモニタする利点は第１の実施形態で説明した理由と同様である。
【００５７】
また、第１の実施形態における記載と同様に、ＴＥＧ２であるトランジスタを流れる電流のばらつきがモニタ用素子４における抵抗変化、すなわち第２の電極パッド３と第３の電極パッド５との間の電位差として感度良く検出できるように、モニタ用素子４の抵抗値の最適化を図る必要がある。
【００５８】
さらに、第２の実施形態においては、複数のＴＥＧ２の配置に留意すべき点がある。図４に第２の実施形態に係る半導体装置の平面構成を示す。図４は８個のＴＥＧ２の特性ばらつきを検出する回路であり、その具体的な回路構成は図３に説明した通りである。
【００５９】
ここでは、第２の電極パッド３と第３の電極パッド５との間の電圧ばらつきをモニタする。従って、抵抗値のばらつきの原因となる、各ＴＥＧ２と第３の電極パッド５との間の引き回し配線６Ａ〜６Ｈの各抵抗値を等しくする必要がある。なぜなら、引き回し配線６Ａ〜６Ｈの抵抗値が異なると、それがそのままＴＥＧ２のばらつきとして検出されてしまうからである。
【００６０】
以上、ＴＥＧ２を第１の実施形態においては抵抗器とし、第２の実施形態においてはトランンジスタとして説明したが、ＴＥＧ２を容量素子としてもよい。この場合には、蓄積された電流を放出した際にモニタ用素子４を流れる電流によって生じる電位差をモニタすることにより、容量素子としてのＴＥＧ２のばらつきの検出が可能となる。
【００６１】
なお、いずれの場合もＴＥＧ２の検出感度を良好とするために、第２の電極パッド３と第３の電極パッド５との間の電位差として感度良く検出できるように、モニタ用素子４の抵抗値の最適化を図る必要があると共に、各ＴＥＧ２と第３の電極パッド５との間の引き回し配線６Ａ〜６Ｈの各抵抗値を等しくする必要がある。
【００６２】
（半導体装置の評価方法）
以下、第２の実施形態に係る半導体装置を用いた評価方法について図面を参照しながら説明する。
【００６３】
図５は第２の実施形態に係る半導体装置の評価方法により選択されるＴＥＧを模式的に示している。本評価方法は、複数のＴＥＧ２から取得されたトリミングパラメータ情報のうち、素子特性分布の平均から外れた特異点を排除し、真値である素子特性分布の中央値を効率的に求める方法である。
【００６４】
ここでは、一例として第２の実施形態に示した８個のトランジスタにおけるトランジスタ特性の中央値を求める方法を示す。
【００６５】
まず、図５に示すように、８個のトランジスタＴｒ１〜Ｔｒ８からなる一群を４個ずつの２グループに分ける。分けられた各グループにおいて、上述したように１個ずつのトランジスタを選択し、モニタ用素子４の両端の電圧の検出を１回ずつ計４回繰り返し、検出された４個のトランジスタの電圧値をそれぞれ比較して、最大値を示すトランジスタと最小値を示すトランジスタとの２個を除外する。
【００６６】
例えば、図５においては、トランジスタＴｒ１〜Ｔｒ４の一群では最大値を示すトランジスタＴｒ３と最小値を示すトランジスタＴｒ２とが除外対象となる。また、トランジスタＴｒ５〜Ｔｒ８の一群では最大値を示すトランジスタＴｒ５と最小値を示すトランジスタＴｒ８とが除外対象となる。この結果、除外対象から外れたトランジスタはＴｒ１、Ｔｒ４、Ｔｒ６及びＴｒ７の４個となる。これらの４個のトランジスタについて、再度、同様の測定を行い、測定値を比較し、且つ選別して検出電圧が最大値を示すトランジスタＴｒ７と最小値を示すトランジスタＴｒ１とを除外対象とする。最終的に残ったトランジスタＴｒ４及びトランジスタＴｒ６の相加平均がこれら８個のトランジスタＴｒ１〜Ｔｒ８の中央値となる。
【００６７】
第２の実施形態においても第１の実施形態と同様に、８個のトランジスタを上記のようにグループ化して比較し且つ選別を繰り返すことによって中央値を求める場合は、１８回の比較工程で完了する。しかしながら、８個のトランジスタをグループ化せず、個々に比較しながら中央値を求める手法では、必要な比較工程は２８回となる。従って、本実施形態により、測定回数、言い換えれば測定時間が短縮されることになる。
【００６８】
以上に説明したように、第２の実施形態に係る半導体装置の評価方法を用いることにより、従来の半導体装置の評価方法を用いた場合と比べて、比較工程における比較回数が削減できるため、測定時間を短縮できる。
【００６９】
さらに、測定対象のＴＥＧ２のなかで最大及び最小の電気的特性、つまり特異な特性を示すトランジスタを繰り返し除外することにより、均一性が高い特性を示すトランジスタのみで平均化してトリミング情報を得る。これにより、アナログ回路に微調整を施す際に、特異点の影響によりトリミング情報が真値からずれることに起因して所望の特性を得られないという問題を解決できるため、トリミング情報を高精度に取得することができる。
【００７０】
なお、実際の測定においては、比較対象となる被評価素子の数が、チップ内の数個のレベルからウェハ内の所定領域又はウェハ全体のレベル、さらには複数のウェハにわたるレベルにまで拡大する。従って、比較対象の素子数が多くなればなるほど、本実施形態に係る半導体装置の評価方法と従来の半導体装置の評価方法とにおける比較工程の回数差が大きくなるため、本実施形態に係る半導体装置の評価方法による測定時間の短縮効果もそれだけ大きくなる。
【００７１】
なお、第１及び第２の実施形態に係る半導体装置は、ウェハのスクライブ領域に形成されていてもよく、また、ウェハのチップ形成領域に形成されていてもよく、いずれの形成位置でも適用可能である。
【００７２】
また、第１及び第２の実施形態においては、アナログ回路を測定対象として説明したが、これに限定されず、例えば冗長回路を測定対象として適用することも可能である。
【産業上の利用可能性】
【００７３】
本発明に係る半導体装置及びその評価方法は、半導体装置の回路特性の微調整に必要なトリミング情報を高精度に取得できると共に、検査コストの上昇につながる測定時間の増大を回避することができ、また、測定点数が増加しても測定時間の増大を回避することができ、特にアナログ回路の回路特性の微調整等に有用である。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施形態に係る半導体装置を示す等価回路である。
【図２】本発明の第１の実施形態に係る半導体装置の評価方法を模式的に示す説明図である。
【図３】本発明の第２の実施形態に係る半導体装置を示す等価回路である。
【図４】本発明の第２の実施形態に係る半導体装置を示す平面図である。
【図５】本発明の第２の実施形態に係る半導体装置の評価方法を模式的に示す説明図である。
【図６】第１の従来例であって、トリミング情報をテスタ検査から取得するための基本的なフローを示した図である。
【図７】第２の従来例であって、トリミング情報をＰＣＭ／ＴＥＧ測定から取得するための基本的なフローを示した図である。
【符号の説明】
【００７５】
１ 第１の電極パッド
２ ＴＥＧ（抵抗、トランジスタ）
３ 第２の電極パッド
４ モニタ用素子
５ 第３の電極パッド
６Ａ〜６Ｈ 引き回し配線
【技術分野】
【０００１】
本発明は、半導体装置及びその評価方法に関し、特に半導体装置のトリミング方法とそのための半導体装置及びその評価方法に関する。
【背景技術】
【０００２】
近年、アナログ系回路等においては、出力電流値の高精度化を実現するために、入力電圧値又は入力電流値を精度良く制御することが必要となってきている。例えば、外部入力が精度良く入力できたとしても、アナログ素子にまで伝達するアナログ系回路を構成する半導体素子、例えば抵抗器等の抵抗値が基準値からずれていると、アナログ素子に対して基準値からずれた値が入力され、その結果、出力値においても期待値からずれた値が出力されてしまう。
【０００３】
これらの問題を解決するために、アナログ系回路等においては、トリミング技術を導入している。トリミングとは、所望の電圧値又は所望の電流値をアナログ回路に入力するために、半導体素子の形成後に回路の電気的特性を調整する手法である。
【０００４】
トリミング手法としては、次に挙げる２つの手法がある。
１）ツェナーザップトリミング法は、２種類のツェナーダイオードが形成されており、所定の電流以上の電流を流すことによって、オン（降伏電流有）／オフ（降伏電流無）を制御する。これらを制御して合成抵抗を変化させることにより、回路の電気的特性を微調整する手法である。
２） レーザトリミング法は、レーザ光により抵抗器の形状等を加工してその抵抗値を変化させることにより、回路の電気的特性を微調整する手法である。
【０００５】
ところで、回路の電気的特性を微調整する際のトリミングに必要な情報は、トリミングを行う前に、テスタを用いてアナログ系回路を実際に検査して収集する。続いて、先に取得した検査結果をもとにトリミングを行い、さらにトリミングの前に実施した検査と同様の検査をテスタで実行して回路の電気的特性を取得する（例えば、特許文献１を参照。）。
【０００６】
なお、ウェハには、拡散工程の形成状態（出来栄え）を電気的特性としてモニタするために、予めトランジスタ、容量素子又は抵抗器等の単体素子の集合体（ＴＥＧ：Test Element Group）が形成されている。
【０００７】
そこで、図６に示すように、ウェハの完成後にこれらのＴＥＧを測定してプロセスの出来栄えを確認する。続いて、プロセスの出来栄えで合格と判断されたウェハについては、先に述べたように各チップに対して、トリミング回路の微調整を行うためのトリミング情報を得る目的でテスタを用いた検査を行う。続いて、テスタによる検査結果をもとに算出した値をトリミング情報として各チップに形成されているトリミング回路に対して微調整を行う。その後、再度テスタにより、トリミング前と同様の検査を行って、アナログ回路が所望の機能を果たしているか否か、すなわちアナログ特性を含めたそのチップの良否判定を行う。
【０００８】
ところが、上記の手順では、２回のテスタによる検査が必要となり、検査工程におけるコストが上昇してしまう。そこで、図７に示すように、拡散工程の出来栄えをモニタするための測定及びＰＣＭ（process control module）／ＴＥＧの測定結果から得られた結果をトリミング情報に適用する手順も採用されている。この手法によってＰＣＭ／ＴＥＧの測定結果から、所望の電気的特性からのずれを求め、このずれを補正するために予め配置されているトリミング回路にレーザ加工を施す。
【特許文献１】特開昭６１−２７２９６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記の従来技術は、テスタによる測定結果又はＴＥＧの測定結果をトリミング情報に適用しており、ＴＥＧの測定結果をトリミングに反映する場合には、複数のトランジスタをアレイ化してトランジスタ特性を平均化した結果をトリミング情報に適用することになる。このため、複数のトランジスタ特性のうち特異点があった場合は、この特異点の影響を受けてトリミング情報が真値からずれてしまい、トリミング技術の当初の目的であるアナログ回路の微調整をして所望の特性を得るということができなくなるという問題がある。
【００１０】
また、トランジスタ特性の平均化をしないように、複数のトランジスタを単独で搭載して測定し、それをトリミング情報とすれば高精度化は実現できるものの、測定トランジスタの個数分だけ測定することになり、測定時間が長くなって検査コストが増大してしまうという問題がある。
【００１１】
さらに、今日のように大口径化されたウェハにおいては、トリミングの測定点数をさらに増やす必要があり、大口径化ウェハにおいても高精度のトリミング情報を得るには、測定に要する時間の短縮が大きな問題となる。
【００１２】
本発明は、前記従来の問題に鑑み、半導体装置の回路特性の微調整に必要なトリミング情報を高精度に取得できると共に、測定時間の増大を防ぐことができるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明は、半導体装置を、複数の被評価素子と、複数の被評価素子のそれぞれに印加される電流値又は電圧値をモニタするモニタ用素子と、それぞれが、複数の被評価素子のそれぞれの一端と接続された複数の第１の電極パッドと、モニタ用素子の一端と接続された第２の電極パッドとを備え、複数の被評価素子のそれぞれの他端は、モニタ用素子の他端と共通に接続されていることを特徴とする。
【００１４】
本発明の半導体装置によると、複数の被評価素子のそれぞれの他端は、モニタ用素子の他端と共通に接続されているため、被評価素子の個数を増やしたとしても、測定時間の増大を抑制することができる。
【００１５】
本発明の半導体装置は、複数の被評価素子のそれぞれの他端とモニタ用素子の他端との間に、複数の被評価素子のそれぞれの他端と共通に接続された第３の電極パッドをさらに備えていることが好ましい。
【００１６】
このようにすると、第１の電極パッド、第２の電極パッド及び第３の電極パッド、それに電流又は電圧印加用の端子によってケルビン測定法を行うことができるため、測定精度が向上する。
【００１７】
本発明の半導体装置において、モニタ用素子は、抵抗器であることが好ましい。
【００１８】
また、本発明の半導体装置において、複数の被評価素子は、抵抗器、トランジスタ又は容量素子であることが好ましい。
【００１９】
本発明に係る半導体装置を用いた第１の半導体装置の評価方法は、複数の第１の電極パッドのうちの１つを選択し、選択された電極パッドと第２の電極パッドとの間に電流又は電圧を印加する工程（ａ）と、電流又は電圧が印加されて、モニタ用素子を流れる電流値又はモニタ用素子に印加される電圧値を測定する工程（ｂ）と、工程（ａ）及び工程（ｂ）を、複数の第１の電極パッドに対して順次実施して、複数の被評価素子ごとの測定データを取得する工程（ｃ）と、工程（ｃ）で取得された複数の測定データを互いに比較して、複数の測定データの最大値及び最小値を算出した後、当該最大値及び最小値を測定データから除く工程（ｄ）と、工程（ｄ）を繰り返すことにより、工程（ｃ）で得られた複数の測定データの平均値を算出する工程（ｅ）とを備えていることを特徴とする。
【００２０】
第１の半導体装置の評価方法によると、複数の測定データの最大値及び最小値を算出した後、当該最大値及び最小値を測定データから除き、これを全測定データに対して繰り返すことにより、複数の測定データの平均値を算出する。このように、特異な特性を示すデータを除外し、均一性が高い特性を示すデータのみで平均化してトリミング情報としてすることにより、特異点の影響を排除することができるので、トリミング情報を高精度に取得することができる。
【００２１】
本発明に係る半導体装置であって、複数の被評価素子のそれぞれの他端と共通に接続された第３の電極パッドをさらに備えた第２の半導体装置の評価方法は、複数の第１の電極パッドのうちの１つを選択し、選択された電極パッドと第２の電極パッドとの間に電流又は電圧を印加する工程（ａ）と、電流又は電圧が印加されて、モニタ用素子を流れる電流値又はモニタ用素子に印加される電圧値を、第２の電極パッドと第３の電極パッドとの間で測定する工程（ｂ）と、工程（ａ）及び工程（ｂ）を、複数の第１の電極パッドに対して順次実施して、複数の被評価素子ごとの測定データを取得する工程（ｃ）と、工程（ｃ）で取得された複数の測定データを互いに比較して、複数の測定データの最大値及び最小値を算出した後、当該最大値及び最小値を測定データから除く工程（ｄ）と、工程（ｄ）を繰り返すことにより、工程（ｃ）で得られた複数の測定データの平均値を算出する工程（ｅ）とを備えていることを特徴とする
第２の半導体装置の評価方法によると、複数の測定データの最大値及び最小値を算出した後、当該最大値及び最小値を測定データから除き、これを全測定データに対して繰り返すことにより、複数の測定データの平均値を算出する。このように、特異な特性を示すデータを除外し、均一性が高い特性を示すデータのみで平均化してトリミング情報としてすることにより、特異点の影響を排除することができるので、トリミング情報を高精度に取得することができる。
【００２２】
第１又は第２の半導体装置の評価方法において、モニタ用素子は抵抗器であることが好ましい。
【００２３】
また、第１又は第２の半導体装置の評価方法において、複数の被評価素子は、抵抗器、トランジスタ又は容量素子であることが好ましい。
【発明の効果】
【００２４】
本発明の半導体装置及びその評価方法によれば、半導体装置の回路特性の微調整に必要なトリミング情報の高精度化を実現できると共に、トリミング情報を得るために測定する被評価素子の個数が増加しても測定時間ひいては検査コストの増大を抑制することができる。
【発明を実施するための最良の形態】
【００２５】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００２６】
図１は本発明の第１の実施形態に係る半導体装置の等価回路を示している。
【００２７】
図１に示すように、第１の実施形態に係る半導体装置は、複数の第１の電極パッド１と、それぞれの一端が各第１の電極パッド１と接続された複数のＴＥＧ２と、一端が各ＴＥＧ２の他端と接続されたモニタ用素子４と、モニタ用素子４の他端と接続された第２の電極パッド３とから構成されている。トリミングパラメータ情報の取得対象はＴＥＧ２である。
【００２８】
以下、第１の実施形態におけるトリミングパラメータ情報の取得方法について説明する。
【００２９】
まず、ＴＥＧ２のばらつき情報を得るために、図１の左端のＴＥＧ２から順に第１の電極パッド１と第２の電極パッド３とに所定の電位、ここでは２０ｍＶを与えて第１の電極パッド１と第２の電極パッド３との間でモニタされた測定値を取得する。ここで得られた各測定値が複数のＴＥＧ２に生じているばらつきとなる。
【００３０】
一例として、トリミング情報が必要なＴＥＧ２を抵抗器とし、モニタ用素子４も抵抗器として説明する。第１の電極パッド１には、ＴＥＧ２である抵抗器の一端が接続されている。所望の第１の電極パッド１に電流１０ｍＡを印加することにより、複数のＴＥＧ２のうちの１個の抵抗器を選択し、さらに第２の電極パッド３に０Ｖを印加することによって、所望の第１の電極パッド１と第２の電極パッド３との間には、ＴＥＧ２の抵抗器とモニタ用素子の抵抗器とが直列に接続された場合の電圧が検出される。
【００３１】
ここで、第１の電極パッド１に電流ではなく電圧を印加し、第１の電極パッド１と第２の電極パッド３との間での電流を検出する手法も可能であり、いずれの場合も各ＴＥＧ２の抵抗値の差を検出することが可能である。
【００３２】
しかしながら、測定時間、ひいては検査コストの点では、両測定法には大きな差がある。具体的には、第１の電極パッド１に電流を印加して第１の電極パッド１と第２の電極パッド３との間の電圧を検出する方が測定時間を短くできる。電圧を印加して電流を検出する場合と電流を印加して電圧を検出する場合との、必要な待ち時間をパラメータとして測定結果が安定するのに必要な時間を比較すると、電流を検出する場合は０．０５秒で安定し、電圧を検出する場合は実質的に０秒で安定するという結果を得ている。この差は、測定点数が少ない場合には大きな差とはならないが、ばらつき情報の取得を目的とする回路での測定では、ほぼ０．０５秒の測定時間差が累積されるため、検査コストの点では電流を印加して電圧を検出する方が好ましい。
【００３３】
また、ＴＥＧ２の抵抗値Ｒが０．１Ωだけ変動した場合を仮定し、ばらつき感度をみると以下の通りとなる。
【００３４】
例えば、ＴＥＧ２の抵抗値Ｒが１Ωの場合を想定し、ＴＥＧ２の抵抗値Ｒが０．１Ω変動して１．１Ωになったと仮定して、モニタ用素子４の抵抗値の設定によって検出される変動率が異なることを以下に説明する。
【００３５】
まず、モニタ用素子４の抵抗が１Ωのとき、ＴＥＧ２とモニタ用素子４との間に電流１０ｍＡを印加した際の電圧降下は２２ｍＶとなり、変動がない場合の電圧降下２０ｍＶと比較してその変動率は１０％となる。
【００３６】
一方、モニタ用素子４の抵抗が０．１Ωのとき、ＴＥＧ２とモニタ用素子４との間に電流１０ｍＡを印加した際の電圧降下は１２ｍＶとなり、変動がない場合の電圧降下１１ｍＶと比較してその変動率は９％となる。
【００３７】
従って、モニタ用素子４の抵抗値は、ＴＥＧ２の抵抗ばらつき感度が最大となるように設定し、すなわち最適化することが望ましい。
【００３８】
（半導体装置の評価方法）
以下、第１の実施形態に係る半導体装置を用いた評価方法について図面を参照しながら説明する。
【００３９】
図２は第１の実施形態に係る半導体装置の評価方法により選択されるＴＥＧを模式的に示している。本評価方法は、複数のＴＥＧ２から取得されたトリミングパラメータ情報のうち、素子特性分布の平均から外れた特異点を排除し、真値である素子特性分布の中央値を効率的に求める方法である。
【００４０】
ここでは、一例として第１の実施形態に示した８個の抵抗器における抵抗値の中央値を求める方法を示す。
【００４１】
まず、図２に示すように、８個の抵抗器Ｒ１〜Ｒ８からなる一群を４個ずつの２グループに分ける。分けられた各グループにおいて、上述したように１個ずつの抵抗器を選択し、選択された抵抗器の第１の電極パッド１と共通端子である第２の電極パッド３との間の電圧の検出を１回ずつ計４回繰り返し、検出された４個の抵抗器の電圧値をそれぞれ比較して、最大値を示す抵抗器と最小値を示す抵抗器との２個を除外する。
【００４２】
例えば、図２においては、抵抗器Ｒ１〜Ｒ４の一群では最大値を示す抵抗器Ｒ３と最小値を示す抵抗器Ｒ２とが除外対象となる。また、抵抗器Ｒ５〜Ｒ８の一群では最大値を示す抵抗器Ｒ５と最小値を示す抵抗器Ｒ８とが除外対象となる。この結果、除外対象から外れた抵抗器はＲ１、Ｒ４、Ｒ６及びＲ７の４個となる。これらの４個の抵抗器について、再度、同様の測定を行い、測定値を比較し、且つ選別して検出電圧が最大値を示す抵抗器Ｒ７と最小値を示す抵抗器Ｒ１とを除外対象とする。最終的に残った抵抗器Ｒ４及び抵抗器Ｒ６の相加平均がこれら８個の抵抗器Ｒ１〜Ｒ８の中央値となる。
【００４３】
このように、８個の抵抗器を上記のようにグループ化して比較し且つ選別を繰り返すことによって中央値を求める場合は、１８回の比較工程で完了する。しかしながら、８個の抵抗器をグループ化せず、個々に比較しながら中央値を求める手法では、必要な比較工程は２８回となる。従って、本実施形態により、測定回数、言い換えれば測定時間が短縮されることになる。
【００４４】
以上に説明したように、第１の実施形態に係る半導体装置の評価方法を用いることにより、従来の半導体装置の評価方法を用いた場合と比べて、比較工程における比較回数が削減できるため、測定時間を短縮できる。
【００４５】
さらに、測定対象のＴＥＧ２のなかで最大及び最小の電気的特性、つまり特異な特性を示す抵抗器を繰り返し除外することにより、均一性が高い特性を示す抵抗器のみで平均化されたトリミング情報を得る。これにより、アナログ回路に微調整を施す際に、特異点の影響によりトリミング情報が真値からずれることに起因して所望の特性を得られないという問題を解決できるため、トリミング情報を高精度に取得することができる。
【００４６】
なお、実際の測定においては、比較対象となる被評価素子の数が、チップ内の数個のレベルからウェハ内の所定領域又はウェハ全体のレベル、さらには複数のウェハにわたるレベルにまで拡大する。従って、比較対象の素子数が多くなればなるほど、本実施形態に係る半導体装置の評価方法と従来の半導体装置の評価方法とにおける比較工程の回数差が大きくなるため、本実施形態に係る半導体装置の評価方法による測定時間の短縮効果もそれだけ大きくなる。
【００４７】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００４８】
図３は本発明の第２の実施形態に係る半導体装置の等価回路を示している。
【００４９】
図３に示すように、第２の実施形態に係る半導体装置は、第１の実施形態と同様に、複数のＴＥＧ２とモニタ用素子４とから構成されている。
【００５０】
第１の実施形態との相違点は、並列に接続された複数のＴＥＧ２と１つのモニタ用素子４との間に、複数のＴＥＧ２に共通の第３の電極パッド５を接続している点である。ここでは、モニタ用素子４の一端に第３の電極パッド５を設け、モニタ用素子４の他端に第２の電極パッド３を接続し、第２の電極パッド３とモニタ用素子４との間の抵抗を限りなく０Ωに近づけるように配線する。また、図示はしていないが、第２の電極パッド３をさらに１個加えて２個としてもよい。
【００５１】
以下、第２の実施形態におけるトリミングパラメータ情報の取得方法について説明する。
【００５２】
まず、ＴＥＧ２のばらつき情報を得るために、図３の左端のＴＥＧ２から順に第１の電極パッド１と第２の電極パッド３とに所定の電位を与えて第２の電極パッド３と第３の電極パッド５との間でモニタされた測定値を取得する。ここで得られたそれぞれの値が複数のＴＥＧ２で生じているばらつきとなる。
【００５３】
一例として、トリミング情報が必要なＴＥＧ２をトランジスタ（電界効果トランジスタ）とし、モニタ素子４を抵抗器として説明する。第１の電極パッド１には、トランジスタのゲート端子が接続されており、ソース端子、基板端子及びドレイン端子はそれぞれ共通のパッドとして各トランジスタと接続されている。なお、他の接続形態として、第１の電極パッド１にトランジスタのドレイン端子が接続されており、ソース端子、基板端子及びゲート端子がそれぞれ共通のパッドとして各トランジスタと接続されていても構わない。
【００５４】
複数のＴＥＧ２のうちの所望の１個のトランジスタを選択し、第１の電極パッド１にトランジスタがオン状態となるゲート電圧Ｖｇ＝１．２Ｖを加え、ドレイン端子にドレイン電圧Ｖｄ＝１．２Ｖを加え、さらに、第２の電極パッド３に０Ｖを印加する。これにより、第２の電極パッド３と第３の電極パッド５との間には、トランジスタのオン抵抗とモニタ用素子４の抵抗とが直列に接続される。従って、トランジスタであるＴＥＧ２を流れる電流ばらつきは、第２の電極パッド３と第３の電極パッド５との間の電圧ばらつきとしてモニタできる。ここでは、第２の電極パッド３とモニタ用素子４との間の抵抗値を限りなく０Ωに近づけるように設定することにより、ケルビン測定（四端子測定）が可能となる。このようにすると、第１の電極パッド１とＴＥＧ２との間の配線抵抗及びＴＥＧ２とモニタ用素子４との間の配線抵抗の影響を受けないようにして、モニタ用素子４の両端にかかる電圧差を測定できるようになるため、測定精度がより向上する。
【００５５】
なお、２個の第２の電極パッド３を設けた場合は、いずれか一方の第２の電極パッドと第３の電極パッド５とで電圧をモニタするケルビン測定を行なっても測定精度の向上が可能となる。
【００５６】
ここで、電圧をモニタする利点は第１の実施形態で説明した理由と同様である。
【００５７】
また、第１の実施形態における記載と同様に、ＴＥＧ２であるトランジスタを流れる電流のばらつきがモニタ用素子４における抵抗変化、すなわち第２の電極パッド３と第３の電極パッド５との間の電位差として感度良く検出できるように、モニタ用素子４の抵抗値の最適化を図る必要がある。
【００５８】
さらに、第２の実施形態においては、複数のＴＥＧ２の配置に留意すべき点がある。図４に第２の実施形態に係る半導体装置の平面構成を示す。図４は８個のＴＥＧ２の特性ばらつきを検出する回路であり、その具体的な回路構成は図３に説明した通りである。
【００５９】
ここでは、第２の電極パッド３と第３の電極パッド５との間の電圧ばらつきをモニタする。従って、抵抗値のばらつきの原因となる、各ＴＥＧ２と第３の電極パッド５との間の引き回し配線６Ａ〜６Ｈの各抵抗値を等しくする必要がある。なぜなら、引き回し配線６Ａ〜６Ｈの抵抗値が異なると、それがそのままＴＥＧ２のばらつきとして検出されてしまうからである。
【００６０】
以上、ＴＥＧ２を第１の実施形態においては抵抗器とし、第２の実施形態においてはトランンジスタとして説明したが、ＴＥＧ２を容量素子としてもよい。この場合には、蓄積された電流を放出した際にモニタ用素子４を流れる電流によって生じる電位差をモニタすることにより、容量素子としてのＴＥＧ２のばらつきの検出が可能となる。
【００６１】
なお、いずれの場合もＴＥＧ２の検出感度を良好とするために、第２の電極パッド３と第３の電極パッド５との間の電位差として感度良く検出できるように、モニタ用素子４の抵抗値の最適化を図る必要があると共に、各ＴＥＧ２と第３の電極パッド５との間の引き回し配線６Ａ〜６Ｈの各抵抗値を等しくする必要がある。
【００６２】
（半導体装置の評価方法）
以下、第２の実施形態に係る半導体装置を用いた評価方法について図面を参照しながら説明する。
【００６３】
図５は第２の実施形態に係る半導体装置の評価方法により選択されるＴＥＧを模式的に示している。本評価方法は、複数のＴＥＧ２から取得されたトリミングパラメータ情報のうち、素子特性分布の平均から外れた特異点を排除し、真値である素子特性分布の中央値を効率的に求める方法である。
【００６４】
ここでは、一例として第２の実施形態に示した８個のトランジスタにおけるトランジスタ特性の中央値を求める方法を示す。
【００６５】
まず、図５に示すように、８個のトランジスタＴｒ１〜Ｔｒ８からなる一群を４個ずつの２グループに分ける。分けられた各グループにおいて、上述したように１個ずつのトランジスタを選択し、モニタ用素子４の両端の電圧の検出を１回ずつ計４回繰り返し、検出された４個のトランジスタの電圧値をそれぞれ比較して、最大値を示すトランジスタと最小値を示すトランジスタとの２個を除外する。
【００６６】
例えば、図５においては、トランジスタＴｒ１〜Ｔｒ４の一群では最大値を示すトランジスタＴｒ３と最小値を示すトランジスタＴｒ２とが除外対象となる。また、トランジスタＴｒ５〜Ｔｒ８の一群では最大値を示すトランジスタＴｒ５と最小値を示すトランジスタＴｒ８とが除外対象となる。この結果、除外対象から外れたトランジスタはＴｒ１、Ｔｒ４、Ｔｒ６及びＴｒ７の４個となる。これらの４個のトランジスタについて、再度、同様の測定を行い、測定値を比較し、且つ選別して検出電圧が最大値を示すトランジスタＴｒ７と最小値を示すトランジスタＴｒ１とを除外対象とする。最終的に残ったトランジスタＴｒ４及びトランジスタＴｒ６の相加平均がこれら８個のトランジスタＴｒ１〜Ｔｒ８の中央値となる。
【００６７】
第２の実施形態においても第１の実施形態と同様に、８個のトランジスタを上記のようにグループ化して比較し且つ選別を繰り返すことによって中央値を求める場合は、１８回の比較工程で完了する。しかしながら、８個のトランジスタをグループ化せず、個々に比較しながら中央値を求める手法では、必要な比較工程は２８回となる。従って、本実施形態により、測定回数、言い換えれば測定時間が短縮されることになる。
【００６８】
以上に説明したように、第２の実施形態に係る半導体装置の評価方法を用いることにより、従来の半導体装置の評価方法を用いた場合と比べて、比較工程における比較回数が削減できるため、測定時間を短縮できる。
【００６９】
さらに、測定対象のＴＥＧ２のなかで最大及び最小の電気的特性、つまり特異な特性を示すトランジスタを繰り返し除外することにより、均一性が高い特性を示すトランジスタのみで平均化してトリミング情報を得る。これにより、アナログ回路に微調整を施す際に、特異点の影響によりトリミング情報が真値からずれることに起因して所望の特性を得られないという問題を解決できるため、トリミング情報を高精度に取得することができる。
【００７０】
なお、実際の測定においては、比較対象となる被評価素子の数が、チップ内の数個のレベルからウェハ内の所定領域又はウェハ全体のレベル、さらには複数のウェハにわたるレベルにまで拡大する。従って、比較対象の素子数が多くなればなるほど、本実施形態に係る半導体装置の評価方法と従来の半導体装置の評価方法とにおける比較工程の回数差が大きくなるため、本実施形態に係る半導体装置の評価方法による測定時間の短縮効果もそれだけ大きくなる。
【００７１】
なお、第１及び第２の実施形態に係る半導体装置は、ウェハのスクライブ領域に形成されていてもよく、また、ウェハのチップ形成領域に形成されていてもよく、いずれの形成位置でも適用可能である。
【００７２】
また、第１及び第２の実施形態においては、アナログ回路を測定対象として説明したが、これに限定されず、例えば冗長回路を測定対象として適用することも可能である。
【産業上の利用可能性】
【００７３】
本発明に係る半導体装置及びその評価方法は、半導体装置の回路特性の微調整に必要なトリミング情報を高精度に取得できると共に、検査コストの上昇につながる測定時間の増大を回避することができ、また、測定点数が増加しても測定時間の増大を回避することができ、特にアナログ回路の回路特性の微調整等に有用である。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施形態に係る半導体装置を示す等価回路である。
【図２】本発明の第１の実施形態に係る半導体装置の評価方法を模式的に示す説明図である。
【図３】本発明の第２の実施形態に係る半導体装置を示す等価回路である。
【図４】本発明の第２の実施形態に係る半導体装置を示す平面図である。
【図５】本発明の第２の実施形態に係る半導体装置の評価方法を模式的に示す説明図である。
【図６】第１の従来例であって、トリミング情報をテスタ検査から取得するための基本的なフローを示した図である。
【図７】第２の従来例であって、トリミング情報をＰＣＭ／ＴＥＧ測定から取得するための基本的なフローを示した図である。
【符号の説明】
【００７５】
１ 第１の電極パッド
２ ＴＥＧ（抵抗、トランジスタ）
３ 第２の電極パッド
４ モニタ用素子
５ 第３の電極パッド
６Ａ〜６Ｈ 引き回し配線
【特許請求の範囲】
【請求項１】
複数の被評価素子と、
前記複数の被評価素子のそれぞれに印加される電流値又は電圧値をモニタするモニタ用素子と、
それぞれが、前記複数の被評価素子のそれぞれの一端と接続された複数の第１の電極パッドと、
前記モニタ用素子の一端と接続された第２の電極パッドとを備え、
前記複数の被評価素子のそれぞれの他端は、前記モニタ用素子の他端と共通に接続されていることを特徴とする半導体装置。
【請求項２】
前記複数の被評価素子のそれぞれの他端と前記モニタ用素子の他端との間に、前記複数の被評価素子のそれぞれの他端と共通に接続された第３の電極パッドをさらに備えていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記モニタ用素子は、抵抗器であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記複数の被評価素子は、抵抗器、トランジスタ又は容量素子であることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置。
【請求項５】
請求項１に記載の半導体装置を用いた半導体装置の評価方法であって、
前記複数の第１の電極パッドのうちの１つを選択し、選択された電極パッドと前記第２の電極パッドとの間に電流又は電圧を印加する工程（ａ）と、
前記電流又は電圧が印加されて、前記モニタ用素子を流れる電流値又は前記モニタ用素子に印加される電圧値を測定する工程（ｂ）と、
前記工程（ａ）及び前記工程（ｂ）を、前記複数の第１の電極パッドに対して順次実施して、前記複数の被評価素子ごとの測定データを取得する工程（ｃ）と、
前記工程（ｃ）で取得された複数の測定データを互いに比較して、前記複数の測定データの最大値及び最小値を算出した後、当該最大値及び最小値を前記測定データから除く工程（ｄ）と、
前記工程（ｄ）を繰り返すことにより、前記工程（ｃ）で得られた複数の測定データの平均値を算出する工程（ｅ）とを備えていることを特徴とする半導体装置の評価方法。
【請求項６】
請求項２に記載の半導体装置を用いた半導体装置の評価方法であって、
前記複数の第１の電極パッドのうちの１つを選択し、選択された電極パッドと前記第２の電極パッドとの間に電流又は電圧を印加する工程（ａ）と、
前記電流又は電圧が印加されて、前記モニタ用素子を流れる電流値又は前記モニタ用素子に印加される電圧値を、前記第２の電極パッドと前記第３の電極パッドとの間で測定する工程（ｂ）と、
前記工程（ａ）及び前記工程（ｂ）を、前記複数の第１の電極パッドに対して順次実施して、前記複数の被評価素子ごとの測定データを取得する工程（ｃ）と、
前記工程（ｃ）で取得された複数の測定データを互いに比較して、前記複数の測定データの最大値及び最小値を算出した後、当該最大値及び最小値を前記測定データから除く工程（ｄ）と、
前記工程（ｄ）を繰り返すことにより、前記工程（ｃ）で得られた複数の測定データの平均値を算出する工程（ｅ）とを備えていることを特徴とする半導体装置の評価方法。
【請求項７】
前記モニタ用素子は、抵抗器であることを特徴とする請求項５又は６に記載の半導体装置の評価方法。
【請求項８】
前記複数の被評価素子は、抵抗器、トランジスタ又は容量素子であることを特徴とする請求項５〜７のうちのいずれか１項に記載の半導体装置の評価方法。
【請求項１】
複数の被評価素子と、
前記複数の被評価素子のそれぞれに印加される電流値又は電圧値をモニタするモニタ用素子と、
それぞれが、前記複数の被評価素子のそれぞれの一端と接続された複数の第１の電極パッドと、
前記モニタ用素子の一端と接続された第２の電極パッドとを備え、
前記複数の被評価素子のそれぞれの他端は、前記モニタ用素子の他端と共通に接続されていることを特徴とする半導体装置。
【請求項２】
前記複数の被評価素子のそれぞれの他端と前記モニタ用素子の他端との間に、前記複数の被評価素子のそれぞれの他端と共通に接続された第３の電極パッドをさらに備えていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記モニタ用素子は、抵抗器であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記複数の被評価素子は、抵抗器、トランジスタ又は容量素子であることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置。
【請求項５】
請求項１に記載の半導体装置を用いた半導体装置の評価方法であって、
前記複数の第１の電極パッドのうちの１つを選択し、選択された電極パッドと前記第２の電極パッドとの間に電流又は電圧を印加する工程（ａ）と、
前記電流又は電圧が印加されて、前記モニタ用素子を流れる電流値又は前記モニタ用素子に印加される電圧値を測定する工程（ｂ）と、
前記工程（ａ）及び前記工程（ｂ）を、前記複数の第１の電極パッドに対して順次実施して、前記複数の被評価素子ごとの測定データを取得する工程（ｃ）と、
前記工程（ｃ）で取得された複数の測定データを互いに比較して、前記複数の測定データの最大値及び最小値を算出した後、当該最大値及び最小値を前記測定データから除く工程（ｄ）と、
前記工程（ｄ）を繰り返すことにより、前記工程（ｃ）で得られた複数の測定データの平均値を算出する工程（ｅ）とを備えていることを特徴とする半導体装置の評価方法。
【請求項６】
請求項２に記載の半導体装置を用いた半導体装置の評価方法であって、
前記複数の第１の電極パッドのうちの１つを選択し、選択された電極パッドと前記第２の電極パッドとの間に電流又は電圧を印加する工程（ａ）と、
前記電流又は電圧が印加されて、前記モニタ用素子を流れる電流値又は前記モニタ用素子に印加される電圧値を、前記第２の電極パッドと前記第３の電極パッドとの間で測定する工程（ｂ）と、
前記工程（ａ）及び前記工程（ｂ）を、前記複数の第１の電極パッドに対して順次実施して、前記複数の被評価素子ごとの測定データを取得する工程（ｃ）と、
前記工程（ｃ）で取得された複数の測定データを互いに比較して、前記複数の測定データの最大値及び最小値を算出した後、当該最大値及び最小値を前記測定データから除く工程（ｄ）と、
前記工程（ｄ）を繰り返すことにより、前記工程（ｃ）で得られた複数の測定データの平均値を算出する工程（ｅ）とを備えていることを特徴とする半導体装置の評価方法。
【請求項７】
前記モニタ用素子は、抵抗器であることを特徴とする請求項５又は６に記載の半導体装置の評価方法。
【請求項８】
前記複数の被評価素子は、抵抗器、トランジスタ又は容量素子であることを特徴とする請求項５〜７のうちのいずれか１項に記載の半導体装置の評価方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−１２３７３０（Ｐ２０１０−１２３７３０Ａ）
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願番号】特願２００８−２９５５６５（Ｐ２００８−２９５５６５）
【出願日】平成２０年１１月１９日（２００８．１１．１９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願日】平成２０年１１月１９日（２００８．１１．１９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]