【課題】基板におけるチップ面積の確保を容易に行うことができ、基板の保持方法による影響を受けることなく、また、高価な計測機器を用いることなく、高精度かつ簡便に、基板の歪みを測定することができる基板の歪み測定装置を提供する。
【解決手段】基板２０を保持する保持面に、前記基板２０に設けられた位置ズレ測定用のマーク４０の比較対象となる基準マーク５０を有する基板保持部３１と、前記基板２０を透過する光を照射する光源部３２と、前記光源部３２により前記光が前記基板２０に照射されることで得られる前記位置ズレ測定用のマーク４０と前記基準マーク５０との重なりを観察する観察部３３と、前記観察部３３により観察された前記重なりから、前記基準マーク５０に対する前記位置ズレ測定用のマーク４０のズレ量を算出する算出部３６と、前記算出部３６により算出された前記ズレ量から、前記基板の歪みを測定する測定部３７とを備える測定装置。 （もっと読む）

【課題】固体撮像装置の感度の低下を抑制しつつ、混色を低減させる。
【解決手段】赤色用イメージセンサ３ｒの光電変換部１２ｒは、青色用イメージセンサ３ｂの光電変換部１２ｂおよび緑色用イメージセンサ３ｇの光電変換部１２ｇに対して光入射面から深い位置に配置する。 （もっと読む）

【課題】良好な感度特性およびスミア特性を両立する撮像機能を備えた電子機器を提供する。
【解決手段】画素２１は、全ての画素２１において同時に光電変換部３１で発生した電荷をメモリ部３３に転送し、メタルゲート６１、６２を有する転送部３２、３４と、転送部３２、３４の周囲の層間絶縁膜６７を掘り込むことにより形成された溝部にメタル６６を埋め込むことにより形成される遮光部とを有する。また、遮光部は、その先端部が、転送部の周囲において、層間絶縁膜６７と半導体基板５１との間に形成されるライナー膜６５の膜厚よりも半導体基板側に突出するように形成される。 （もっと読む）

【課題】フォトダイオードに蓄積された電荷をより正確に読み出す。
【解決手段】固体撮像装置は、半導体基板１１と、半導体基板１１内に設けられ、第１導電型の半導体層を有するフォトダイオード１６と、フォトダイオード１６上に設けられ、上部又は全体が第２導電型の半導体層からなるシールド層２７と、半導体基板１１に設けられ、フォトダイオード１６に蓄積された電荷を浮遊拡散層に転送する転送トランジスタ２０とを含む。シールド層２７の上面は、半導体基板１１の上面より高い。 （もっと読む）

【課題】 垂直転送レジスタの電荷の掃き出し駆動を行う際に発生する、撮像素子のポテンシャル電位の揺れ量を軽減し、撮像素子の信号電荷の飽和容量が減少することを抑制する。
【解決手段】 ダイナミックレンジを必要とするときには、垂直ＣＣＤ２３に存在する偽信号電荷を排出するための垂直ＣＣＤ２３の駆動周波数が、ダイナミックレンジを必要としないときを下回り、且つ、信号電荷を転送するときよりも高くなるようにする。 （もっと読む）

【課題】クラックや剥がれ、空隙などの欠陥が少ない光導波路を有した固体撮像素子や、その製造方法を提供する。
【解決手段】 基板１０中に形成され光電変換により電荷を生じる受光部２と、基板１０上の受光部２に隣接する位置に形成されて受光部２が生じた電荷の転送を行う転送電極１２と、転送電極１２上に形成される上部構造１４〜１６と、をそれぞれ形成する。さらに、少なくとも受光部２の直上かつ上部構造１４〜１６に挟まれた空間に、光導波路１８を形成する。このとき、光導波路１８を成す材料を、少なくとも第１ステップ及び第２ステップにより成膜するが、第１ステップは、第２ステップよりも前に行い、第１ステップにおける成膜速度を、第２ステップにおける成膜速度よりも遅くする。 （もっと読む）

【課題】 欠陥画素をより精度良く検出するためには撮像素子の温度上昇や信号電荷の蓄積時間を必要とするため、工場出荷前の調整時間に時間が掛かり、生産効率性の点などにおいて問題があった。
【解決手段】 欠陥画素検出時に、撮像素子内の読み出しゲート部に存在する読み出し電極に印加する電位を読み出しゲート部における半導体基板の界面が空乏状態となるような電位を与えるように撮像素子の駆動方法を変更することにより、温度依存及び露光時間依存しているキズの発生頻度を上げ、欠陥画素検出時間の短縮及び検出精度を高めることができる。 （もっと読む）

【課題】ダーク成分やシェーディングの影響の抑制し、読み取り速度の高速化を図る。
【解決手段】リニアセンサ１０は、１次元方向に配列された複数の第１光電変換部１１ａを有する第１センサ列１２ａと、１次元方向に配列された複数の第２光電変換部１１ｂを有する第２センサ列１２ｂと、各第１光電変換部から信号電荷を読み出して列方向に転送する第１水平転送部１４ａと、各第２光電変換部から信号電荷を読み出して列方向に転送する第２水平転送部１４ｂと、第１水平転送部により転送された信号電荷を検出して出力し、第２水平転送部により転送された信号電荷を検出して出力する出力部１８とを備える。第１光電変換部１１ａは光が入射する開口を有する受光センサであり、第２光電変換部は光が入射する開口が塞がれた遮光センサであり、各遮光センサは各々対応する受光センサに隣接して設けられ、第１センサ列と第２センサ列とが並列に設けられて構成される。 （もっと読む）

【課題】分子検出および識別に応用する多接合フォトダイオードおよびその製造方法を提供する。
【解決手段】多接合フォトダイオードは、第１導電型ドーパントを有する基板と、第１導電型ドーパントを有するエピタキシー層と、第２導電型ドーパントを有する深ウェル領域と、第１導電型ドーパントを有する第１ウェル領域と、第２導電型ドーパントを有する第２ウェル領域と、第１導電型ドーパントを有する第３ウェル領域と、第２導電型ドーパントを有する第１ドープ領域とを含む半導体装置を提供する。エピタキシー層は、基板の上に配置され、深ウェル領域は、エピタキシー層の中に配置される。第１ウェル領域は、エピタキシー層に接続された３つの側辺を有し、深ウェル領域の中に配置される。第２ウェル領域は、第１ウェル領域の中に配置される。第３ウェル領域は、エピタキシー層に接続された３つの側辺を有し、第２ウェル領域の中に配置される。第１ドープ領域は、第３ウェル領域の中に配置される。 （もっと読む）

【課題】読み出し特性や感度劣化がなく、熱酸化処理による電荷転送電極間のギャップ部の拡大を回避することができ、これにより、微細で高速転送可能な固体撮像素子を実現する。
【解決手段】固体撮像素子１００において、垂直ＣＣＤ部１１０は、シリコン基板１内に形成され、信号電荷を転送する転送チャネル３と、シリコン基板１上にゲート絶縁膜７を介して転送チャネル３に沿って配列された複数の電荷転送電極８と、隣接する電荷転送電極８の間に絶縁材料を堆積して形成され、該隣接する電荷転送電極を電気的に分離する電極分離絶縁膜とを有する構造とし、受光部１０１は、シリコン基板１内に形成され、入射光の光電変換により信号電荷を生成する光電変換領域５と、該光電変換領域の表面部分の熱酸化により形成された熱酸化膜１１とを有する構造とした。 （もっと読む）

【課題】グローバルシャッタ機能を有し、白点及び暗電流の抑制が可能な固体撮像素子を提供する。
【解決手段】
半導体基体３１と、半導体基体３１に形成されているフォトダイオード３２と、フォトダイオード３２に蓄積された信号電荷が転送される浮遊拡散領域３５とを備える。さらに、半導体基体３１内において浮遊拡散領域３５を覆う半導体基体面と平行な水平遮光部３２Ａと、半導体基体３１面と垂直な垂直遮光部３２Ｂとからなる遮光層３２とを備える固体撮像素子３０を構成する。 （もっと読む）

【課題】安定した電気特性を有する薄膜トランジスタを有する電位保持機能の高い固体撮
像素子を提供する。
【解決手段】酸化物半導体層を用いて薄膜トランジスタのオフ電流を１×１０^−１３Ａ以
下とし、該薄膜トランジスタを固体撮像素子のリセットトランジスタ及び転送トランジス
タの両方に用いることで信号電荷蓄積部の電位が一定に保たれ、ダイナミックレンジを向
上させることができる。また、周辺回路に相補型金属酸化物半導体素子が作製可能なシリ
コン半導体を用いることで高速かつ低消費電力の半導体装置を作製することができる。 （もっと読む）

【課題】 本発明は、シリコンウエーハ中の酸素等不純物の悪影響がエピタキシャル層の撮像素子形成部分まで及ばないエピタキシャルウエーハ及びその製造方法を提供することを目的とする。
【解決手段】 撮像素子製造用のエピタキシャルウエーハを製造する方法であって、前記エピタキシャル層の成長前に、前記撮像素子の製造後において前記エピタキシャル層中の酸素濃度が４×１０^１７ａｔｏｍｓ／ｃｍ^３以上となる領域の厚さＸを計算し、前記エピタキシャル層の成長において、前記エピタキシャル層を、前記厚さＸに加えて、更に前記撮像素子の製造後におけるエピタキシャル層中の酸素濃度が４×１０^１７ａｔｏｍｓ／ｃｍ^３未満となる領域の厚さが６μｍ以上となる厚さで成長することを特徴とするエピタキシャルウエーハの製造方法。 （もっと読む）

【課題】ランダムノイズを低減する。
【解決手段】固体撮像装置は、基板上に形成され、光電変換部（PD）と複数の画素内トランジスタとからなる画素が２次元配列された画素アレイを備え、複数の画素内トランジスタのうちの所定の画素内トランジスタの電極、具体的には、増幅トランジスタのゲート電極のみに接続されるコンタクトの基板に平行な面の形状は、略長方形または略楕円形に形成される。本技術は、CMOSイメージセンサに適用することができる。 （もっと読む）

【課題】裏面照射型の固体撮像素子を備えたチップ領域が複数配列された固体撮像素子ウエハにおいて、個片化されるチップ領域のサイズを縮小し、これにより固体撮像素子の小型化を図る。
【解決手段】複数のチップ領域２００と、チップ領域２００を囲んで配置された分割領域３００と、各チップ領域２００に設けられた光電変換部２０と、各チップ領域２００において光電変換部２０に対する受光面Ａとは逆の表面側に設けられた駆動回路と、駆動回路に接続され各チップ領域２００において表面側に引き出されたデバイス用端子３３と、駆動回路に接続され分割領域３００において受光面Ａ側に露出された検査用端子４００とを備えた固体撮像素子ウエハ１００−１である。 （もっと読む）

【課題】画素特性を向上させるとともにスタンバイリーク電流を抑制することができるようにする。
【解決手段】本開示の撮像素子は、半導体基板の表面側に配線層が形成され、裏面側より入射した光を光電変換する裏面照射型の撮像素子であって、前記半導体基板の、画素が形成される画素部、および、周辺回路が形成される周辺回路部の、裏面界面上に形成される負の固定電荷を有する膜と、前記半導体基板の前記周辺回路部の、P型ウェルと前記裏面界面との間から前記周辺回路部と前記画素部との境界近傍まで形成されるN型の濃度が濃いN型領域とを備える。本開示は撮像素子、撮像装置、並びに、製造装置および方法に適用することができる。 （もっと読む）

【課題】裏面照射型の固体撮像素子の表面側のフォトダイオードと裏面側のマイクロレンズおよびカラーフィルタとのアライメント精度を向上させる。
【解決手段】裏面照射型の固体撮像素子１において、半導体基板としてのシリコン基板２の表面側に、被写体からの画像光を光電変換して撮像する複数の受光部（複数のフォトダイオード３）と、この受光部の形成時に用いた第１アライメントマークを基準にして所定位置に、シリコン基板２上の一または複数の層間膜（層間絶縁膜）を貫通してシリコン基板２に形成されたトレンチ構造の第２アライメントマーク１８とを有し、シリコン基板２の裏面側に、第２アライメントマーク１８を基準にして、複数の受光部のそれぞれに対応するように所定色配列のカラーフィルタ２１およびその上のマイクロレンズ２２がそれぞれ形成されている。 （もっと読む）

【課題】高いスループットで製造するために有利な製造方法を提供する。
【解決手段】第１領域１０１および第２領域１０２を有する半導体基板において、第１絶縁膜１１２、第２絶縁膜１１３および第３絶縁膜１２２を貫通する第１コンタクトホール形成工程と、第４絶縁膜１２０、第５絶縁膜１２１および第６絶縁膜１２２を貫通する第２コンタクトホール形成工程とを含み、前記第１，３，４，６絶縁膜は第１組成を有し、前記第２，４絶縁膜は前記第１組成とは異なる第２組成を有し、開口工程では、前記第２絶縁膜をエッチングストッパとして前記第３絶縁膜をエッチング後に、前記第２絶縁膜および前記第１絶縁膜を互いに異なるエッチング条件で第１コンタクトホールを形成し、前記第５絶縁膜をエッチングストッパとして前記第６絶縁膜をエッチング後に、前記第５，４絶縁膜を同一のエッチング条件で連続的にエッチングして、前記第２コンタクトホールを形成する。 （もっと読む）

【課題】ゲート電極の不純物濃度を好適に制御する半導体装置の製造方法を提供する。
【解決手段】第２トランジスタ１７０のゲート電極１７１を半導体基板１に対するマスクとして半導体基板１へイオン注入を行うことにより、第２トランジスタのドレイン１７５を形成するとともに、第２トランジスタ１７０のゲート電極１７１へイオン注入を行う。 （もっと読む）