撮像装置及びその駆動方法
【課題】 欠陥画素をより精度良く検出するためには撮像素子の温度上昇や信号電荷の蓄積時間を必要とするため、工場出荷前の調整時間に時間が掛かり、生産効率性の点などにおいて問題があった。
【解決手段】 欠陥画素検出時に、撮像素子内の読み出しゲート部に存在する読み出し電極に印加する電位を読み出しゲート部における半導体基板の界面が空乏状態となるような電位を与えるように撮像素子の駆動方法を変更することにより、温度依存及び露光時間依存しているキズの発生頻度を上げ、欠陥画素検出時間の短縮及び検出精度を高めることができる。
【解決手段】 欠陥画素検出時に、撮像素子内の読み出しゲート部に存在する読み出し電極に印加する電位を読み出しゲート部における半導体基板の界面が空乏状態となるような電位を与えるように撮像素子の駆動方法を変更することにより、温度依存及び露光時間依存しているキズの発生頻度を上げ、欠陥画素検出時間の短縮及び検出精度を高めることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置における画素欠陥検出・補正するための撮像素子駆動方法に関する。
【背景技術】
【０００２】
近年、デジタルカメラ、デジタルビデオカメラ、カメラ付携帯電話などの画像を記録する電子機器が普及は著しく、そのため高解像度化・高画質化などの要求が強くなってきており、撮像素子に対する画質面への要望は増える一方である。
【０００３】
撮像素子では、画像信号ではない暗電流成分が存在し、画像信号に重畳することで画質劣化の大きな要因となっている。特に暗電流成分が多く出力レベルの高い画素は白キズと称され、1画面に数個レベル発生している場合であっても画質を大きく損なってしまう。キズは撮像素子の製造時、または宇宙線などの高エネルギーの粒子線により画素が破壊されることにより、画素に欠陥が生じることで発生すると考えられ、一度発生したら少なくとも同じ温度条件下では消滅することは無いという技術的前提があった。
【０００４】
そこで従来におけるキズに対する対策としては、暗電流成分を出にくくし、キズが発生しにくい状況となるよう撮像素子の駆動方法を変更する方法と、撮像装置出荷前での工程調整時にキズを検出し、ユーザーなどによる撮影時において撮像装置にて補正する方法などが主に取られてきた。
【０００５】
暗電流成分を低く抑え、キズを出にくくする方法としては、特許文献１のように垂直電荷転送部の全ての転送電極に負電圧を印加し、電荷転送チャネルの表面を非空乏状態とすることで、暗電流の発生及び白キズを低減する方法が提案されている。この方法によれば、垂直電荷転送部の暗電流発生の低減のみならず、画素の白キズの低減にも効果があることが記載されている。
【０００６】
一方、工程調整などでのキズの検出では、一定条件下（同一温度、同一蓄積時間、遮光下）で画像を1枚撮影し、その画像から一定以上の出力レベルを示す画素をキズとして検出、キズとして検出された画素に対して、撮影時には周辺画素の出力情報を用いて情報を補完するという方法などが主にとられてきた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第２５０７０２７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが、特許文献１のように暗電流成分を抑えようとすると、全ての転送電極に負電圧を印加するためには垂直電荷転送部内に電位段差を設ける必要があり、製造工数の増加や垂直電荷転送部の最大電荷蓄積量が減少するなどの問題がある。
【０００９】
一方でキズ調整時において、キズ自身の信号レベルを大きくすることによりキズをより精度良く検出できるよう撮像素子の温度上昇や信号電荷の蓄積時間を必要があるため、工場出荷前の調整時間に時間が掛かり、生産効率性の点などにおいて問題があった。
【課題を解決するための手段】
【００１０】
本発明の撮像素子の駆動方法は、
入射光に応じた信号電荷を発生するフォトダイオードをマトリクス上に複数備える光電変換部、光電変換部から得られる信号電荷を読み出し動作を行う読み出しゲート部と、信号を垂直及び水平方向へそれぞれ転送する転送部を有する撮像素子の駆動方法であって、
該撮像素子の欠陥画素を検出する欠陥画素検出手段と、該欠陥画素検出手段によって検出されたその位置情報を元に欠陥画素を補正する欠陥画素補正手段と、該撮像素子を駆動する撮像系駆動回路を有する撮像装置において、
該欠陥画素検出時に欠陥画素検出用駆動タイミングとして、該読み出しゲート部直下における半導体基板の界面が空乏状態となるような電位を前記読み出しゲート部内の読み出し電極に印加することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、撮像素子の欠陥画素検出時において、温度依存及び露光時間依存しているキズの発生頻度を上げることにより、欠陥画素検出時間の短縮及び検出精度を高めることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る撮像装置のシステム構成例
【図２】本発明の実施例における撮像素子の構造の一例
【図３】図２に示す撮像素子の断面及びポテンシャル電位分布図
【図４】本発明の第１の実施例におけるフローチャート
【図５】本発明に係る読み出し電極の駆動タイミングチャート図
【図６】本発明の第２の実施例におけるフローチャート
【発明を実施するための形態】
【００１３】
以下、本発明について図面を用いて実施例を説明する。
【００１４】
撮像装置で発生するキズは大きく分けると二つに分類される。一つは撮像素子の構造的欠陥に起因する先天的キズであり、もう一つは宇宙線などの高エネルギー粒子による素子構造破壊による後天的キズである。
【００１５】
先天的キズは、撮像装置製造工程内の調整工程で検出を行っている。後天的キズについては、撮像装置の使用中において自動的にキズを検出する機能（ここでは自動調整機能と称す）をあらかじめ搭載しておき、ユーザーの使用状況に合わせて定期的に実行することでキズ検出及び補正を実施している。
【００１６】
以下、実施例1では撮像装置の製造工程における実施例を、実施例２では自動調整機能を搭載した撮像装置の実施例を説明する。
【００１７】
［実施例１］
デジタルカメラのような撮像装置は以下のようなシステム構成となっている（図１）。光学系１１１、撮像素子である撮像素子１１２、ＡＦＥ（アナログフロントエンド）１１３、デジタル信号処理回路１１４、光学系駆動回路１１５、タイミングジェネレータ１１６、制御部１１７、記憶保持部１１８、ヒューマンＩ／Ｆ制御（インターフェース）部１１９、ユーザーインターフェース１２０を有する構成となっている。
【００１８】
光学系１１１は、被写体からの入射光を撮像素子１１２の撮像面上に結像するレンズ１１１ａと、撮像素子１１２の撮像エリアの入射光を制御するメカニカルシャッタ１１１ｂとを有している。撮像素子１１２は、光学系を通して入射した光を光電変換して電気信号として出力する。
【００１９】
ＡＦＥ１１３は、アナログ信号処理回路であり、撮像素子１１２から出力されるアナログ信号に対して、Ｓ／Ｈ（サンプル／ホールド）やＡＧＣ（自動利得制御）などの信号処理を行った後、Ａ／Ｄ（アナログ／デジタル）変換する。デジタル信号処理回路１１４は、ＡＦＥ１１３から供給されるデジタル信号に対して、制御部１１７からの指示にしたがって各種の信号処理を行う。
【００２０】
デジタル信号処理回路内で行われる各種の信号処理とは、ホワイトバランス処理やガンマ処理、色差処理などのいわゆるカメラ信号処理や、カメラ制御用の検波データ（画面内の情報を示すデータ。明るさやコントラスト、色合い等）の計算処理を指す。
【００２１】
制御部１１７は、例えばマイクロコンピュータによって構成され、デジタル信号処理回路１１４から送られてきた検波データなどを基に現在の入力画像の状態を把握し、ヒューマンＩ／Ｆ制御部１１９を経由して送られてくる各種設定モードに応じた撮像制御を行い、撮像画制御用データとしてデジタル信号処理回路１１４に、あるいはレンズ制御データやメカニカルシャッタ制御データとして光学系駆動回路１１５に、あるいはタイミング制御データとしてタイミングジェネレータ１１６に、あるいはゲイン制御データとしてＡＦＥ１１３に送信する。
【００２２】
デジタル信号処理回路１１４、光学系駆動回路１１５、タイミングジェネレータ１１６およびＡＦＥ１１３は、制御部１１７から送られてきた制御値に応じた処理を行い、所望の信号処理・光学系の駆動・タイミング発生およびゲイン処理を実行する。撮像素子１１２は、タイミングジェネレータ１１６が発生する各種のタイミング信号に基づいて、画素アレイ部から任意の領域の信号を順次取り出してＡＦＥ１１３へと出力する。
【００２３】
制御部１１７は、被写体距離やＦ値、シャッタースピード、倍率等のカメラ制御情報をヒューマンＩ／Ｆ制御部１１９に送信し、ユーザーインターフェース１２０を介して現在のカメラの情報をユーザーに知らせている。このときユーザーインターフェイス１２０によって撮像素子１１２の感度をはじめとする撮影条件の設定ができる。
【００２４】
図２（ａ）に撮像素子の一例としてのＣＣＤ型撮像素子の概略構成図を示した。このＣＣＤ型撮像素子２１は、半導体基板上で水平方向および垂直方向に所定ピッチで配置され、入射光に応じた信号電荷を発生する複数の光電変換部２２と、光電変換部２２から読み出した信号電荷をそれぞれ垂直方向に転送する複数の垂直転送部２３と、垂直転送部２３から転送された信号電荷を水平方向に転送する水平転送部２４とを備えている。
【００２５】
そして、水平転送部２４の出力側にはフローティングデフュージョン部にて信号電荷を検出して、出力信号を生成する出力部２５が接続されている。
【００２６】
図２（ｂ）に一つの画素の拡大平面図を示す、垂直転送部２３は光電変換部２２に近接して図中垂直方向に沿って形成され信号電荷を蓄積するｎ型半導体層からなる垂直電荷転送チャネル２６、および垂直電荷転送チャネル２６の上方に配置された複数の垂直転送電極２７及び２８を有する。垂直転送電極２７は光電変換部２２から垂直転送部２３への信号読み出し電極を兼ねていることから光電変換部２２の近傍まで電極が伸びており、垂直転送電極２８は読み出し電極とならないため光電変換部２２から離れるように配置されている。各垂直転送電極２７、２８には、電荷転送用の駆動パルス、例えばφＶ１〜φＶ４が印加される。ここで、φＶi（iは１〜４）が印加される電極をＶiと表記するが、場合により垂直転送電極とも表記する。
【００２７】
撮影時の駆動では、信号読み出し時に読み出し電極ともなる垂直転送電極２７に十分高い電位（Ｖｈ）を与え、読み出しゲート部３２の電位が光電変換部２２の電位より高い状態にし、光電変換部２２から垂直転送部２３に信号電荷が転送できるようにしている。信号電荷を垂直転送部２３へ転送した後、信号電荷を転送する際には垂直転送電極２７及び２８にＶｈ＞Ｖｍ＞Ｖｌの電位関係にあるＶｍとＶｌを適宜与え、垂直電荷転送チャネルのポテンシャルを変えていくことにより電荷転送を行う。
【００２８】
図３に図２（ｂ）に示すＡ１−Ａ２断面図をポテンシャル電位分布図と併せて（ａ）に、Ｂ１−Ｂ２断面図をポテンシャル電位分布図と併せて（ｂ）に示した。図示したように、シリコン基板上にゲート絶縁膜３１を形成し、さらにゲート絶縁膜３１の上に垂直転送電極２７（Ｖ１もしくはＶ３）及び２８（Ｖ２もしくはＶ４）を形成している。
【００２９】
シリコン基板とゲート絶縁膜３１との界面付近にシリコン結晶における格子欠陥が存在しており、この部分における界面準位から発生する電子がフォトダイオードである光電変換部２２に入ると、白キズの発生原因となる。そのため現在では白キズを低減させるために、フォトダイオードの表面をＰ＋層で覆う構成にすることが多い。これにより、界面付近でのホール密度を増加させ、界面で発生した電子を速やかにホールと再結合させることが可能となる。したがって、光電変換部２２表面のＰ＋層が十分に機能していれば、白キズを招く電子の主な発生源は光電変換部２２と垂直転送部２３との間の領域（図中×印で示す）となる。なお、垂直転送部２３でも同様に格子欠陥が存在するが、これについてはここでは言及しない。
【００３０】
図３（ａ）のポテンシャル電位図に示すように、垂直転送電極２７にミディアムレベルの電圧Ｖｍ（０Ｖ等）を印加する場合には、シリコン基板とゲート絶縁膜３１との界面で発生した電子が光電変換部２２に入り込み、白キズが発生しやすくなる。一方、図３（ｂ）のポテンシャル電位図に示すように、垂直転送電極２８に電圧Ｖｍを印加しても、白キズの発生は特に問題とならない。
【００３１】
垂直転送電極２８は読み出し電極ではないため、光電変換部２２から離れて配置されており、そのために、読み出しゲート部３２に相当する部分の素子分離領域３３のポテンシャルは高い。したがって、素子分離領域３３にはホールが蓄積された状態となり、この部分に存在する格子欠陥から発生する電子はホールと再結合することで、白キズの発生が抑制される。
【００３２】
図４は本発明の実施例１に係るキズ検出におけるフローチャート図である。
【００３３】
キズ検出が開始されると、Ｓ４０１にて制御部１１７から指令を受け、光学系１１１に含まれるメカニカルシャッタ１１１ｂを閉じ、撮像素子駆動モードをキズ検出モードに設定、ＡＦＥ１１３に所定のゲインG1に設定する。Ｓ４０２にて制御部１１７から、ＡＦＥ１１３、タイミングジェネレータ１１６、光学系を制御して所定の蓄積時間で撮影を行う。撮影時に取得された画像は信号処理回路１１４に送られる。Ｓ４０３では、信号処理回路１１４にて対象の画素とその周辺の画素とを比較、対象の画素の出力レベルが周辺の画素の出力レベルの平均値と比べ所定の値Th以上高い場合はキズと判定する。そうでなければキズでないと判定する。キズと判定された場合にはＳ４０４へ進み、検出されたキズアドレスを記憶保持部２６に格納し、その後Ｓ４０５に進む。キズでないと判定された場合はＳ４０５に進む。Ｓ４０３からＳ４０５までのサイクルを撮影された画像の所定の領域内の全ての画素について検出を行ったのち、撮像システムの撮影待機状態へと戻る。
【００３４】
図５は本発明の実施例１に係る撮像システムの欠陥画素検出モードへ移行した際の画素読み出し電極となる（図２でのφＶ１、φＶ３）垂直転送電極２７へ与えるタイミングチャートを示した図である。
【００３５】
図５にてｔ１は光電変換部２２へ信号蓄積するための露光期間、ｔ２は垂直転送部２３に存在する暗電流を垂直転送部２３から吐き出すために信号電荷転送時より高速に駆動する期間、ｔ３は光電変換部２２から垂直転送部２３へ信号電荷を転送する期間であり、ｔ３期間以降は垂直転送部２３によって垂直方向に転送されていくことになる。
【００３６】
図４のフローチャートにてＳ４０１に移行した際に制御部１１７から命令が出され、タイミングジェネレータ１１６から撮像素子１１２内に存在する垂直転送電極２７に対して図５に示されるタイミングが与えられ、ｔ１、ｔ２、ｔ３へと移行していく。
【００３７】
Ｓ４０１にて欠陥画素検出モードへ移行した際も信号読み出し及び垂直転送は通常撮影と同じシーケンスを用いるが、露光期間となる電荷蓄積時間においては読み出し電極となる垂直転送電極２７をすべてＶｍ電位とする。
【００３８】
工程でのキズ調整時に図５のような駆動モードに変更することにより、シリコン基板とゲート絶縁膜３１との界面で発生しやすくなっている電子が光電変換部２２に入り込むことが要因であるキズの発生頻度が高まり、温度や露光時間依存しているキズについて、温度上昇や露光時間を待つことなく、結果として調整時間の短縮及びキズ検出精度の向上を図ることが出来る。
【００３９】
［実施例２］
以下に本発明の実施例２について説明する。
【００４０】
実施例２では、撮像装置自体にキズの自動調整機能を搭載した実施例について記述する。
【００４１】
撮像装置のシステム構成は実施例１で示したものと同様であるため説明を省略する。
【００４２】
図６は本発明の実施例２におけるキズ検出時のフローチャートである。
【００４３】
ユーザーなどにより撮像装置に電源が投入されると（Ｓ６０１）、図１における温度センサ２７にて撮像素子の温度情報を制御部が取り入れ、撮像素子の温度ｔが指定温度Ｔ以上か以下かを判定する（Ｓ６０２）。指定温度Ｔ以下だった場合はＳ６０３へと遷移し、制御部１１７から命令が出され、タイミングジェネレータ１１６から撮像素子１１２内に存在する垂直転送電極２７に対して図５に示されるタイミングが与えられる。その後、Ｓ６０４、Ｓ６０５へと遷移し、制御部１１７から、ＡＦＥ１１３、タイミングジェネレータ１１６、光学系を制御して所定の蓄積時間で撮影を行う。
【００４４】
Ｓ６０２にて撮像素子１１２が指定温度Ｔ以上である場合はＳ６０４、Ｓ６０５へと遷移し、撮像素子の駆動モードをキズ検出駆動モードに切り替えずに、上記同様に所定の蓄積時間にて撮影を行う。
【００４５】
撮影時に取得された画像は信号処理回路１１４に送られる。Ｓ６０６では、信号処理回路１１４にて対象の画素とその周辺の画素とを比較、対象の画素の出力レベルが周辺の画素の出力レベルの平均値と比べ所定の値以上高い場合はキズと判定する。そうでなければキズでないと判定する。キズと判定された場合にはＳ６０７へ進み、記憶保持部１１８に格納されている以前検出されたキズアドレスと比較する。記憶保持部１１８に同一のキズアドレスが既に格納されていればそのままＳ６０９へ、格納されていなければＳ６０８へ進み、記憶保持部１１８に格納してからＳ６０９へ進む。Ｓ６０６からＳ６０９までのサイクルを撮影された画像の所定の領域内の全ての画素について検出を行ったのち、撮像システムの通常時の撮影待機状態へと戻る。
【００４６】
Ｓ６０３にて切り替える図５のタイミングチャートについては実施例１と同様であるため個々では説明を省略する。
【００４７】
なお、本実施例のＳ６０２にて温度確認をしているのは、撮像素子１１２の暗電流を必要以上に上げてしまうと、得られる画像のノイズが多くなることで必要以上にキズ検出をしてしまう恐れがあるため、補正後の画像劣化などの影響を与える可能性があるためである。
【００４８】
以上、本発明の実施例２について説明してきたが、上記実施することにより撮像装置起動時、もしくは撮影待機中などにおいてキズの自動調整を行う場合に、キズの発生頻度を高めるため温度上昇待ちをする必要が無くなり、キズの検出精度の向上及び検出速度の向上が見込まれ、ユーザーに対しての使用感悪化を最低限にすることができる。
【００４９】
また、本実施例２では電源起動時における説明としたが、ユーザーによる電源ＯＦＦ操作時においてもＳ６０１を電源ＯＦＦ操作とし、すべてのフローが終わった時点で電源ＯＦＦにするなどすることなども可能である。
【００５０】
以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。上述の実施形態の一部を適宜組み合わせてもよい。
【符号の説明】
【００５１】
１１２ 撮像素子
１１３ ＡＦＥ（アナログフロントエンド）
１１４ デジタル信号処理回路
１１６ タイミングジェネレータ
１１７ 制御部
１１８ 記憶保持部
２７ 温度センサ
２２ 光電変換部
２７ 垂直転送電極
３１ ゲート絶縁膜
３２ 読み出しゲート部
３３ 素子分離領域
【技術分野】
【０００１】
本発明は、撮像装置における画素欠陥検出・補正するための撮像素子駆動方法に関する。
【背景技術】
【０００２】
近年、デジタルカメラ、デジタルビデオカメラ、カメラ付携帯電話などの画像を記録する電子機器が普及は著しく、そのため高解像度化・高画質化などの要求が強くなってきており、撮像素子に対する画質面への要望は増える一方である。
【０００３】
撮像素子では、画像信号ではない暗電流成分が存在し、画像信号に重畳することで画質劣化の大きな要因となっている。特に暗電流成分が多く出力レベルの高い画素は白キズと称され、1画面に数個レベル発生している場合であっても画質を大きく損なってしまう。キズは撮像素子の製造時、または宇宙線などの高エネルギーの粒子線により画素が破壊されることにより、画素に欠陥が生じることで発生すると考えられ、一度発生したら少なくとも同じ温度条件下では消滅することは無いという技術的前提があった。
【０００４】
そこで従来におけるキズに対する対策としては、暗電流成分を出にくくし、キズが発生しにくい状況となるよう撮像素子の駆動方法を変更する方法と、撮像装置出荷前での工程調整時にキズを検出し、ユーザーなどによる撮影時において撮像装置にて補正する方法などが主に取られてきた。
【０００５】
暗電流成分を低く抑え、キズを出にくくする方法としては、特許文献１のように垂直電荷転送部の全ての転送電極に負電圧を印加し、電荷転送チャネルの表面を非空乏状態とすることで、暗電流の発生及び白キズを低減する方法が提案されている。この方法によれば、垂直電荷転送部の暗電流発生の低減のみならず、画素の白キズの低減にも効果があることが記載されている。
【０００６】
一方、工程調整などでのキズの検出では、一定条件下（同一温度、同一蓄積時間、遮光下）で画像を1枚撮影し、その画像から一定以上の出力レベルを示す画素をキズとして検出、キズとして検出された画素に対して、撮影時には周辺画素の出力情報を用いて情報を補完するという方法などが主にとられてきた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第２５０７０２７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが、特許文献１のように暗電流成分を抑えようとすると、全ての転送電極に負電圧を印加するためには垂直電荷転送部内に電位段差を設ける必要があり、製造工数の増加や垂直電荷転送部の最大電荷蓄積量が減少するなどの問題がある。
【０００９】
一方でキズ調整時において、キズ自身の信号レベルを大きくすることによりキズをより精度良く検出できるよう撮像素子の温度上昇や信号電荷の蓄積時間を必要があるため、工場出荷前の調整時間に時間が掛かり、生産効率性の点などにおいて問題があった。
【課題を解決するための手段】
【００１０】
本発明の撮像素子の駆動方法は、
入射光に応じた信号電荷を発生するフォトダイオードをマトリクス上に複数備える光電変換部、光電変換部から得られる信号電荷を読み出し動作を行う読み出しゲート部と、信号を垂直及び水平方向へそれぞれ転送する転送部を有する撮像素子の駆動方法であって、
該撮像素子の欠陥画素を検出する欠陥画素検出手段と、該欠陥画素検出手段によって検出されたその位置情報を元に欠陥画素を補正する欠陥画素補正手段と、該撮像素子を駆動する撮像系駆動回路を有する撮像装置において、
該欠陥画素検出時に欠陥画素検出用駆動タイミングとして、該読み出しゲート部直下における半導体基板の界面が空乏状態となるような電位を前記読み出しゲート部内の読み出し電極に印加することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、撮像素子の欠陥画素検出時において、温度依存及び露光時間依存しているキズの発生頻度を上げることにより、欠陥画素検出時間の短縮及び検出精度を高めることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る撮像装置のシステム構成例
【図２】本発明の実施例における撮像素子の構造の一例
【図３】図２に示す撮像素子の断面及びポテンシャル電位分布図
【図４】本発明の第１の実施例におけるフローチャート
【図５】本発明に係る読み出し電極の駆動タイミングチャート図
【図６】本発明の第２の実施例におけるフローチャート
【発明を実施するための形態】
【００１３】
以下、本発明について図面を用いて実施例を説明する。
【００１４】
撮像装置で発生するキズは大きく分けると二つに分類される。一つは撮像素子の構造的欠陥に起因する先天的キズであり、もう一つは宇宙線などの高エネルギー粒子による素子構造破壊による後天的キズである。
【００１５】
先天的キズは、撮像装置製造工程内の調整工程で検出を行っている。後天的キズについては、撮像装置の使用中において自動的にキズを検出する機能（ここでは自動調整機能と称す）をあらかじめ搭載しておき、ユーザーの使用状況に合わせて定期的に実行することでキズ検出及び補正を実施している。
【００１６】
以下、実施例1では撮像装置の製造工程における実施例を、実施例２では自動調整機能を搭載した撮像装置の実施例を説明する。
【００１７】
［実施例１］
デジタルカメラのような撮像装置は以下のようなシステム構成となっている（図１）。光学系１１１、撮像素子である撮像素子１１２、ＡＦＥ（アナログフロントエンド）１１３、デジタル信号処理回路１１４、光学系駆動回路１１５、タイミングジェネレータ１１６、制御部１１７、記憶保持部１１８、ヒューマンＩ／Ｆ制御（インターフェース）部１１９、ユーザーインターフェース１２０を有する構成となっている。
【００１８】
光学系１１１は、被写体からの入射光を撮像素子１１２の撮像面上に結像するレンズ１１１ａと、撮像素子１１２の撮像エリアの入射光を制御するメカニカルシャッタ１１１ｂとを有している。撮像素子１１２は、光学系を通して入射した光を光電変換して電気信号として出力する。
【００１９】
ＡＦＥ１１３は、アナログ信号処理回路であり、撮像素子１１２から出力されるアナログ信号に対して、Ｓ／Ｈ（サンプル／ホールド）やＡＧＣ（自動利得制御）などの信号処理を行った後、Ａ／Ｄ（アナログ／デジタル）変換する。デジタル信号処理回路１１４は、ＡＦＥ１１３から供給されるデジタル信号に対して、制御部１１７からの指示にしたがって各種の信号処理を行う。
【００２０】
デジタル信号処理回路内で行われる各種の信号処理とは、ホワイトバランス処理やガンマ処理、色差処理などのいわゆるカメラ信号処理や、カメラ制御用の検波データ（画面内の情報を示すデータ。明るさやコントラスト、色合い等）の計算処理を指す。
【００２１】
制御部１１７は、例えばマイクロコンピュータによって構成され、デジタル信号処理回路１１４から送られてきた検波データなどを基に現在の入力画像の状態を把握し、ヒューマンＩ／Ｆ制御部１１９を経由して送られてくる各種設定モードに応じた撮像制御を行い、撮像画制御用データとしてデジタル信号処理回路１１４に、あるいはレンズ制御データやメカニカルシャッタ制御データとして光学系駆動回路１１５に、あるいはタイミング制御データとしてタイミングジェネレータ１１６に、あるいはゲイン制御データとしてＡＦＥ１１３に送信する。
【００２２】
デジタル信号処理回路１１４、光学系駆動回路１１５、タイミングジェネレータ１１６およびＡＦＥ１１３は、制御部１１７から送られてきた制御値に応じた処理を行い、所望の信号処理・光学系の駆動・タイミング発生およびゲイン処理を実行する。撮像素子１１２は、タイミングジェネレータ１１６が発生する各種のタイミング信号に基づいて、画素アレイ部から任意の領域の信号を順次取り出してＡＦＥ１１３へと出力する。
【００２３】
制御部１１７は、被写体距離やＦ値、シャッタースピード、倍率等のカメラ制御情報をヒューマンＩ／Ｆ制御部１１９に送信し、ユーザーインターフェース１２０を介して現在のカメラの情報をユーザーに知らせている。このときユーザーインターフェイス１２０によって撮像素子１１２の感度をはじめとする撮影条件の設定ができる。
【００２４】
図２（ａ）に撮像素子の一例としてのＣＣＤ型撮像素子の概略構成図を示した。このＣＣＤ型撮像素子２１は、半導体基板上で水平方向および垂直方向に所定ピッチで配置され、入射光に応じた信号電荷を発生する複数の光電変換部２２と、光電変換部２２から読み出した信号電荷をそれぞれ垂直方向に転送する複数の垂直転送部２３と、垂直転送部２３から転送された信号電荷を水平方向に転送する水平転送部２４とを備えている。
【００２５】
そして、水平転送部２４の出力側にはフローティングデフュージョン部にて信号電荷を検出して、出力信号を生成する出力部２５が接続されている。
【００２６】
図２（ｂ）に一つの画素の拡大平面図を示す、垂直転送部２３は光電変換部２２に近接して図中垂直方向に沿って形成され信号電荷を蓄積するｎ型半導体層からなる垂直電荷転送チャネル２６、および垂直電荷転送チャネル２６の上方に配置された複数の垂直転送電極２７及び２８を有する。垂直転送電極２７は光電変換部２２から垂直転送部２３への信号読み出し電極を兼ねていることから光電変換部２２の近傍まで電極が伸びており、垂直転送電極２８は読み出し電極とならないため光電変換部２２から離れるように配置されている。各垂直転送電極２７、２８には、電荷転送用の駆動パルス、例えばφＶ１〜φＶ４が印加される。ここで、φＶi（iは１〜４）が印加される電極をＶiと表記するが、場合により垂直転送電極とも表記する。
【００２７】
撮影時の駆動では、信号読み出し時に読み出し電極ともなる垂直転送電極２７に十分高い電位（Ｖｈ）を与え、読み出しゲート部３２の電位が光電変換部２２の電位より高い状態にし、光電変換部２２から垂直転送部２３に信号電荷が転送できるようにしている。信号電荷を垂直転送部２３へ転送した後、信号電荷を転送する際には垂直転送電極２７及び２８にＶｈ＞Ｖｍ＞Ｖｌの電位関係にあるＶｍとＶｌを適宜与え、垂直電荷転送チャネルのポテンシャルを変えていくことにより電荷転送を行う。
【００２８】
図３に図２（ｂ）に示すＡ１−Ａ２断面図をポテンシャル電位分布図と併せて（ａ）に、Ｂ１−Ｂ２断面図をポテンシャル電位分布図と併せて（ｂ）に示した。図示したように、シリコン基板上にゲート絶縁膜３１を形成し、さらにゲート絶縁膜３１の上に垂直転送電極２７（Ｖ１もしくはＶ３）及び２８（Ｖ２もしくはＶ４）を形成している。
【００２９】
シリコン基板とゲート絶縁膜３１との界面付近にシリコン結晶における格子欠陥が存在しており、この部分における界面準位から発生する電子がフォトダイオードである光電変換部２２に入ると、白キズの発生原因となる。そのため現在では白キズを低減させるために、フォトダイオードの表面をＰ＋層で覆う構成にすることが多い。これにより、界面付近でのホール密度を増加させ、界面で発生した電子を速やかにホールと再結合させることが可能となる。したがって、光電変換部２２表面のＰ＋層が十分に機能していれば、白キズを招く電子の主な発生源は光電変換部２２と垂直転送部２３との間の領域（図中×印で示す）となる。なお、垂直転送部２３でも同様に格子欠陥が存在するが、これについてはここでは言及しない。
【００３０】
図３（ａ）のポテンシャル電位図に示すように、垂直転送電極２７にミディアムレベルの電圧Ｖｍ（０Ｖ等）を印加する場合には、シリコン基板とゲート絶縁膜３１との界面で発生した電子が光電変換部２２に入り込み、白キズが発生しやすくなる。一方、図３（ｂ）のポテンシャル電位図に示すように、垂直転送電極２８に電圧Ｖｍを印加しても、白キズの発生は特に問題とならない。
【００３１】
垂直転送電極２８は読み出し電極ではないため、光電変換部２２から離れて配置されており、そのために、読み出しゲート部３２に相当する部分の素子分離領域３３のポテンシャルは高い。したがって、素子分離領域３３にはホールが蓄積された状態となり、この部分に存在する格子欠陥から発生する電子はホールと再結合することで、白キズの発生が抑制される。
【００３２】
図４は本発明の実施例１に係るキズ検出におけるフローチャート図である。
【００３３】
キズ検出が開始されると、Ｓ４０１にて制御部１１７から指令を受け、光学系１１１に含まれるメカニカルシャッタ１１１ｂを閉じ、撮像素子駆動モードをキズ検出モードに設定、ＡＦＥ１１３に所定のゲインG1に設定する。Ｓ４０２にて制御部１１７から、ＡＦＥ１１３、タイミングジェネレータ１１６、光学系を制御して所定の蓄積時間で撮影を行う。撮影時に取得された画像は信号処理回路１１４に送られる。Ｓ４０３では、信号処理回路１１４にて対象の画素とその周辺の画素とを比較、対象の画素の出力レベルが周辺の画素の出力レベルの平均値と比べ所定の値Th以上高い場合はキズと判定する。そうでなければキズでないと判定する。キズと判定された場合にはＳ４０４へ進み、検出されたキズアドレスを記憶保持部２６に格納し、その後Ｓ４０５に進む。キズでないと判定された場合はＳ４０５に進む。Ｓ４０３からＳ４０５までのサイクルを撮影された画像の所定の領域内の全ての画素について検出を行ったのち、撮像システムの撮影待機状態へと戻る。
【００３４】
図５は本発明の実施例１に係る撮像システムの欠陥画素検出モードへ移行した際の画素読み出し電極となる（図２でのφＶ１、φＶ３）垂直転送電極２７へ与えるタイミングチャートを示した図である。
【００３５】
図５にてｔ１は光電変換部２２へ信号蓄積するための露光期間、ｔ２は垂直転送部２３に存在する暗電流を垂直転送部２３から吐き出すために信号電荷転送時より高速に駆動する期間、ｔ３は光電変換部２２から垂直転送部２３へ信号電荷を転送する期間であり、ｔ３期間以降は垂直転送部２３によって垂直方向に転送されていくことになる。
【００３６】
図４のフローチャートにてＳ４０１に移行した際に制御部１１７から命令が出され、タイミングジェネレータ１１６から撮像素子１１２内に存在する垂直転送電極２７に対して図５に示されるタイミングが与えられ、ｔ１、ｔ２、ｔ３へと移行していく。
【００３７】
Ｓ４０１にて欠陥画素検出モードへ移行した際も信号読み出し及び垂直転送は通常撮影と同じシーケンスを用いるが、露光期間となる電荷蓄積時間においては読み出し電極となる垂直転送電極２７をすべてＶｍ電位とする。
【００３８】
工程でのキズ調整時に図５のような駆動モードに変更することにより、シリコン基板とゲート絶縁膜３１との界面で発生しやすくなっている電子が光電変換部２２に入り込むことが要因であるキズの発生頻度が高まり、温度や露光時間依存しているキズについて、温度上昇や露光時間を待つことなく、結果として調整時間の短縮及びキズ検出精度の向上を図ることが出来る。
【００３９】
［実施例２］
以下に本発明の実施例２について説明する。
【００４０】
実施例２では、撮像装置自体にキズの自動調整機能を搭載した実施例について記述する。
【００４１】
撮像装置のシステム構成は実施例１で示したものと同様であるため説明を省略する。
【００４２】
図６は本発明の実施例２におけるキズ検出時のフローチャートである。
【００４３】
ユーザーなどにより撮像装置に電源が投入されると（Ｓ６０１）、図１における温度センサ２７にて撮像素子の温度情報を制御部が取り入れ、撮像素子の温度ｔが指定温度Ｔ以上か以下かを判定する（Ｓ６０２）。指定温度Ｔ以下だった場合はＳ６０３へと遷移し、制御部１１７から命令が出され、タイミングジェネレータ１１６から撮像素子１１２内に存在する垂直転送電極２７に対して図５に示されるタイミングが与えられる。その後、Ｓ６０４、Ｓ６０５へと遷移し、制御部１１７から、ＡＦＥ１１３、タイミングジェネレータ１１６、光学系を制御して所定の蓄積時間で撮影を行う。
【００４４】
Ｓ６０２にて撮像素子１１２が指定温度Ｔ以上である場合はＳ６０４、Ｓ６０５へと遷移し、撮像素子の駆動モードをキズ検出駆動モードに切り替えずに、上記同様に所定の蓄積時間にて撮影を行う。
【００４５】
撮影時に取得された画像は信号処理回路１１４に送られる。Ｓ６０６では、信号処理回路１１４にて対象の画素とその周辺の画素とを比較、対象の画素の出力レベルが周辺の画素の出力レベルの平均値と比べ所定の値以上高い場合はキズと判定する。そうでなければキズでないと判定する。キズと判定された場合にはＳ６０７へ進み、記憶保持部１１８に格納されている以前検出されたキズアドレスと比較する。記憶保持部１１８に同一のキズアドレスが既に格納されていればそのままＳ６０９へ、格納されていなければＳ６０８へ進み、記憶保持部１１８に格納してからＳ６０９へ進む。Ｓ６０６からＳ６０９までのサイクルを撮影された画像の所定の領域内の全ての画素について検出を行ったのち、撮像システムの通常時の撮影待機状態へと戻る。
【００４６】
Ｓ６０３にて切り替える図５のタイミングチャートについては実施例１と同様であるため個々では説明を省略する。
【００４７】
なお、本実施例のＳ６０２にて温度確認をしているのは、撮像素子１１２の暗電流を必要以上に上げてしまうと、得られる画像のノイズが多くなることで必要以上にキズ検出をしてしまう恐れがあるため、補正後の画像劣化などの影響を与える可能性があるためである。
【００４８】
以上、本発明の実施例２について説明してきたが、上記実施することにより撮像装置起動時、もしくは撮影待機中などにおいてキズの自動調整を行う場合に、キズの発生頻度を高めるため温度上昇待ちをする必要が無くなり、キズの検出精度の向上及び検出速度の向上が見込まれ、ユーザーに対しての使用感悪化を最低限にすることができる。
【００４９】
また、本実施例２では電源起動時における説明としたが、ユーザーによる電源ＯＦＦ操作時においてもＳ６０１を電源ＯＦＦ操作とし、すべてのフローが終わった時点で電源ＯＦＦにするなどすることなども可能である。
【００５０】
以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。上述の実施形態の一部を適宜組み合わせてもよい。
【符号の説明】
【００５１】
１１２ 撮像素子
１１３ ＡＦＥ（アナログフロントエンド）
１１４ デジタル信号処理回路
１１６ タイミングジェネレータ
１１７ 制御部
１１８ 記憶保持部
２７ 温度センサ
２２ 光電変換部
２７ 垂直転送電極
３１ ゲート絶縁膜
３２ 読み出しゲート部
３３ 素子分離領域
【特許請求の範囲】
【請求項１】
入射光に応じた信号電荷を発生するフォトダイオードをマトリクス上に複数備える光電変換部、光電変換部から得られる信号電荷を読み出し動作を行う読み出しゲート部と、信号を垂直及び水平方向へそれぞれ転送する転送部を有する撮像素子の駆動方法であって、
該撮像素子の欠陥画素を検出する欠陥画素検出手段と、該欠陥画素検出手段によって検出されたその位置情報を元に欠陥画素を補正する欠陥画素補正手段と、該撮像素子を駆動する撮像系駆動回路を有する撮像装置において、
該欠陥画素検出時に欠陥画素検出用駆動タイミングとして、該読み出しゲート部直下における半導体基板の界面が空乏状態となるような電位を前記読み出しゲート部内の読み出し電極に印加することを特徴とする撮像素子の駆動方法。
【請求項２】
該欠陥画素検出時において該読み出し電極に印加する電位は、
該読み出しゲート部直下における半導体基板の界面が空乏状態となる電位であり、
かつ該読み出しゲート部直下における半導体基板の界面が非空乏状態となる電位より高く、
かつ該光電変換部から信号電荷を読み出す際の印加電位よりは低いこと
を特徴とする請求項１に記載の撮像素子の駆動方法。
【請求項３】
該欠陥画素検出用駆動タイミングは、少なくとも信号電荷蓄積時にて実施することを特徴とする請求項１に記載の撮像素子の駆動方法。
【請求項４】
入射光に応じた信号電荷を発生するフォトダイオードをマトリクス上に複数備える光電変換部、光電変換部から得られる信号電荷を読み出し動作を行う読み出しゲート部と、信号を垂直及び水平方向へそれぞれ転送する転送部を有する撮像素子の駆動方法であって、
該撮像素子の欠陥画素を検出する欠陥画素検出手段と、該欠陥画素検出手段によって検出されたその位置情報を元に欠陥画素を補正する欠陥画素補正手段と、該撮像素子を駆動する撮像系駆動回路と、該撮像素子の温度状況を検知する温度検知手段を有する撮像装置において、
該欠陥画素検出時に、該温度検知手段にて該撮像素子の温度が指定温度以上であった場合は撮像駆動タイミングを通常撮影駆動とし、該撮像素子の温度が指定温度以下である場合は欠陥画素検出用駆動タイミングとして、該読み出しゲート部直下における半導体基板の界面が空乏状態となるような電位を前記読み出しゲート部内の読み出し電極に印加することを特徴とする撮像素子の駆動方法。
【請求項５】
該欠陥画素検出時において該読み出し電極に印加する電位は、
該読み出しゲート部直下における半導体基板の界面が空乏状態となる電位であり、
かつ該読み出しゲート部直下における半導体基板の界面が非空乏状態となる電位より高く、
かつ該光電変換部から信号電荷を読み出す際の印加電位よりは低いこと
を特徴とする請求項４に記載の撮像素子の駆動方法。
【請求項６】
該欠陥画素検出用駆動タイミングは、少なくとも信号電荷蓄積時にて実施することを特徴とする請求項４に記載の撮像素子の駆動方法。
【請求項１】
入射光に応じた信号電荷を発生するフォトダイオードをマトリクス上に複数備える光電変換部、光電変換部から得られる信号電荷を読み出し動作を行う読み出しゲート部と、信号を垂直及び水平方向へそれぞれ転送する転送部を有する撮像素子の駆動方法であって、
該撮像素子の欠陥画素を検出する欠陥画素検出手段と、該欠陥画素検出手段によって検出されたその位置情報を元に欠陥画素を補正する欠陥画素補正手段と、該撮像素子を駆動する撮像系駆動回路を有する撮像装置において、
該欠陥画素検出時に欠陥画素検出用駆動タイミングとして、該読み出しゲート部直下における半導体基板の界面が空乏状態となるような電位を前記読み出しゲート部内の読み出し電極に印加することを特徴とする撮像素子の駆動方法。
【請求項２】
該欠陥画素検出時において該読み出し電極に印加する電位は、
該読み出しゲート部直下における半導体基板の界面が空乏状態となる電位であり、
かつ該読み出しゲート部直下における半導体基板の界面が非空乏状態となる電位より高く、
かつ該光電変換部から信号電荷を読み出す際の印加電位よりは低いこと
を特徴とする請求項１に記載の撮像素子の駆動方法。
【請求項３】
該欠陥画素検出用駆動タイミングは、少なくとも信号電荷蓄積時にて実施することを特徴とする請求項１に記載の撮像素子の駆動方法。
【請求項４】
入射光に応じた信号電荷を発生するフォトダイオードをマトリクス上に複数備える光電変換部、光電変換部から得られる信号電荷を読み出し動作を行う読み出しゲート部と、信号を垂直及び水平方向へそれぞれ転送する転送部を有する撮像素子の駆動方法であって、
該撮像素子の欠陥画素を検出する欠陥画素検出手段と、該欠陥画素検出手段によって検出されたその位置情報を元に欠陥画素を補正する欠陥画素補正手段と、該撮像素子を駆動する撮像系駆動回路と、該撮像素子の温度状況を検知する温度検知手段を有する撮像装置において、
該欠陥画素検出時に、該温度検知手段にて該撮像素子の温度が指定温度以上であった場合は撮像駆動タイミングを通常撮影駆動とし、該撮像素子の温度が指定温度以下である場合は欠陥画素検出用駆動タイミングとして、該読み出しゲート部直下における半導体基板の界面が空乏状態となるような電位を前記読み出しゲート部内の読み出し電極に印加することを特徴とする撮像素子の駆動方法。
【請求項５】
該欠陥画素検出時において該読み出し電極に印加する電位は、
該読み出しゲート部直下における半導体基板の界面が空乏状態となる電位であり、
かつ該読み出しゲート部直下における半導体基板の界面が非空乏状態となる電位より高く、
かつ該光電変換部から信号電荷を読み出す際の印加電位よりは低いこと
を特徴とする請求項４に記載の撮像素子の駆動方法。
【請求項６】
該欠陥画素検出用駆動タイミングは、少なくとも信号電荷蓄積時にて実施することを特徴とする請求項４に記載の撮像素子の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−１０６２２３（Ｐ２０１３−１０６２２３Ａ）
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１１−２４９３２５（Ｐ２０１１−２４９３２５）
【出願日】平成２３年１１月１５日（２０１１．１１．１５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２３年１１月１５日（２０１１．１１．１５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]