固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子
【課題】裏面照射型の固体撮像素子を備えたチップ領域が複数配列された固体撮像素子ウエハにおいて、個片化されるチップ領域のサイズを縮小し、これにより固体撮像素子の小型化を図る。
【解決手段】複数のチップ領域２００と、チップ領域２００を囲んで配置された分割領域３００と、各チップ領域２００に設けられた光電変換部２０と、各チップ領域２００において光電変換部２０に対する受光面Ａとは逆の表面側に設けられた駆動回路と、駆動回路に接続され各チップ領域２００において表面側に引き出されたデバイス用端子３３と、駆動回路に接続され分割領域３００において受光面Ａ側に露出された検査用端子４００とを備えた固体撮像素子ウエハ１００−１である。
【解決手段】複数のチップ領域２００と、チップ領域２００を囲んで配置された分割領域３００と、各チップ領域２００に設けられた光電変換部２０と、各チップ領域２００において光電変換部２０に対する受光面Ａとは逆の表面側に設けられた駆動回路と、駆動回路に接続され各チップ領域２００において表面側に引き出されたデバイス用端子３３と、駆動回路に接続され分割領域３００において受光面Ａ側に露出された検査用端子４００とを備えた固体撮像素子ウエハ１００−１である。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子に関する。特には、裏面照射型の固体撮像素子を備えたチップ領域が複数配列された固体撮像素子ウエハ、その固体撮像素子ウエハを用いて作製する固体撮像素子の製造方法、およびその製造方法により得られる固体撮像素子に関する。
【背景技術】
【０００２】
固体撮像素子においては、入射光に対する光電変換効率や感度の向上を図ることを目的とし、半導体基板の表面側に駆動回路を形成し裏面側を受光面とする、いわゆる裏面照射型の構造が提案されている。この裏面照射型は、受光面とは逆の表面側に駆動回路を設けているため、表面型と比較して、受光面においての受光開口率を高くすることができる。このため、固体撮像素子の高感度化および小型化が可能である。
【０００３】
このような裏面照射型の固体撮像素子においては、入射光が光電変換部に効率良く到達するように半導体基板が薄く作製されている。これにより支持基板が必要となるが、これは他のデバイスを支持基板として利用できる利点となっている。そこで、光電変換部が形成された半導体基板を含むセンサ基板とは別に、駆動回路が形成された回路基板を用意し、センサ基板の受光面とは逆の表面側に回路基板を貼り合わせた３次元構造も提案されている。
【０００４】
ところで、以上のような裏面照射型の固体撮像素子の製造工程においては、固体撮像素子をチップ化する前のウエハ状態で、固体撮像素子の動作確認をする検査が行われる。このようなウエハ状態での検査を行うため、次のような構成の固体撮像素子ウエハおよび固体撮像素子が開示されている。
【０００５】
固体撮像素子ウエハには、裏面照射型の固体撮像素子を備えたセンサチップが複数配列され、このセンサチップの周囲にはスクライブ領域が設けられている。センサチップには第１結合パッド群が設けられ、スクライブ領域には第２結合パッド群が設けられ、この第１結合パッド群と第２結合パッド群とが金属延伸部を介して電気的に接続されている。さらにスクライブ領域には受光面側から第２結合パッド群まで貫通する開口部が設けられている。これにより、受光面側から検査針を開口部に差し込んで、第２結合パッド群を用いた検査が行われる。つまり受光面側からの検査針の差し込みが可能な構造としたことにより、ウエハ状態での固体撮像素子の動作確認の検査を容易に行うことが可能となった。
【０００６】
また以上のようにウエハ状態で検査した後、スクライブ領域の第２結合パッド群を含む状態で、センサチップを個片化する。これにより、個片化したセンサチップとその周囲の第２結合パッド群とからなる固体撮像素子が作製される。この固体撮像素子と外部との接続は、第２結合パッド群を用いて図られる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１５０２８３号公報（特に図５および図７を参照）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述の固体撮像素子は、ウエハ状態での検査に用いた第２結合パッド群を外部接続用端子としてセンサチップの周囲に残した構成である。そのため、この第２結合パッド群の分だけ固体撮像素子が大きくなる。
【０００９】
そこで本技術は、裏面照射型の固体撮像素子を備えたチップ領域が複数配列された固体撮像素子ウエハにおいて、個片化されるチップ領域のサイズを縮小し、これにより固体撮像素子の小型化を図ることを目的とする。さらには、このような固体撮像素子ウエハを用いた固体撮像素子の製造方法、およびその製造方法により得られる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
このような目的を達成するための本技術の固体撮像素子ウエハは、複数のチップ領域と、このチップ領域を囲んで配置された分割領域とを備えている。さらに各チップ領域は、光電変換部と、光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、駆動回路に接続され表面側に引き出されたデバイス用端子とを有している。また分割領域は、駆動回路に接続され受光面側に露出された検査用端子を有している。
【００１１】
また本技術はこのような固体撮像素子ウエハを用いて作製する固体撮像素子の製造方法でもあり、次の手順が行われる。まず、固体撮像素子ウエハに設けられた複数のチップ領域に光電変換部を形成する。また各チップ領域において光電変換部に対する受光面とは逆の表面側に駆動回路を形成する。さらに各チップ領域において、駆動回路に接続され表面側に引き出されたデバイス用端子を形成する。チップ領域を囲んで配置された分割領域において、駆動回路に接続され受光面側に露出された検査用端子を形成する。以上の後、検査用端子を用いて、光電変換部とこれに接続された駆動回路とを備えた固体撮像素子を検査する。
【００１２】
また本技術は上述した製造方法により得られる固体撮像素子でもあり、次のような構成である。固体撮像素子は、光電変換部と、光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、駆動回路に接続され表面側に引き出されたデバイス用端子と、受光面上の全面を覆う絶縁膜とを備えている。
【００１３】
このような固体撮像素子ウエハは、受光面と逆の表面側に引き出されたデバイス用端子を含む固体撮像素子を備えたチップ領域と、デバイス用端子とは別の検査用端子を含む分割領域とを備えた構成である。またデバイス用端子とは別に検査用端子を設けたことにより、固体撮像素子を備えたチップ領域を個片化する際に、固体撮像素子ウエハにおいて検査用端子が設けられた分割領域を全て除去することができる。つまり、個片化されるチップサイズを縮小でき、固体撮像素子を小型化することができる。
【発明の効果】
【００１４】
以上のような本技術によれば、固体撮像素子ウエハにおける分割領域を全て除去することにより、固体撮像素子を備えたチップ領域が個片化される。つまり、検査用端子を含む分割領域が除去されるので、個片化されるチップサイズを縮小できる。この結果、固体撮像素子の小型化を図ることが可能になる。
【図面の簡単な説明】
【００１５】
【図１】本技術が適用される固体撮像素子の一例を示す概略構成図である。
【図２】本技術が適用される固体撮像素子ウエハの概略平面図およびその要部拡大図である。
【図３】第１実施形態の固体撮像素子ウエハの構成を示す要部断面図である。
【図４】第１実施形態の固体撮像素子の製造手順を示す断面工程図（１）である。
【図５】第１実施形態の固体撮像素子の製造手順を示す断面工程図（２）である。
【図６】第１実施形態の固体撮像素子の製造手順を示す断面工程図（３）である。
【図７】第１実施形態の固体撮像素子の製造手順を示す断面工程図（４）である。
【図８】第１実施形態の固体撮像素子ウエハを用いた固体撮像素子の構成を示す要部断面図である。
【図９】第２実施形態の固体撮像素子ウエハの構成を示す要部断面図である。
【図１０】第２実施形態の固体撮像素子の構成を示す要部断面図である。
【図１１】第３実施形態の固体撮像素子ウエハの構成を示す要部断面図である。
【図１２】第３実施形態の固体撮像素子の製造手順を示す断面工程図（１）である。
【図１３】第３実施形態の固体撮像素子の製造手順を示す断面工程図（２）である。
【図１４】第３実施形態の固体撮像素子の製造手順を示す断面工程図（３）である。
【図１５】第３実施形態の固体撮像素子の製造手順を示す断面工程図（４）である。
【図１６】第３実施形態の固体撮像素子の構成を示す要部断面図である。
【発明を実施するための形態】
【００１６】
以下、本技術の実施形態を図面に基づいて、次の順に説明する。
１．実施形態の固体撮像素子の概略構成例
２．第１実施形態の固体撮像素子ウエハの構成
（分割領域に検査用端子を設け、銅配線が切断される例）
３．第１実施形態の固体撮像素子の製造方法
４．第１実施形態の固体撮像素子
５．第２実施形態の固体撮像素子ウエハの構成
（分割領域に検査用端子を設け、アルミ配線が切断される例）
６．第２実施形態の固体撮像素子の製造方法
７．第２実施形態の固体撮像素子
８．第３実施形態の固体撮像素子ウエハの構成
（分割領域のセンサ基板側に検査用端子を設けた例）
９．第３実施形態の固体撮像素子の製造方法
１０．第３実施形態の固体撮像素子
尚、また各実施形態おいて共通の構成要素には同一の符号を付し、重複する説明は省略する。
【００１７】
＜１．実施形態の固体撮像素子の概略構成例＞
図１に、本技術が適用される裏面照射型の固体撮像素子の一例として、三次元構造の固体撮像素子の概略構成を示す。この図に示す固体撮像素子１は、光電変換部が配列形成されたセンサ基板２と、このセンサ基板２に対して積層させた状態で貼り合わされた回路基板９とを備えている。
【００１８】
センサ基板２は、一方の面を受光面Ａとし、光電変換部を含む複数の画素３が受光面Ａに対して２次元的に配列された画素領域４を備えている。画素領域４には、複数の画素駆動線５が行方向に配線され、複数の垂直信号線６が列方向に配線されており、１つの画素３が１本の画素駆動線５と１本の垂直信号線６とに接続される状態で配置されている。これらの各画素３には、光電変換部と、電荷蓄積部と、複数のトランジスタ（いわゆるＭＯＳトランジスタ）および容量素子等で構成された画素回路とが設けられている。尚、画素回路の一部は、受光面Ａとは反対側の表面側に設けられている。また複数の画素で画素回路の一部を共有していても良い。
【００１９】
またセンサ基板２は、画素領域４の外側に周辺領域７を備えている。この周辺領域７には配線（図示省略）が設けられており、この配線が必要に応じてセンサ基板２に設けられた画素駆動線５、垂直信号線６、および画素回路、さらには回路基板９に設けられた駆動回路に接続されている。
【００２０】
回路基板９は、センサ基板２側に向かう一面側に、センサ基板２に設けられた各画素３を駆動するための垂直駆動回路１０、カラム信号処理回路１１、水平駆動回路１２、およびシステム制御回路１３などの駆動回路を備えている。これらの駆動回路は、センサ基板２側の配線および画素回路に接続されている。尚、センサ基板２の表面側に設けられた画素回路も、駆動回路の一部である。
【００２１】
＜２．第１実施形態の固体撮像素子ウエハの構成＞
（分割領域に検査用端子を設け、銅配線が切断される例）
図２Ａは、本技術が適用される固体撮像素子ウエハを受光面側から見た概略平面図である。固体撮像素子ウエハ１００を平面視すると、裏面照射型の固体撮像素子を備えたチップ領域２００が複数配列され、このチップ領域２００の周囲が分割領域３００となっている。
図２Ｂは、図２ＡにおけるＢ部分を拡大した図であり、チップ領域２００と分割領域３００との境界付近を示した固体撮像素子ウエハ１００の要部拡大図である。以下、チップ領域２００および分割領域３００の構成を説明する。
【００２２】
［チップ領域２００］
各チップ領域２００は、図１を用いて説明した固体撮像素子がそれぞれ形成された領域である。このようなチップ領域は、次に詳細に説明するように、光電変換部に対する受光面上の全面が絶縁膜で覆われており、さらに受光面とは逆の表面側には駆動回路と、その駆動回路に接続されたデバイス用端子とが設けられている。このデバイス端子は、固体撮像素子と外部との接続を図るための端子である。
【００２３】
［分割領域３００］
分割領域３００は、ダイシングにより全部が除去される領域である。分割領域３００を除去するダイシングを行うことにより、固体撮像素子を備えたチップ領域２００が個片化される。このような分割領域３００は、次に説明する検査用端子４００およびその開口４００ａを有する。
【００２４】
検査用端子４００は、ウエハ状態で各固体撮像素子の検査をするためにのみ用いられる端子である。この検査用端子４００は、図示したように平面視的には、配線の一部がパッド形状の端子となっており、配線部分はチップ領域２００に向かって延びている構造である。さらに検査用端子４００は、固体撮像素子の駆動回路を構成する配線と接続されている。
【００２５】
開口４００ａは、受光面側に検査用端子４００を露出させるパッド開口である。このような構成により、受光面側から検査針を差し込んで、ウエハ状態で各固体撮像素子の動作確認を検査することが可能となっている。
【００２６】
以上説明したように、チップ領域２００には外部接続のためのデバイス用端子が設けられ、一方、分割領域３００にはウエハ状態での検査のための検査用端子４００が設けられている。つまり、外部接続用と検査用とを兼ねる端子を設けるのではなく、それぞれに特化した各端子を各領域に設けているところが特徴的である。
【００２７】
［固体撮像素子ウエハの詳細な構成］
図３は、第１実施形態の固体撮像素子ウエハ１００−１の構成を示す要部断面図であり、図２ＢのＡ−Ａ線における断面図である。以下、この要部断面図に基づいて第１実施形態の固体撮像素子ウエハ１００−１の構成を説明する。
【００２８】
第１実施形態の固体撮像素子ウエハ１００−１は、図３に示すように、センサ基板２と回路基板９とを積層させた状態で貼り合わせた３次元構造の固体撮像素子ウエハである。また平面的に見ると、チップ領域２００と分割領域３００とで構成され、さらに固体撮像素を備えたチップ領域２００は画素領域４と周辺領域７とで構成される。
【００２９】
センサ基板２の受光面Ａとは逆の表面側、すなわち回路基板９側に向かう面上には、配線層２ａと、配線層２ａを覆う保護膜２ｂとが設けられている。一方、回路基板９の表面側、すなわちセンサ基板２側に向かう面上には、配線層９ａと、配線層９ａを覆う保護膜９ｂとが設けられている。また回路基板９の裏面側には、保護膜９ｃが設けられている。これらのセンサ基板２と回路基板９とは、保護膜２ｂと保護膜９ｂとの間で貼り合わせられている。
【００３０】
さらにセンサ基板２の裏面側すなわち受光面Ａ上には、反射防止膜４１、界面準位抑制膜４２、エッチングストップ膜４３、配線溝形成膜４４、配線４５、キャップ膜４６、および遮光膜４７が設けられている。さらに遮光膜４７上には、透明保護膜４８、カラーフィルタ４９、およびオンチップレンズ５０がこの順に積層されている。
【００３１】
以上のような層構成の固体撮像素子ウエハ１００−１において、デバイス用端子３３は、チップ領域２００の回路基板９に設けられ、回路基板９側の駆動回路と接続されている。一方、検査用端子４００は、分割領域３００の配線層９ａに設けられ、チップ領域２００の配線層９ａから延設された駆動回路の埋込配線３７と接続されている。さらに開口４００ａは、分割領域３００に設けられ、受光面Ａ側に開口を有し、検査用端子４００を露出させた貫通孔である。
【００３２】
以下、上述した固体撮像素子ウエハ１００−１の詳細について、センサ基板２の各層の構成、回路基板９の各層の構成、受光面Ａ上の各層の構成を順に説明する。
【００３３】
［センサ基板２］
センサ基板２は、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。このセンサ基板２における各チップ領域２００内の画素領域４には、受光面Ａに沿って複数の光電変換部２０が配列形成されている。各光電変換部２０は、例えばｎ型拡散層とｐ型拡散層との積層構造で構成されている。尚、光電変換部２０は画素毎に設けられており、図面においては１画素分の断面を図示している。
【００３４】
またセンサ基板２のチップ領域２００において受光面Ａとは逆の表面側には、ｎ＋型不純物層からなるフローティングディフュージョンＦＤ、トランジスタＴｒのソース／ドレイン２１、さらにはここでの図示を省略した他の不純物層、および素子分離２２などが設けられている。
【００３５】
さらにセンサ基板２のチップ領域２００において、画素領域４の外側の周辺領域７には、センサ基板２を貫通する貫通ビア２３が設けられている。この貫通ビア２３は、センサ基板２を貫通して形成された接続孔内に、分離絶縁膜２４を介して埋め込まれた導電性材料によって構成されている。
【００３６】
［配線層２ａ（センサ基板２側）］
センサ基板２の表面上に設けられた配線層２ａのチップ領域２００は、センサ基板２との界面側に、ここでの図示を省略したゲート絶縁膜を介して転送ゲートＴＧおよびトランジスタＴｒのゲート電極２５、さらにはここでの図示を省略した他の電極を有している。またこれらの転送ゲートＴＧおよびゲート電極２５は、層間絶縁膜２６で覆われており、この層間絶縁膜２６に設けられた溝パターン内には、例えば銅（Ｃｕ）を用いた埋込配線２７が多層配線として設けられている。これらの埋込配線２７は、ビアによって相互に接続され、また一部がソース／ドレイン２１、転送ゲートＴＧ、さらにはゲート電極２５に接続された構成となっている。また、埋込配線２７には、センサ基板２に設けられた貫通ビア２３も接続され、トランジスタＴｒおよび埋込配線２７等によって画素回路が構成されている。
【００３７】
以上のような埋込配線２７が形成された層間絶縁膜２６上に、絶縁性の保護膜２ｂが設けられ、この保護膜２ｂ表面においてセンサ基板２が回路基板９に貼り合わせられている。
【００３８】
［回路基板９］
回路基板９は、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この回路基板９のチップ領域２００において、センサ基板２側に向かう表面層には、トランジスタＴｒのソース／ドレイン３１、さらにはここでの図示を省略した不純物層、および素子分離３２などが設けられている。
【００３９】
さらに回路基板９のチップ領域２００には、これを貫通するデバイス用端子３３が設けられている。このデバイス用端子３３は、回路基板９を貫通して形成された接続孔内に、分離絶縁膜３４を介して埋め込まれた導電性材料によって構成されている。
【００４０】
［配線層９ａ（回路基板９側）］
回路基板９の表面上に設けられた配線層９ａのチップ領域２００は、回路基板９との界面側に、ここでの図示を省略したゲート絶縁膜を介して設けられたゲート電極３５、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極３５および他の電極は、層間絶縁膜３６で覆われており、この層間絶縁膜３６に設けられた溝パターン内には例えば銅（Ｃｕ）を用いた埋込配線３７が多層配線として設けられている。これらの埋込配線３７は、ビアによって相互に接続され、また一部がソース／ドレイン３１やゲート電極３５に接続された構成となっている。また、埋込配線３７には、回路基板９に設けられたデバイス用端子３３も接続され、トランジスタＴｒおよび埋込配線３７等によって駆動回路が構成されている。
【００４１】
さらにこの多層配線のセンサ基板２側には、アルミニウム配線３８が設けられている。この配線の一部は、分割領域３００において、以後に詳しく説明する検査用端子４００として設けられている。このようなアルミニウム配線３８は、ビアによって埋込配線３７と接続され、層間絶縁膜３６で覆われている。層間絶縁膜３６の表面はアルミニウム配線３８に応じた凹凸形状になっており、この凹凸表面を覆って平坦化膜３９が設けられ、その平坦化膜３９の表面は平坦面となっている。
【００４２】
以上のような平坦化膜３９上に絶縁性の保護膜９ｂが設けられ、この保護膜９ｂ表面において回路基板９がセンサ基板２に貼り合わせられている。また、回路基板９において、配線層９ａが設けられた表面側とは逆の裏面側には、回路基板９を覆う保護膜９ｃが設けられている。
【００４３】
［反射防止膜４１、界面準位抑制膜４２、エッチングストップ膜４３、配線溝形成膜４４、キャップ膜４６（受光面Ａ上）］
チップ領域２００の周辺領域７においては、センサ基板２の受光面Ａ上に、受光面Ａ側から順に、反射防止膜４１、界面準位抑制膜４２、エッチングストップ膜４３、配線溝形成膜４４が設けられている。さらに配線溝形成膜４４内に配線４５が設けられ、この配線４５を覆ってキャップ膜４６が設けられている。
チップ領域２００の画素領域４においては、センサ基板２の受光面Ａ上に、反射防止膜４１、界面準位抑制膜４２、および遮光膜４７が設けられている。
分割領域３００においては、センサ基板２の受光面Ａ上に、反射防止膜４１および界面準位抑制膜４２が設けられている。
【００４４】
以上のような構成の各層は次のような材料からなる。反射防止膜４１は、例えば酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、または窒化シリコンなど、酸化シリコンよりも高屈折率の絶縁性材料を用いて構成される。界面準位抑制膜４２は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。エッチングストップ膜４３は、上層の配線溝形成膜４４を構成する材料に対してエッチング選択比が低く抑えられる材料が用いられ、例えば窒化シリコン（ＳｉＮ）を用いて構成される。配線溝形成膜４４は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。キャップ膜４６は、例えば窒化シリコン（ＳｉＮ）を用いて構成される。
【００４５】
［配線４５（受光面Ａ上）］
配線４５は、チップ領域２００の周辺領域７における受光面Ａ上に、配線溝形成膜４４に埋め込まれた埋込配線として設けられている。この配線４５は貫通ビア２３と一体に埋め込まれて形成されたものであり、貫通ビア２３間を接続する。配線４５の上部は、キャップ膜４６で覆われている。
【００４６】
［貫通ビア２３］
貫通ビア２３は、チップ領域２００の周辺領域７において、受光面Ａ上の配線４５からエッチングストップ膜４３、界面準位抑制膜４２、および反射防止膜４１を貫通し、さらにセンサ基板２を貫通し、配線層２ａに達して設けられている。この貫通ビア２３は複数あり、センサ基板２の埋込配線２７、および回路基板９のアルミニウム配線３８または埋込配線３７に接続されている。
【００４７】
このような配線４５および貫通ビア２３は、配線溝形成膜４４に形成された配線溝とその底部の接続孔の内壁を連続的に覆う分離絶縁膜２４を介して、これらの配線溝及び接続孔に銅（Ｃｕ）を埋め込んで一体に構成される。ここで配線溝の部分が配線４５に相当し、接続孔の部分が貫通ビア２３に相当する。また分離絶縁膜２４は、例えば窒化シリコン（ＳｉＮ）のような銅（Ｃｕ）の拡散防止機能を有する材料を用いて構成される。このように、貫通ビア２３間を配線４５で接続することにより、貫通ビア２３がそれぞれ接続しているセンサ基板２の埋込配線２７と、回路基板９のアルミニウム配線３８または埋込配線３７との間を電気的に接続する。つまり、センサ基板２の駆動回路と回路基板９の駆動回路とが接続される。
【００４８】
［遮光膜４７（受光面Ａ上）］
遮光膜４７は、チップ領域２００の画素領域４において、受光面Ａ上の界面準位抑制膜４２の上部に設けられ、各光電変換部２０に対応する複数の受光開口４７ａを備えている。このような遮光膜４７は、アルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性に優れた導電性材料を用いて構成され、開口４７ｂにおいてセンサ基板２に対して接地された状態で設けられている。
【００４９】
［透明保護膜４８（受光面Ａ上）］
透明保護膜４８は、受光面Ａ上のキャップ膜４６および遮光膜４７を覆う状態で、チップ領域２００および分割領域３００に設けられている。この透明保護膜４８は、絶縁性材料からなり、例えばアクリル樹脂などを用いて構成される。
【００５０】
［カラーフィルタ４９、オンチップレンズ５０（受光面Ａ上）］
チップ領域２００の画素領域４において、さらに透明保護膜４８上に、各光電変換部２０に対応したカラーフィルタ４９およびオンチップレンズ５０が設けられている。カラーフィルタ４９は、各光電変換部２０に対応する各色で構成されている。各色のカラーフィルタ４９の配列が限定されることはない。オンチップレンズ５０は、各光電変換部２０に入射光が集光されるように構成されている。
一方、チップ領域２００の周辺領域７および分割領域３００では、オンチップレンズ５０と一体であるオンチップレンズ膜５０ａが、透明保護膜４８上に設けられている。
【００５１】
［検査用端子４００、開口４００ａ］
検査用端子４００は、分割領域３００の配線層９ａに設けられ、チップ領域２００の配線層９ａに設けられたアルミニウム配線３８の一部である。またチップ領域２００の駆動回路を構成する埋込配線３７の一部が分割領域３００まで延設され、ビアにより検査用端子４００と接続されている。
開口４００ａは、分割領域３００に設けられ、受光面Ａ側に検査用端子４００を露出させるパッド開口である。つまり、開口４００ａは、オンチップレンズ膜５０ａ、透明保護膜４８、界面準位抑制膜４２、反射防止膜４１、センサ基板２、層間絶縁膜２６、保護膜２ｂ、保護膜９ｂ、平坦化膜３９、および層間絶縁膜３６を掘り下げ、その底部に検査用端子４００を露出させたパッド開口である。なお、開口４００ａの貫通する配線層２ａの分割領域３００には、固体撮像素子を構成する埋込配線２７は設けられていない。
【００５２】
＜３．第１実施形態の固体撮像素子の製造方法＞
次に、上述した構成の固体撮像素子ウエハ１００−１の作製方法、およびこれを用いた固体撮像素子１−１の製造方法を図４〜図７の断面工程図に基づいて説明する。
【００５３】
図４に示すように、センサ基板２に設定した各チップ領域２００の画素領域４に、複数の光電変換部２０を配列形成すると共に、センサ基板２にソース／ドレイン２１およびフローティングディフュージョンＦＤ他の不純物層や素子分離２２を形成する。次に、センサ基板２の表面上に転送ゲートＴＧおよびゲート電極２５を形成し、さらに層間絶縁膜２６と共に埋込配線２７を形成して配線層２ａを設け、この配線層２ａの上部を保護膜２ｂで覆う。
【００５４】
一方、回路基板９に設定した各チップ領域２００に、ソース／ドレイン３１他の不純物層や素子分離３２を形成する。次に、回路基板９の表面上にゲート電極３５を形成し、さらに層間絶縁膜３６と共に埋込配線３７を形成する。この際、チップ領域２００の配線層９ａから回路基板９にかけて、デバイス用端子３３を埋め込んで形成する。続いて、ビアにより埋込配線３７と接続されたアルミニウム配線３８を形成し、これを層間絶縁膜３６で覆う。この際、分割領域３００において、このアルミニウム配線３８の一部を検査用端子４００として設ける。また検査用端子４００は、分割領域３００まで延設された埋込配線３７が接続された状態で設けられる。その後、凹凸表面の層間絶縁膜３６上を平坦化膜３９で覆い、さらに表面を平坦化して配線層９ａを設け、この配線層９ａの上部を保護膜９ｂで覆う。
【００５５】
以上の後、センサ基板２と回路基板９とを、それぞれのチップ領域２００を対応させて、保護膜２ｂと保護膜９ｂとの間で貼り合わせる。貼り合わせの終了後には、必要に応じてセンサ基板２の受光面Ａ側を薄膜化する。以上までの工程は、特に手順が限定されることはなく、通常の貼り合わせ技術を適用して行うことができる。
【００５６】
図５に示すように、センサ基板２の受光面Ａ上に、反射防止膜４１、界面準位抑制膜４２、エッチングストップ膜４３、および配線溝形成膜４４をこの順に積層成膜する。続いて、チップ領域２００の周辺領域７において、配線溝形成膜４４に配線溝を形成し、その底部にセンサ基板２を貫通する各深さの接続孔を形成する。次に、配線溝および接続孔の内壁を覆う状態に分離絶縁膜２４を形成し、さらに各接続孔の底部に埋込配線２７またはアルミニウム配線３８を露出させた後、例えば銅からなる導電性材料により配線溝および接続孔を一体に埋め込む。以上により、埋込配線２７またはアルミニウム配線３８に接続された複数の貫通ビア２３、およびこの貫通ビア２３間を接続する配線４５を形成する。その後、配線４５および配線溝形成膜４４上を覆う状態で、配線４５を構成する銅（Ｃｕ）に対する拡散防止効果を有するキャップ膜４６を成膜する。
【００５７】
次いで、チップ領域２００の画素領域４および分割領域３００において、キャップ膜４６、配線溝形成膜４４、およびエッチングストップ膜４３を除去し、受光面Ａ上に反射防止膜４１および界面準位抑制膜４２の２層を残す。
【００５８】
その後、チップ領域２００の画素領域４において、受光面Ａ上の光電変換部２０の上方を避けた位置において、反射防止膜４１および界面準位抑制膜４２の２層に開口４７ｂを形成し、センサ基板２を露出させる。次に、チップ領域２００の画素領域４における受光面Ａ上に、開口４７ｂを介してセンサ基板２に接地された遮光膜４７をパターン形成する。この際、遮光膜４７は、アルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性を有する導電性材料膜を用いて成膜され、光電変換部２０に対応する受光開口４７ａを有するようにパターン形成される。
【００５９】
以上の後、チップ領域２００および分割領域３００、つまり受光面Ａ上の全面に、遮光膜４７およびキャップ膜４６を覆う状態で光透過性を有する材料からなる透明保護膜４８を成膜する。この際、スピンコート法のような塗布法により、透明保護膜４８の成膜を行う。続いて、チップ領域２００の画素領域４における透明保護膜４８上に、光電変換部２０に対応する各色のカラーフィルタ４９を形成し、さらにこの上部に光電変換部２０に対応するオンチップレンズ５０を形成する。このオンチップレンズ５０を形成する際、同時に、チップ領域２００の周辺領域７および分割領域３００における透明保護膜４８上に、オンチップレンズ５０と一体であるオンチップレンズ膜５０ａが成膜される。
【００６０】
また回路基板９の露出面を研磨することで回路基板９を薄膜化し、チップ領域２００にデバイス用端子３３を露出させる。以上により、チップ領域２００には、外部取り出し用のデバイス用端子３３を備えた固体撮像素子１−１が形成される。
その後、デバイス用端子３３を覆う状態で回路基板９上に保護膜９ｃを成膜する。
【００６１】
図６に示すように、分割領域３００に、受光面Ａ側に検査用端子４００を露出させる開口４００ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、オンチップレンズ膜５０ａ、透明保護膜４８、界面準位抑制膜４２、反射防止膜４１、センサ基板２、層間絶縁膜２６、保護膜２ｂ、保護膜９ｂ、および平坦化膜３９を順にエッチング除去する。続いて、層間絶縁膜３６をエッチングし、検査用端子４００を露出させてエッチングを終了し、開口４００ａを完成させる。
【００６２】
次いで、受光面Ａ側から開口４００ａに検査針を差し込み、検査用端子４００を用いてプローブ検査を行う。このようにウエハ状態でプローブ検査を行い、固体撮像素子ウエハ１００−１内の複数のチップ領域にそれぞれ形成された固体撮像素子１−１の動作確認をする。
【００６３】
図７に示すように、上述のプローブ検査後、ダイシングにより分割領域３００を除去し、固体撮像素子１−１を備えたチップ領域２００を個片化して残す。以上により、固体撮像素子ウエハ１００−１を用いた製造方法により、固体撮像素子１−１が完成される。
またこのダイシング工程により、検査用端子４００まで延設され固体撮像素子１−１の駆動回路に接続された埋込配線３７が切断され、その埋込配線３７の断面が固体撮像素子１−１の側面に露出する。
【００６４】
その後、個片化された固体撮像素子１−１のうち、上述したプローブ検査において合格したものだけを最終的に使用し、次の組み立て工程に進む。組み立て工程の前に、ここでの図示を省略したが、保護膜９ｃに開口を形成し、この開口を介してデバイス用端子３３に接続されるバンプを保護膜９ｃ上に形成する。なお、バンプを形成するタイミングはこれに限定されず、ダイシング前、またはプローブ検査前であってもよい。
【００６５】
＜４．第１実施形態の固体撮像素子＞
図８は、第１実施形態の固体撮像素子１−１の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第１実施形態の固体撮像素子１−１の構成を説明する。
【００６６】
固体撮像素子１−１は、図３を用いて説明した固体撮像素子ウエハ１００−１のチップ領域２００に相当する。すなわち、図８に示すように、センサ基板２と回路基板９を貼合せてなる３次元構造であり、平面視的には、光電変換部２０を有する画素領域４と、配線４５を有する周辺領域７とを備える。
固体撮像素子ウエハ１００−１の説明と重複するため詳細な説明は省略し、第１実施形態の固体撮像素子１−１の特徴となるところを次に説明する。
【００６７】
図８に示すように、光電変換部２０を有するセンサ基板２の受光面Ａとは逆の表面側に、駆動回路を有する配線層２ａおよび配線層９ａが積層して設けられ、さらに配線層９ａのセンサ基板２とは反対側に回路基板９が設けられている。この回路基板９には、固体撮像素子１−１の駆動回路に接続されたデバイス用端子３３が設けられている。
【００６８】
固体撮像素子１−１の側面、つまり受光面Ａおよび逆の表面に対する側面には、製造工程のダイシングにより切断された埋込配線３７の断面が露出している。この埋込配線３７は、駆動回路に接続された配線である。
【００６９】
周辺領域７において、受光面Ａ側からセンサ基板２を貫通する貫通ビア２３が複数設けられ、この貫通ビア２３はそれぞれセンサ基板２側の埋込配線２７および回路基板９側のアルミニウム配線３８または埋込配線３７に達している。さらに周辺領域７の受光面Ａ上に配線４５が設けられ、この配線４５により貫通ビア２３間が接続されている。このような貫通ビア２３および配線４５により、センサ基板２側の駆動回路と回路基板９側の駆動回路とが接続されている。
【００７０】
また受光面Ａ上は、画素領域４および周辺領域７の全面にわたり、絶縁膜として構成された透明保護膜４８およびオンチップレンズ膜５０ａにより覆われている。つまり、受光面Ａ上に設けられた配線４５も同様に、絶縁膜に覆われている。
【００７１】
さらに、デバイス用端子３３と接続されたバンプ３０が、受光面Ａとは逆の表面上に設けられている。このバンプ３０を介して固体撮像素子１−１と外部とが接続され、固体撮像素子１−１の信号取り出し等が行われる。
【００７２】
＜第１実施形態による効果＞
以上説明した第１実施形態の固体撮像素子ウエハ１００−１は、固体撮像素子１−１を備えた複数のチップ領域２００と、このチップ領域２００を囲んで配置される分割領域３００とを備えた構成である。チップ領域２００には、受光面Ａとは逆の表面側にデバイス用端子３３が設けられている。また分割領域３００には、デバイス用端子３３とは別に検査用端子４００が設けられ、さらに受光面Ａ側に検査用端子４００を露出させる開口４００ａが設けられている。
【００７３】
これにより、このような固体撮像素子ウエハ１００−１を用いて作製する固体撮像素子１−１の製造方法では、受光面Ａ側から開口４００ａに検査針を差し込んで、検査用端子４００を用いた固体撮像素子の検査ができる。つまり、ウエハ状態で固体撮像素子の検査を容易に行うことが可能となる。
【００７４】
さらに、この製造方法では、ダイシングにより検査用端子４００を含む分割領域３００を除去することで、固体撮像素子１−１を備えたチップ領域２００を個片化する。このように分割領域３００を全て除去することにより、個片化されたチップサイズを縮小でき、固体撮像素子１−１の小型化を図ることが可能となる。
【００７５】
また以上のように作製された固体撮像素子１−１は、受光面Ａとは逆の表面側にデバイス用端子３３を設けた構成である。つまり、受光面Ａ側にはデバイス用端子３３を設けるスペースを必要としない。これにより、受光面Ａ側における受光開口率の向上を図り、固体撮像素子１−１の高感度化および小型化が達成される。
【００７６】
＜５．第２実施形態の固体撮像素子ウエハの構成＞
（分割領域に検査用端子を設け、アルミ配線が切断される例）
図９は、第２実施形態の固体撮像素子ウエハ１００−２の構成を示す要部断面図であり、図２ＢのＡ−Ａ線における断面図である。以下、この要部断面図に基づいて第２実施形態の固体撮像素子ウエハ１００−２の構成を説明する。
【００７７】
図９に示す第２実施形態の固体撮像素子ウエハ１００−２が、図３を用いて説明した第１実施形態の固体撮像素子ウエハ１００−１と異なるところは、チップ領域２００と分割領域３００との境界付近における検査用端子４００および埋込配線３７の配置関係であり、他の構成は第１実施形態と同様である。
【００７８】
つまり第２実施形態においては、分割領域３００に設けられた検査用端子４００が、チップ領域２００まで延設されている。この延設された検査用端子４００と、駆動回路を構成する埋込配線３７とが、チップ領域２００において接続されている。
【００７９】
＜６．第２実施形態の固体撮像素子の製造方法＞
上述した構成の固体撮像素子ウエハ１００−２を用いて作製する固体撮像素子１−２の製造方法は、次の点が特徴である。ダイシング工程により、チップ領域２００まで延設された検査用端子４００が切断され、その検査用端子４００の断面が固体撮像素子１−２の側面に露出する点が特徴である。その他のところは、図４〜図７を用いて説明した第１実施形態と同様である。
【００８０】
＜７．第２実施形態の固体撮像素子＞
図１０は、第２実施形態の固体撮像素子１−２の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第２実施形態の固体撮像素子１−２の構成を説明する。
【００８１】
図１０に示す第２実施形態の固体撮像素子１−２においては、固体撮像素子１−２の側面に、製造工程におけるダイシングにより切断された検査用端子４００の断面が露出する点が特徴である。その他の構成については、図８を用いて説明した第１実施形態の固体撮像素子１−１と同様である。
【００８２】
＜第２実施形態による効果＞
以上説明した第２実施形態においても、第１実施形態と同様の効果が得られる。
【００８３】
また第２実施形態では、固体撮像素子１−２の側面に、アルミニウムからなる検査用端子４００の断面が露出している構成となっている。アルミニウムは銅よりも耐食性に優れているので、上述の第２実施形態の固体撮像素子１−２はより安定性がある。
【００８４】
＜８．第３実施形態の固体撮像素子ウエハの構成＞
図１１は、第３実施形態の固体撮像素子ウエハ１００−３の構成を示す要部断面図であり、図２ＢのＡ−Ａ線における断面図である。以下、この要部断面図に基づいて第３実施形態の固体撮像素子ウエハ１００−３の構成を説明する。
【００８５】
図１１に示す第３実施形態の固体撮像素子ウエハ１００−３においては、分割領域３００の検査用端子４００がセンサ基板２側に設けられている点が特徴であり、その詳細を次に説明する。またその他の構成については、図３を用いて説明した第１実施形態の固体撮像素子ウエハ１００−１と同様である。
【００８６】
チップ領域２００のセンサ基板２側の配線層２ａでは、埋込配線２７が多層配線として設けられている。さらにこの多層配線の回路基板９側には、ここでの図示を省略したがビアにより埋込配線２７と接続されたアルミニウム配線が設けられている。アルミニウム配線の一部が、分割領域３００において検査用端子４００として設けられている。この検査用端子４００は、チップ領域２００まで延設され貫通ビア２３と接続されている。なお、チップ領域２００まで延設された検査用端子４００は、ここでの図示を省略したがセンサ基板２側の駆動回路を構成する埋込配線２７と接続されていてもよい。
【００８７】
このようなアルミニウム配線および検査用端子４００は層間絶縁膜２６で覆われており、その層間絶縁膜２６の表面は凹凸形状になっている。この凹凸表面を覆って平坦化膜２８が設けられ、その平坦化膜２８の表面は平坦化されている。さらに平坦化膜２８上に保護膜２ｂが設けられ、この保護膜２ｂ表面においてセンサ基板２が回路基板９に貼り合わせられている。
【００８８】
＜９．第３実施形態の固体撮像素子の製造方法＞
次に、上述した構成の固体撮像素子ウエハ１００−３を用いて作製される固体撮像素子１−３の製造方法を図１２〜図１５の断面工程図に基づいて説明する。
【００８９】
図１２に示すように、センサ基板２におけるチップ領域２００の画素領域４に、複数の光電変換部２０を配列形成すると共に、センサ基板２にソース／ドレイン２１およびフローティングディフュージョンＦＤ他の不純物層や素子分離２２を形成する。次に、センサ基板２の表面上に転送ゲートＴＧおよびゲート電極２５を形成し、さらに層間絶縁膜２６と共に埋込配線２７を形成する。次いで、ビアにより埋込配線２７と接続されたアルミニウム配線を形成し、これを層間絶縁膜２６でさらに覆う。この際、分割領域３００において、このアルミニウム配線の一部を検査用端子４００として設ける。またこの検査用端子４００は、チップ領域２００まで延設され、ここでの図示を省略したが埋込配線２７と接続された状態で設けられる。その後、凹凸表面の層間絶縁膜２６上を平坦化膜２８で覆い、さらに表面を平坦化して配線層２ａを設け、この配線層２ａの上部を保護膜２ｂで覆う。
【００９０】
一方、回路基板９のチップ領域２００に、ソース／ドレイン３１他の不純物層や素子分離３２を形成する。次に、回路基板９の表面上にゲート電極３５を形成し、さらに層間絶縁膜３６と共に埋込配線３７を形成する。この際、チップ領域２００の配線層９ａから回路基板９にかけて、デバイス用端子３３を埋め込んで形成する。続いて、ビアにより埋込配線３７と接続されたアルミニウム配線３８を形成し、これを層間絶縁膜３６で覆う。その後、凹凸表面の層間絶縁膜３６上を平坦化膜３９で覆い、さらに表面を平坦化して配線層９ａを設け、この配線層９ａの上部を保護膜９ｂで覆う。
【００９１】
以上の後、センサ基板２と回路基板９とを、保護膜２ｂと保護膜９ｂとの間で貼り合わせる。貼り合わせの終了後には、必要に応じてセンサ基板２の受光面Ａ側を薄膜化する。以上までの工程は、特に手順が限定されることはなく、通常の貼り合わせ技術を適用して行うことができる。
【００９２】
図１３に示すように、センサ基板２の受光面Ａ上に、反射防止膜４１、界面準位抑制膜４２、エッチングストップ膜４３、および配線溝形成膜４４をこの順に積層成膜する。続いて、チップ領域２００の周辺領域７において、配線溝形成膜４４に配線溝を形成し、その底部にセンサ基板２を貫通する各深さの接続孔を形成する。次に、配線溝および接続孔の内壁を覆う状態に分離絶縁膜２４を形成し、例えば銅からなる導電性材料により配線溝および接続孔を一体に埋め込む。以上により、チップ領域２００の周辺領域７における受光面Ａ上に、配線４５およびこれに接続された貫通ビア２３を設ける。その後、配線４５および配線溝形成膜４４上を覆う状態で、配線４５を構成する銅（Ｃｕ）に対する拡散防止効果を有するキャップ膜４６を成膜する。
【００９３】
次いで、チップ領域２００の画素領域４および分割領域３００において、キャップ膜４６、配線溝形成膜４４、およびエッチングストップ膜４３を除去し、受光面Ａ上に反射防止膜４１および界面準位抑制膜４２の２層を残す。
【００９４】
その後、チップ領域２００の画素領域４において、受光面Ａ上の光電変換部２０の上方を避けた位置において、反射防止膜４１および界面準位抑制膜４２の２層に開口４７ｂを形成し、センサ基板２を露出させる。次に、チップ領域２００の画素領域４における受光面Ａ上に、開口４７ｂを介してセンサ基板２に接地された遮光膜４７をパターン形成する。この際、遮光膜４７は、アルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性を有する導電性材料膜を用いて成膜され、光電変換部２０に対応する受光開口４７ａを有するようにパターン形成される。
【００９５】
以上の後、チップ領域２００および分割領域３００、つまり受光面Ａ上の全面に、遮光膜４７およびキャップ膜４６を覆う状態で光透過性を有する材料からなる透明保護膜４８を成膜する。この際、スピンコート法のような塗布法により、透明保護膜４８の成膜を行う。続いて、チップ領域２００の画素領域４における透明保護膜４８上に、光電変換部２０に対応する各色のカラーフィルタ４９を形成し、さらにこの上部に光電変換部２０に対応するオンチップレンズ５０を形成する。このオンチップレンズ５０を形成する際、同時に、チップ領域２００の周辺領域７および分割領域３００における透明保護膜４８上に、オンチップレンズ５０と一体であるオンチップレンズ膜５０ａが成膜される。
【００９６】
また回路基板９の露出面を研磨することで回路基板９を薄膜化し、チップ領域２００にデバイス用端子３３を露出させてデバイス用端子３３とする。以上により、チップ領域２００には、外部取り出し用のデバイス用端子３３を備えた固体撮像素子１−３が形成される。
その後、デバイス用端子３３を覆う状態で回路基板９上に保護膜９ｃを成膜する。
【００９７】
図１４に示すように、分割領域３００に、受光面Ａ側に検査用端子４００を露出させる開口４００ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、オンチップレンズ膜５０ａ、透明保護膜４８、界面準位抑制膜４２、反射防止膜４１、およびセンサ基板２を順にエッチング除去する。続いて、層間絶縁膜２６をエッチングし、検査用端子４００を露出させてエッチングを終了し、開口４００ａを完成させる。
【００９８】
次いで、受光面Ａ側から開口４００ａに検査針を差し込み、検査用端子４００を用いてプローブ検査を行う。このようにウエハ状態でプローブ検査を行い、固体撮像素子ウエハ１００−３内の複数のチップ領域にそれぞれ形成された固体撮像素子１−３の動作確認をする。
【００９９】
図１５に示すように、上述のプローブ検査後、ダイシングにより分割領域３００を除去し、固体撮像素子１−３を備えたチップ領域２００を個片化して残す。以上により、固体撮像素子ウエハ１００−３を用いた製造方法により、固体撮像素子１−３が完成される。
またこのダイシング工程により切断された検査用端子４００の断面が、固体撮像素子１−３の側面に露出する。
【０１００】
その後、個片化された固体撮像素子１−３のうち、上述したプローブ検査において合格したものだけを最終的に使用し、次の組み立て工程に進む。組み立て工程の前に、ここでの図示を省略したが、保護膜９ｃに開口を形成し、この開口を介してデバイス用端子３３に接続するバンプを保護膜９ｃ上に形成する。なお、バンプを形成するタイミングはこれに限定されず、ダイシング前、またはプローブ検査前であってもよい。
【０１０１】
＜１０．第３実施形態の固体撮像素子＞
図１６は、第３実施形態の固体撮像素子１−３の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。固体撮像素子１−３は、図１１を用いて説明した固体撮像素子ウエハ１００−３のチップ領域２００に相当する。以下、この要部断面図に基づいて第３実施形態の固体撮像素子１−３の構成を説明する。
【０１０２】
図１６に示す第３実施形態の固体撮像素子１−３においては、製造工程のダイシングにより切断された検査用端子４００の断面が側面に露出する点が特徴である。その他の構成については、図８を用いて説明した第１実施形態の固体撮像素子１−１と同様である。
【０１０３】
＜第３実施形態による効果＞
以上説明した第３実施形態においても、第１実施形態と同様の効果が得られる。
【０１０４】
また第３実施形態では、検査用端子４００をセンサ基板２側に設けた構成となっている。これにより、検査用端子４００を回路基板９側に設けた構成と比較して、開口４００ａの深さが浅く、開口形成が容易になり、さらに検査針の検査用端子４００へのアクセスも容易となる。
【０１０５】
なお、上述した第３実施形態においては、センサ基板２側に検査用端子４００を設ける構成の一例として、ダイシングにより検査用端子４００が切断される構成を説明した。しかしながらこれに限らず、第１実施形態のように、ダイシングにより銅からなる埋込配線が切断される構成と組み合わせてもよい。
【０１０６】
なお、本技術は以下のような構成も取ることができる。
（１）
複数のチップ領域と、
前記チップ領域を囲んで配置された分割領域と、
前記各チップ領域に設けられた光電変換部と、
前記各チップ領域において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記駆動回路に接続され、前記各チップ領域において前記表面側に引き出されたデバイス用端子と、
前記駆動回路に接続され、前記分割領域において前記受光面側に露出された検査用端子とを備えた
固体撮像素子ウエハ。
【０１０７】
（２）
前記受光面側に前記検査用端子を露出させる開口が設けられている
（１）記載の固体撮像素子ウエハ。
【０１０８】
（３）
前記チップ領域において、前記受光面上の全面が絶縁膜により覆われている
（１）または（２）記載の固体撮像素子ウエハ。
【０１０９】
（４）
前記光電変換部および前記駆動回路を有するセンサ基板と、
前記駆動回路、前記デバイス用端子、および前記検査用端子を有し、前記センサ基板に貼り合わせて設けられた回路基板とを備えた
（１）〜（３）の何れかに記載の固体撮像素子ウエハ。
【０１１０】
（５）
固体撮像素子ウエハに設けられた複数のチップ領域に光電変換部を形成することと、
前記各チップ領域において前記光電変換部に対する受光面とは逆の表面側に駆動回路を形成することと、
前記各チップ領域において、前記駆動回路に接続され前記表面側に引き出されたデバイス用端子を形成することと、
前記チップ領域を囲んで配置された分割領域において、前記駆動回路に接続され前記受光面側に露出された検査用端子を形成することと、
前記検査用端子を用いて、前記光電変換部と当該光電変換部に接続された前記駆動回路とを備えた固体撮像素子を検査することとを含む
固体撮像素子の製造方法。
【０１１１】
（６）
前記検査の後、ダイシングを行うことにより、前記検査用端子を含む前記分割領域を除去し、前記固体撮像素子を備えた前記各チップ領域を個片化する
（５）記載の固体撮像素子の製造方法。
【０１１２】
（７）
前記検査用端子を形成する際には、
前記駆動回路に接続された前記検査用端子を前記分割領域に形成した後、
前記検査用端子を前記受光面側に露出させる開口を形成する
（５）または（６）記載の固体撮像素子の製造方法。
【０１１３】
（８）
前記チップ領域において前記受光面とは逆の表面上に、前記デバイス用端子に接続されたバンプを形成する
（５）〜（７）の何れかに記載の固体撮像素子の製造方法。
【０１１４】
（９）
光電変換部と、
前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記駆動回路に接続され前記表面側に引き出されたデバイス用端子と、
前記受光面上の全面を覆う絶縁膜とを備えた
固体撮像素子。
【０１１５】
（１０）
前記受光面および前記表面に対する側面に、前記駆動回路に接続された配線の断面が露出した
（９）記載の固体撮像素子。
【０１１６】
（１１）
前記光電変換部および前記駆動回路を有するセンサ基板と、
前記駆動回路および前記デバイス用端子を有し、前記センサ基板に貼り合わせて設けられた回路基板とを備えた
（９）または（１０）記載の固体撮像素子。
【０１１７】
（１２）
前記光電変換部を有する画素領域の外側に位置する周辺領域において、前記受光面側から前記センサ基板を貫通し、前記センサ基板の駆動回路または前記回路基板の駆動回路に接続された複数の貫通ビアと、
前記周辺領域における前記受光面上に設けられ、前記貫通ビア間を接続する配線とを備えた
（９）〜（１１）の何れかに記載の固体撮像素子。
【０１１８】
（１３）
前記配線は、前記絶縁膜により覆われている
（１２）記載の固体撮像素子。
【０１１９】
（１４）
前記表面上に、前記デバイス用端子に接続されたバンプが設けられた
（９）〜（１３）の何れかに記載の固体撮像素子。
【符号の説明】
【０１２０】
１，１−１，１−２，１−３…固体撮像素子、２…センサ基板、４…画素領域、７…周辺領域、９…回路基板、２０…光電変換部、２３…貫通ビア、３０…バンプ、３３…デバイス用端子、４５…配線、１００，１００−１，１００−２，１００−３…固体撮像素子ウエハ、２００…チップ領域、３００…分割領域、４００…検査用端子、４００ａ…開口
【技術分野】
【０００１】
本技術は、固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子に関する。特には、裏面照射型の固体撮像素子を備えたチップ領域が複数配列された固体撮像素子ウエハ、その固体撮像素子ウエハを用いて作製する固体撮像素子の製造方法、およびその製造方法により得られる固体撮像素子に関する。
【背景技術】
【０００２】
固体撮像素子においては、入射光に対する光電変換効率や感度の向上を図ることを目的とし、半導体基板の表面側に駆動回路を形成し裏面側を受光面とする、いわゆる裏面照射型の構造が提案されている。この裏面照射型は、受光面とは逆の表面側に駆動回路を設けているため、表面型と比較して、受光面においての受光開口率を高くすることができる。このため、固体撮像素子の高感度化および小型化が可能である。
【０００３】
このような裏面照射型の固体撮像素子においては、入射光が光電変換部に効率良く到達するように半導体基板が薄く作製されている。これにより支持基板が必要となるが、これは他のデバイスを支持基板として利用できる利点となっている。そこで、光電変換部が形成された半導体基板を含むセンサ基板とは別に、駆動回路が形成された回路基板を用意し、センサ基板の受光面とは逆の表面側に回路基板を貼り合わせた３次元構造も提案されている。
【０００４】
ところで、以上のような裏面照射型の固体撮像素子の製造工程においては、固体撮像素子をチップ化する前のウエハ状態で、固体撮像素子の動作確認をする検査が行われる。このようなウエハ状態での検査を行うため、次のような構成の固体撮像素子ウエハおよび固体撮像素子が開示されている。
【０００５】
固体撮像素子ウエハには、裏面照射型の固体撮像素子を備えたセンサチップが複数配列され、このセンサチップの周囲にはスクライブ領域が設けられている。センサチップには第１結合パッド群が設けられ、スクライブ領域には第２結合パッド群が設けられ、この第１結合パッド群と第２結合パッド群とが金属延伸部を介して電気的に接続されている。さらにスクライブ領域には受光面側から第２結合パッド群まで貫通する開口部が設けられている。これにより、受光面側から検査針を開口部に差し込んで、第２結合パッド群を用いた検査が行われる。つまり受光面側からの検査針の差し込みが可能な構造としたことにより、ウエハ状態での固体撮像素子の動作確認の検査を容易に行うことが可能となった。
【０００６】
また以上のようにウエハ状態で検査した後、スクライブ領域の第２結合パッド群を含む状態で、センサチップを個片化する。これにより、個片化したセンサチップとその周囲の第２結合パッド群とからなる固体撮像素子が作製される。この固体撮像素子と外部との接続は、第２結合パッド群を用いて図られる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１５０２８３号公報（特に図５および図７を参照）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述の固体撮像素子は、ウエハ状態での検査に用いた第２結合パッド群を外部接続用端子としてセンサチップの周囲に残した構成である。そのため、この第２結合パッド群の分だけ固体撮像素子が大きくなる。
【０００９】
そこで本技術は、裏面照射型の固体撮像素子を備えたチップ領域が複数配列された固体撮像素子ウエハにおいて、個片化されるチップ領域のサイズを縮小し、これにより固体撮像素子の小型化を図ることを目的とする。さらには、このような固体撮像素子ウエハを用いた固体撮像素子の製造方法、およびその製造方法により得られる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
このような目的を達成するための本技術の固体撮像素子ウエハは、複数のチップ領域と、このチップ領域を囲んで配置された分割領域とを備えている。さらに各チップ領域は、光電変換部と、光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、駆動回路に接続され表面側に引き出されたデバイス用端子とを有している。また分割領域は、駆動回路に接続され受光面側に露出された検査用端子を有している。
【００１１】
また本技術はこのような固体撮像素子ウエハを用いて作製する固体撮像素子の製造方法でもあり、次の手順が行われる。まず、固体撮像素子ウエハに設けられた複数のチップ領域に光電変換部を形成する。また各チップ領域において光電変換部に対する受光面とは逆の表面側に駆動回路を形成する。さらに各チップ領域において、駆動回路に接続され表面側に引き出されたデバイス用端子を形成する。チップ領域を囲んで配置された分割領域において、駆動回路に接続され受光面側に露出された検査用端子を形成する。以上の後、検査用端子を用いて、光電変換部とこれに接続された駆動回路とを備えた固体撮像素子を検査する。
【００１２】
また本技術は上述した製造方法により得られる固体撮像素子でもあり、次のような構成である。固体撮像素子は、光電変換部と、光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、駆動回路に接続され表面側に引き出されたデバイス用端子と、受光面上の全面を覆う絶縁膜とを備えている。
【００１３】
このような固体撮像素子ウエハは、受光面と逆の表面側に引き出されたデバイス用端子を含む固体撮像素子を備えたチップ領域と、デバイス用端子とは別の検査用端子を含む分割領域とを備えた構成である。またデバイス用端子とは別に検査用端子を設けたことにより、固体撮像素子を備えたチップ領域を個片化する際に、固体撮像素子ウエハにおいて検査用端子が設けられた分割領域を全て除去することができる。つまり、個片化されるチップサイズを縮小でき、固体撮像素子を小型化することができる。
【発明の効果】
【００１４】
以上のような本技術によれば、固体撮像素子ウエハにおける分割領域を全て除去することにより、固体撮像素子を備えたチップ領域が個片化される。つまり、検査用端子を含む分割領域が除去されるので、個片化されるチップサイズを縮小できる。この結果、固体撮像素子の小型化を図ることが可能になる。
【図面の簡単な説明】
【００１５】
【図１】本技術が適用される固体撮像素子の一例を示す概略構成図である。
【図２】本技術が適用される固体撮像素子ウエハの概略平面図およびその要部拡大図である。
【図３】第１実施形態の固体撮像素子ウエハの構成を示す要部断面図である。
【図４】第１実施形態の固体撮像素子の製造手順を示す断面工程図（１）である。
【図５】第１実施形態の固体撮像素子の製造手順を示す断面工程図（２）である。
【図６】第１実施形態の固体撮像素子の製造手順を示す断面工程図（３）である。
【図７】第１実施形態の固体撮像素子の製造手順を示す断面工程図（４）である。
【図８】第１実施形態の固体撮像素子ウエハを用いた固体撮像素子の構成を示す要部断面図である。
【図９】第２実施形態の固体撮像素子ウエハの構成を示す要部断面図である。
【図１０】第２実施形態の固体撮像素子の構成を示す要部断面図である。
【図１１】第３実施形態の固体撮像素子ウエハの構成を示す要部断面図である。
【図１２】第３実施形態の固体撮像素子の製造手順を示す断面工程図（１）である。
【図１３】第３実施形態の固体撮像素子の製造手順を示す断面工程図（２）である。
【図１４】第３実施形態の固体撮像素子の製造手順を示す断面工程図（３）である。
【図１５】第３実施形態の固体撮像素子の製造手順を示す断面工程図（４）である。
【図１６】第３実施形態の固体撮像素子の構成を示す要部断面図である。
【発明を実施するための形態】
【００１６】
以下、本技術の実施形態を図面に基づいて、次の順に説明する。
１．実施形態の固体撮像素子の概略構成例
２．第１実施形態の固体撮像素子ウエハの構成
（分割領域に検査用端子を設け、銅配線が切断される例）
３．第１実施形態の固体撮像素子の製造方法
４．第１実施形態の固体撮像素子
５．第２実施形態の固体撮像素子ウエハの構成
（分割領域に検査用端子を設け、アルミ配線が切断される例）
６．第２実施形態の固体撮像素子の製造方法
７．第２実施形態の固体撮像素子
８．第３実施形態の固体撮像素子ウエハの構成
（分割領域のセンサ基板側に検査用端子を設けた例）
９．第３実施形態の固体撮像素子の製造方法
１０．第３実施形態の固体撮像素子
尚、また各実施形態おいて共通の構成要素には同一の符号を付し、重複する説明は省略する。
【００１７】
＜１．実施形態の固体撮像素子の概略構成例＞
図１に、本技術が適用される裏面照射型の固体撮像素子の一例として、三次元構造の固体撮像素子の概略構成を示す。この図に示す固体撮像素子１は、光電変換部が配列形成されたセンサ基板２と、このセンサ基板２に対して積層させた状態で貼り合わされた回路基板９とを備えている。
【００１８】
センサ基板２は、一方の面を受光面Ａとし、光電変換部を含む複数の画素３が受光面Ａに対して２次元的に配列された画素領域４を備えている。画素領域４には、複数の画素駆動線５が行方向に配線され、複数の垂直信号線６が列方向に配線されており、１つの画素３が１本の画素駆動線５と１本の垂直信号線６とに接続される状態で配置されている。これらの各画素３には、光電変換部と、電荷蓄積部と、複数のトランジスタ（いわゆるＭＯＳトランジスタ）および容量素子等で構成された画素回路とが設けられている。尚、画素回路の一部は、受光面Ａとは反対側の表面側に設けられている。また複数の画素で画素回路の一部を共有していても良い。
【００１９】
またセンサ基板２は、画素領域４の外側に周辺領域７を備えている。この周辺領域７には配線（図示省略）が設けられており、この配線が必要に応じてセンサ基板２に設けられた画素駆動線５、垂直信号線６、および画素回路、さらには回路基板９に設けられた駆動回路に接続されている。
【００２０】
回路基板９は、センサ基板２側に向かう一面側に、センサ基板２に設けられた各画素３を駆動するための垂直駆動回路１０、カラム信号処理回路１１、水平駆動回路１２、およびシステム制御回路１３などの駆動回路を備えている。これらの駆動回路は、センサ基板２側の配線および画素回路に接続されている。尚、センサ基板２の表面側に設けられた画素回路も、駆動回路の一部である。
【００２１】
＜２．第１実施形態の固体撮像素子ウエハの構成＞
（分割領域に検査用端子を設け、銅配線が切断される例）
図２Ａは、本技術が適用される固体撮像素子ウエハを受光面側から見た概略平面図である。固体撮像素子ウエハ１００を平面視すると、裏面照射型の固体撮像素子を備えたチップ領域２００が複数配列され、このチップ領域２００の周囲が分割領域３００となっている。
図２Ｂは、図２ＡにおけるＢ部分を拡大した図であり、チップ領域２００と分割領域３００との境界付近を示した固体撮像素子ウエハ１００の要部拡大図である。以下、チップ領域２００および分割領域３００の構成を説明する。
【００２２】
［チップ領域２００］
各チップ領域２００は、図１を用いて説明した固体撮像素子がそれぞれ形成された領域である。このようなチップ領域は、次に詳細に説明するように、光電変換部に対する受光面上の全面が絶縁膜で覆われており、さらに受光面とは逆の表面側には駆動回路と、その駆動回路に接続されたデバイス用端子とが設けられている。このデバイス端子は、固体撮像素子と外部との接続を図るための端子である。
【００２３】
［分割領域３００］
分割領域３００は、ダイシングにより全部が除去される領域である。分割領域３００を除去するダイシングを行うことにより、固体撮像素子を備えたチップ領域２００が個片化される。このような分割領域３００は、次に説明する検査用端子４００およびその開口４００ａを有する。
【００２４】
検査用端子４００は、ウエハ状態で各固体撮像素子の検査をするためにのみ用いられる端子である。この検査用端子４００は、図示したように平面視的には、配線の一部がパッド形状の端子となっており、配線部分はチップ領域２００に向かって延びている構造である。さらに検査用端子４００は、固体撮像素子の駆動回路を構成する配線と接続されている。
【００２５】
開口４００ａは、受光面側に検査用端子４００を露出させるパッド開口である。このような構成により、受光面側から検査針を差し込んで、ウエハ状態で各固体撮像素子の動作確認を検査することが可能となっている。
【００２６】
以上説明したように、チップ領域２００には外部接続のためのデバイス用端子が設けられ、一方、分割領域３００にはウエハ状態での検査のための検査用端子４００が設けられている。つまり、外部接続用と検査用とを兼ねる端子を設けるのではなく、それぞれに特化した各端子を各領域に設けているところが特徴的である。
【００２７】
［固体撮像素子ウエハの詳細な構成］
図３は、第１実施形態の固体撮像素子ウエハ１００−１の構成を示す要部断面図であり、図２ＢのＡ−Ａ線における断面図である。以下、この要部断面図に基づいて第１実施形態の固体撮像素子ウエハ１００−１の構成を説明する。
【００２８】
第１実施形態の固体撮像素子ウエハ１００−１は、図３に示すように、センサ基板２と回路基板９とを積層させた状態で貼り合わせた３次元構造の固体撮像素子ウエハである。また平面的に見ると、チップ領域２００と分割領域３００とで構成され、さらに固体撮像素を備えたチップ領域２００は画素領域４と周辺領域７とで構成される。
【００２９】
センサ基板２の受光面Ａとは逆の表面側、すなわち回路基板９側に向かう面上には、配線層２ａと、配線層２ａを覆う保護膜２ｂとが設けられている。一方、回路基板９の表面側、すなわちセンサ基板２側に向かう面上には、配線層９ａと、配線層９ａを覆う保護膜９ｂとが設けられている。また回路基板９の裏面側には、保護膜９ｃが設けられている。これらのセンサ基板２と回路基板９とは、保護膜２ｂと保護膜９ｂとの間で貼り合わせられている。
【００３０】
さらにセンサ基板２の裏面側すなわち受光面Ａ上には、反射防止膜４１、界面準位抑制膜４２、エッチングストップ膜４３、配線溝形成膜４４、配線４５、キャップ膜４６、および遮光膜４７が設けられている。さらに遮光膜４７上には、透明保護膜４８、カラーフィルタ４９、およびオンチップレンズ５０がこの順に積層されている。
【００３１】
以上のような層構成の固体撮像素子ウエハ１００−１において、デバイス用端子３３は、チップ領域２００の回路基板９に設けられ、回路基板９側の駆動回路と接続されている。一方、検査用端子４００は、分割領域３００の配線層９ａに設けられ、チップ領域２００の配線層９ａから延設された駆動回路の埋込配線３７と接続されている。さらに開口４００ａは、分割領域３００に設けられ、受光面Ａ側に開口を有し、検査用端子４００を露出させた貫通孔である。
【００３２】
以下、上述した固体撮像素子ウエハ１００−１の詳細について、センサ基板２の各層の構成、回路基板９の各層の構成、受光面Ａ上の各層の構成を順に説明する。
【００３３】
［センサ基板２］
センサ基板２は、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。このセンサ基板２における各チップ領域２００内の画素領域４には、受光面Ａに沿って複数の光電変換部２０が配列形成されている。各光電変換部２０は、例えばｎ型拡散層とｐ型拡散層との積層構造で構成されている。尚、光電変換部２０は画素毎に設けられており、図面においては１画素分の断面を図示している。
【００３４】
またセンサ基板２のチップ領域２００において受光面Ａとは逆の表面側には、ｎ＋型不純物層からなるフローティングディフュージョンＦＤ、トランジスタＴｒのソース／ドレイン２１、さらにはここでの図示を省略した他の不純物層、および素子分離２２などが設けられている。
【００３５】
さらにセンサ基板２のチップ領域２００において、画素領域４の外側の周辺領域７には、センサ基板２を貫通する貫通ビア２３が設けられている。この貫通ビア２３は、センサ基板２を貫通して形成された接続孔内に、分離絶縁膜２４を介して埋め込まれた導電性材料によって構成されている。
【００３６】
［配線層２ａ（センサ基板２側）］
センサ基板２の表面上に設けられた配線層２ａのチップ領域２００は、センサ基板２との界面側に、ここでの図示を省略したゲート絶縁膜を介して転送ゲートＴＧおよびトランジスタＴｒのゲート電極２５、さらにはここでの図示を省略した他の電極を有している。またこれらの転送ゲートＴＧおよびゲート電極２５は、層間絶縁膜２６で覆われており、この層間絶縁膜２６に設けられた溝パターン内には、例えば銅（Ｃｕ）を用いた埋込配線２７が多層配線として設けられている。これらの埋込配線２７は、ビアによって相互に接続され、また一部がソース／ドレイン２１、転送ゲートＴＧ、さらにはゲート電極２５に接続された構成となっている。また、埋込配線２７には、センサ基板２に設けられた貫通ビア２３も接続され、トランジスタＴｒおよび埋込配線２７等によって画素回路が構成されている。
【００３７】
以上のような埋込配線２７が形成された層間絶縁膜２６上に、絶縁性の保護膜２ｂが設けられ、この保護膜２ｂ表面においてセンサ基板２が回路基板９に貼り合わせられている。
【００３８】
［回路基板９］
回路基板９は、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この回路基板９のチップ領域２００において、センサ基板２側に向かう表面層には、トランジスタＴｒのソース／ドレイン３１、さらにはここでの図示を省略した不純物層、および素子分離３２などが設けられている。
【００３９】
さらに回路基板９のチップ領域２００には、これを貫通するデバイス用端子３３が設けられている。このデバイス用端子３３は、回路基板９を貫通して形成された接続孔内に、分離絶縁膜３４を介して埋め込まれた導電性材料によって構成されている。
【００４０】
［配線層９ａ（回路基板９側）］
回路基板９の表面上に設けられた配線層９ａのチップ領域２００は、回路基板９との界面側に、ここでの図示を省略したゲート絶縁膜を介して設けられたゲート電極３５、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極３５および他の電極は、層間絶縁膜３６で覆われており、この層間絶縁膜３６に設けられた溝パターン内には例えば銅（Ｃｕ）を用いた埋込配線３７が多層配線として設けられている。これらの埋込配線３７は、ビアによって相互に接続され、また一部がソース／ドレイン３１やゲート電極３５に接続された構成となっている。また、埋込配線３７には、回路基板９に設けられたデバイス用端子３３も接続され、トランジスタＴｒおよび埋込配線３７等によって駆動回路が構成されている。
【００４１】
さらにこの多層配線のセンサ基板２側には、アルミニウム配線３８が設けられている。この配線の一部は、分割領域３００において、以後に詳しく説明する検査用端子４００として設けられている。このようなアルミニウム配線３８は、ビアによって埋込配線３７と接続され、層間絶縁膜３６で覆われている。層間絶縁膜３６の表面はアルミニウム配線３８に応じた凹凸形状になっており、この凹凸表面を覆って平坦化膜３９が設けられ、その平坦化膜３９の表面は平坦面となっている。
【００４２】
以上のような平坦化膜３９上に絶縁性の保護膜９ｂが設けられ、この保護膜９ｂ表面において回路基板９がセンサ基板２に貼り合わせられている。また、回路基板９において、配線層９ａが設けられた表面側とは逆の裏面側には、回路基板９を覆う保護膜９ｃが設けられている。
【００４３】
［反射防止膜４１、界面準位抑制膜４２、エッチングストップ膜４３、配線溝形成膜４４、キャップ膜４６（受光面Ａ上）］
チップ領域２００の周辺領域７においては、センサ基板２の受光面Ａ上に、受光面Ａ側から順に、反射防止膜４１、界面準位抑制膜４２、エッチングストップ膜４３、配線溝形成膜４４が設けられている。さらに配線溝形成膜４４内に配線４５が設けられ、この配線４５を覆ってキャップ膜４６が設けられている。
チップ領域２００の画素領域４においては、センサ基板２の受光面Ａ上に、反射防止膜４１、界面準位抑制膜４２、および遮光膜４７が設けられている。
分割領域３００においては、センサ基板２の受光面Ａ上に、反射防止膜４１および界面準位抑制膜４２が設けられている。
【００４４】
以上のような構成の各層は次のような材料からなる。反射防止膜４１は、例えば酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、または窒化シリコンなど、酸化シリコンよりも高屈折率の絶縁性材料を用いて構成される。界面準位抑制膜４２は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。エッチングストップ膜４３は、上層の配線溝形成膜４４を構成する材料に対してエッチング選択比が低く抑えられる材料が用いられ、例えば窒化シリコン（ＳｉＮ）を用いて構成される。配線溝形成膜４４は、例えば酸化シリコン（ＳｉＯ２）を用いて構成される。キャップ膜４６は、例えば窒化シリコン（ＳｉＮ）を用いて構成される。
【００４５】
［配線４５（受光面Ａ上）］
配線４５は、チップ領域２００の周辺領域７における受光面Ａ上に、配線溝形成膜４４に埋め込まれた埋込配線として設けられている。この配線４５は貫通ビア２３と一体に埋め込まれて形成されたものであり、貫通ビア２３間を接続する。配線４５の上部は、キャップ膜４６で覆われている。
【００４６】
［貫通ビア２３］
貫通ビア２３は、チップ領域２００の周辺領域７において、受光面Ａ上の配線４５からエッチングストップ膜４３、界面準位抑制膜４２、および反射防止膜４１を貫通し、さらにセンサ基板２を貫通し、配線層２ａに達して設けられている。この貫通ビア２３は複数あり、センサ基板２の埋込配線２７、および回路基板９のアルミニウム配線３８または埋込配線３７に接続されている。
【００４７】
このような配線４５および貫通ビア２３は、配線溝形成膜４４に形成された配線溝とその底部の接続孔の内壁を連続的に覆う分離絶縁膜２４を介して、これらの配線溝及び接続孔に銅（Ｃｕ）を埋め込んで一体に構成される。ここで配線溝の部分が配線４５に相当し、接続孔の部分が貫通ビア２３に相当する。また分離絶縁膜２４は、例えば窒化シリコン（ＳｉＮ）のような銅（Ｃｕ）の拡散防止機能を有する材料を用いて構成される。このように、貫通ビア２３間を配線４５で接続することにより、貫通ビア２３がそれぞれ接続しているセンサ基板２の埋込配線２７と、回路基板９のアルミニウム配線３８または埋込配線３７との間を電気的に接続する。つまり、センサ基板２の駆動回路と回路基板９の駆動回路とが接続される。
【００４８】
［遮光膜４７（受光面Ａ上）］
遮光膜４７は、チップ領域２００の画素領域４において、受光面Ａ上の界面準位抑制膜４２の上部に設けられ、各光電変換部２０に対応する複数の受光開口４７ａを備えている。このような遮光膜４７は、アルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性に優れた導電性材料を用いて構成され、開口４７ｂにおいてセンサ基板２に対して接地された状態で設けられている。
【００４９】
［透明保護膜４８（受光面Ａ上）］
透明保護膜４８は、受光面Ａ上のキャップ膜４６および遮光膜４７を覆う状態で、チップ領域２００および分割領域３００に設けられている。この透明保護膜４８は、絶縁性材料からなり、例えばアクリル樹脂などを用いて構成される。
【００５０】
［カラーフィルタ４９、オンチップレンズ５０（受光面Ａ上）］
チップ領域２００の画素領域４において、さらに透明保護膜４８上に、各光電変換部２０に対応したカラーフィルタ４９およびオンチップレンズ５０が設けられている。カラーフィルタ４９は、各光電変換部２０に対応する各色で構成されている。各色のカラーフィルタ４９の配列が限定されることはない。オンチップレンズ５０は、各光電変換部２０に入射光が集光されるように構成されている。
一方、チップ領域２００の周辺領域７および分割領域３００では、オンチップレンズ５０と一体であるオンチップレンズ膜５０ａが、透明保護膜４８上に設けられている。
【００５１】
［検査用端子４００、開口４００ａ］
検査用端子４００は、分割領域３００の配線層９ａに設けられ、チップ領域２００の配線層９ａに設けられたアルミニウム配線３８の一部である。またチップ領域２００の駆動回路を構成する埋込配線３７の一部が分割領域３００まで延設され、ビアにより検査用端子４００と接続されている。
開口４００ａは、分割領域３００に設けられ、受光面Ａ側に検査用端子４００を露出させるパッド開口である。つまり、開口４００ａは、オンチップレンズ膜５０ａ、透明保護膜４８、界面準位抑制膜４２、反射防止膜４１、センサ基板２、層間絶縁膜２６、保護膜２ｂ、保護膜９ｂ、平坦化膜３９、および層間絶縁膜３６を掘り下げ、その底部に検査用端子４００を露出させたパッド開口である。なお、開口４００ａの貫通する配線層２ａの分割領域３００には、固体撮像素子を構成する埋込配線２７は設けられていない。
【００５２】
＜３．第１実施形態の固体撮像素子の製造方法＞
次に、上述した構成の固体撮像素子ウエハ１００−１の作製方法、およびこれを用いた固体撮像素子１−１の製造方法を図４〜図７の断面工程図に基づいて説明する。
【００５３】
図４に示すように、センサ基板２に設定した各チップ領域２００の画素領域４に、複数の光電変換部２０を配列形成すると共に、センサ基板２にソース／ドレイン２１およびフローティングディフュージョンＦＤ他の不純物層や素子分離２２を形成する。次に、センサ基板２の表面上に転送ゲートＴＧおよびゲート電極２５を形成し、さらに層間絶縁膜２６と共に埋込配線２７を形成して配線層２ａを設け、この配線層２ａの上部を保護膜２ｂで覆う。
【００５４】
一方、回路基板９に設定した各チップ領域２００に、ソース／ドレイン３１他の不純物層や素子分離３２を形成する。次に、回路基板９の表面上にゲート電極３５を形成し、さらに層間絶縁膜３６と共に埋込配線３７を形成する。この際、チップ領域２００の配線層９ａから回路基板９にかけて、デバイス用端子３３を埋め込んで形成する。続いて、ビアにより埋込配線３７と接続されたアルミニウム配線３８を形成し、これを層間絶縁膜３６で覆う。この際、分割領域３００において、このアルミニウム配線３８の一部を検査用端子４００として設ける。また検査用端子４００は、分割領域３００まで延設された埋込配線３７が接続された状態で設けられる。その後、凹凸表面の層間絶縁膜３６上を平坦化膜３９で覆い、さらに表面を平坦化して配線層９ａを設け、この配線層９ａの上部を保護膜９ｂで覆う。
【００５５】
以上の後、センサ基板２と回路基板９とを、それぞれのチップ領域２００を対応させて、保護膜２ｂと保護膜９ｂとの間で貼り合わせる。貼り合わせの終了後には、必要に応じてセンサ基板２の受光面Ａ側を薄膜化する。以上までの工程は、特に手順が限定されることはなく、通常の貼り合わせ技術を適用して行うことができる。
【００５６】
図５に示すように、センサ基板２の受光面Ａ上に、反射防止膜４１、界面準位抑制膜４２、エッチングストップ膜４３、および配線溝形成膜４４をこの順に積層成膜する。続いて、チップ領域２００の周辺領域７において、配線溝形成膜４４に配線溝を形成し、その底部にセンサ基板２を貫通する各深さの接続孔を形成する。次に、配線溝および接続孔の内壁を覆う状態に分離絶縁膜２４を形成し、さらに各接続孔の底部に埋込配線２７またはアルミニウム配線３８を露出させた後、例えば銅からなる導電性材料により配線溝および接続孔を一体に埋め込む。以上により、埋込配線２７またはアルミニウム配線３８に接続された複数の貫通ビア２３、およびこの貫通ビア２３間を接続する配線４５を形成する。その後、配線４５および配線溝形成膜４４上を覆う状態で、配線４５を構成する銅（Ｃｕ）に対する拡散防止効果を有するキャップ膜４６を成膜する。
【００５７】
次いで、チップ領域２００の画素領域４および分割領域３００において、キャップ膜４６、配線溝形成膜４４、およびエッチングストップ膜４３を除去し、受光面Ａ上に反射防止膜４１および界面準位抑制膜４２の２層を残す。
【００５８】
その後、チップ領域２００の画素領域４において、受光面Ａ上の光電変換部２０の上方を避けた位置において、反射防止膜４１および界面準位抑制膜４２の２層に開口４７ｂを形成し、センサ基板２を露出させる。次に、チップ領域２００の画素領域４における受光面Ａ上に、開口４７ｂを介してセンサ基板２に接地された遮光膜４７をパターン形成する。この際、遮光膜４７は、アルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性を有する導電性材料膜を用いて成膜され、光電変換部２０に対応する受光開口４７ａを有するようにパターン形成される。
【００５９】
以上の後、チップ領域２００および分割領域３００、つまり受光面Ａ上の全面に、遮光膜４７およびキャップ膜４６を覆う状態で光透過性を有する材料からなる透明保護膜４８を成膜する。この際、スピンコート法のような塗布法により、透明保護膜４８の成膜を行う。続いて、チップ領域２００の画素領域４における透明保護膜４８上に、光電変換部２０に対応する各色のカラーフィルタ４９を形成し、さらにこの上部に光電変換部２０に対応するオンチップレンズ５０を形成する。このオンチップレンズ５０を形成する際、同時に、チップ領域２００の周辺領域７および分割領域３００における透明保護膜４８上に、オンチップレンズ５０と一体であるオンチップレンズ膜５０ａが成膜される。
【００６０】
また回路基板９の露出面を研磨することで回路基板９を薄膜化し、チップ領域２００にデバイス用端子３３を露出させる。以上により、チップ領域２００には、外部取り出し用のデバイス用端子３３を備えた固体撮像素子１−１が形成される。
その後、デバイス用端子３３を覆う状態で回路基板９上に保護膜９ｃを成膜する。
【００６１】
図６に示すように、分割領域３００に、受光面Ａ側に検査用端子４００を露出させる開口４００ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、オンチップレンズ膜５０ａ、透明保護膜４８、界面準位抑制膜４２、反射防止膜４１、センサ基板２、層間絶縁膜２６、保護膜２ｂ、保護膜９ｂ、および平坦化膜３９を順にエッチング除去する。続いて、層間絶縁膜３６をエッチングし、検査用端子４００を露出させてエッチングを終了し、開口４００ａを完成させる。
【００６２】
次いで、受光面Ａ側から開口４００ａに検査針を差し込み、検査用端子４００を用いてプローブ検査を行う。このようにウエハ状態でプローブ検査を行い、固体撮像素子ウエハ１００−１内の複数のチップ領域にそれぞれ形成された固体撮像素子１−１の動作確認をする。
【００６３】
図７に示すように、上述のプローブ検査後、ダイシングにより分割領域３００を除去し、固体撮像素子１−１を備えたチップ領域２００を個片化して残す。以上により、固体撮像素子ウエハ１００−１を用いた製造方法により、固体撮像素子１−１が完成される。
またこのダイシング工程により、検査用端子４００まで延設され固体撮像素子１−１の駆動回路に接続された埋込配線３７が切断され、その埋込配線３７の断面が固体撮像素子１−１の側面に露出する。
【００６４】
その後、個片化された固体撮像素子１−１のうち、上述したプローブ検査において合格したものだけを最終的に使用し、次の組み立て工程に進む。組み立て工程の前に、ここでの図示を省略したが、保護膜９ｃに開口を形成し、この開口を介してデバイス用端子３３に接続されるバンプを保護膜９ｃ上に形成する。なお、バンプを形成するタイミングはこれに限定されず、ダイシング前、またはプローブ検査前であってもよい。
【００６５】
＜４．第１実施形態の固体撮像素子＞
図８は、第１実施形態の固体撮像素子１−１の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第１実施形態の固体撮像素子１−１の構成を説明する。
【００６６】
固体撮像素子１−１は、図３を用いて説明した固体撮像素子ウエハ１００−１のチップ領域２００に相当する。すなわち、図８に示すように、センサ基板２と回路基板９を貼合せてなる３次元構造であり、平面視的には、光電変換部２０を有する画素領域４と、配線４５を有する周辺領域７とを備える。
固体撮像素子ウエハ１００−１の説明と重複するため詳細な説明は省略し、第１実施形態の固体撮像素子１−１の特徴となるところを次に説明する。
【００６７】
図８に示すように、光電変換部２０を有するセンサ基板２の受光面Ａとは逆の表面側に、駆動回路を有する配線層２ａおよび配線層９ａが積層して設けられ、さらに配線層９ａのセンサ基板２とは反対側に回路基板９が設けられている。この回路基板９には、固体撮像素子１−１の駆動回路に接続されたデバイス用端子３３が設けられている。
【００６８】
固体撮像素子１−１の側面、つまり受光面Ａおよび逆の表面に対する側面には、製造工程のダイシングにより切断された埋込配線３７の断面が露出している。この埋込配線３７は、駆動回路に接続された配線である。
【００６９】
周辺領域７において、受光面Ａ側からセンサ基板２を貫通する貫通ビア２３が複数設けられ、この貫通ビア２３はそれぞれセンサ基板２側の埋込配線２７および回路基板９側のアルミニウム配線３８または埋込配線３７に達している。さらに周辺領域７の受光面Ａ上に配線４５が設けられ、この配線４５により貫通ビア２３間が接続されている。このような貫通ビア２３および配線４５により、センサ基板２側の駆動回路と回路基板９側の駆動回路とが接続されている。
【００７０】
また受光面Ａ上は、画素領域４および周辺領域７の全面にわたり、絶縁膜として構成された透明保護膜４８およびオンチップレンズ膜５０ａにより覆われている。つまり、受光面Ａ上に設けられた配線４５も同様に、絶縁膜に覆われている。
【００７１】
さらに、デバイス用端子３３と接続されたバンプ３０が、受光面Ａとは逆の表面上に設けられている。このバンプ３０を介して固体撮像素子１−１と外部とが接続され、固体撮像素子１−１の信号取り出し等が行われる。
【００７２】
＜第１実施形態による効果＞
以上説明した第１実施形態の固体撮像素子ウエハ１００−１は、固体撮像素子１−１を備えた複数のチップ領域２００と、このチップ領域２００を囲んで配置される分割領域３００とを備えた構成である。チップ領域２００には、受光面Ａとは逆の表面側にデバイス用端子３３が設けられている。また分割領域３００には、デバイス用端子３３とは別に検査用端子４００が設けられ、さらに受光面Ａ側に検査用端子４００を露出させる開口４００ａが設けられている。
【００７３】
これにより、このような固体撮像素子ウエハ１００−１を用いて作製する固体撮像素子１−１の製造方法では、受光面Ａ側から開口４００ａに検査針を差し込んで、検査用端子４００を用いた固体撮像素子の検査ができる。つまり、ウエハ状態で固体撮像素子の検査を容易に行うことが可能となる。
【００７４】
さらに、この製造方法では、ダイシングにより検査用端子４００を含む分割領域３００を除去することで、固体撮像素子１−１を備えたチップ領域２００を個片化する。このように分割領域３００を全て除去することにより、個片化されたチップサイズを縮小でき、固体撮像素子１−１の小型化を図ることが可能となる。
【００７５】
また以上のように作製された固体撮像素子１−１は、受光面Ａとは逆の表面側にデバイス用端子３３を設けた構成である。つまり、受光面Ａ側にはデバイス用端子３３を設けるスペースを必要としない。これにより、受光面Ａ側における受光開口率の向上を図り、固体撮像素子１−１の高感度化および小型化が達成される。
【００７６】
＜５．第２実施形態の固体撮像素子ウエハの構成＞
（分割領域に検査用端子を設け、アルミ配線が切断される例）
図９は、第２実施形態の固体撮像素子ウエハ１００−２の構成を示す要部断面図であり、図２ＢのＡ−Ａ線における断面図である。以下、この要部断面図に基づいて第２実施形態の固体撮像素子ウエハ１００−２の構成を説明する。
【００７７】
図９に示す第２実施形態の固体撮像素子ウエハ１００−２が、図３を用いて説明した第１実施形態の固体撮像素子ウエハ１００−１と異なるところは、チップ領域２００と分割領域３００との境界付近における検査用端子４００および埋込配線３７の配置関係であり、他の構成は第１実施形態と同様である。
【００７８】
つまり第２実施形態においては、分割領域３００に設けられた検査用端子４００が、チップ領域２００まで延設されている。この延設された検査用端子４００と、駆動回路を構成する埋込配線３７とが、チップ領域２００において接続されている。
【００７９】
＜６．第２実施形態の固体撮像素子の製造方法＞
上述した構成の固体撮像素子ウエハ１００−２を用いて作製する固体撮像素子１−２の製造方法は、次の点が特徴である。ダイシング工程により、チップ領域２００まで延設された検査用端子４００が切断され、その検査用端子４００の断面が固体撮像素子１−２の側面に露出する点が特徴である。その他のところは、図４〜図７を用いて説明した第１実施形態と同様である。
【００８０】
＜７．第２実施形態の固体撮像素子＞
図１０は、第２実施形態の固体撮像素子１−２の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。以下、この要部断面図に基づいて第２実施形態の固体撮像素子１−２の構成を説明する。
【００８１】
図１０に示す第２実施形態の固体撮像素子１−２においては、固体撮像素子１−２の側面に、製造工程におけるダイシングにより切断された検査用端子４００の断面が露出する点が特徴である。その他の構成については、図８を用いて説明した第１実施形態の固体撮像素子１−１と同様である。
【００８２】
＜第２実施形態による効果＞
以上説明した第２実施形態においても、第１実施形態と同様の効果が得られる。
【００８３】
また第２実施形態では、固体撮像素子１−２の側面に、アルミニウムからなる検査用端子４００の断面が露出している構成となっている。アルミニウムは銅よりも耐食性に優れているので、上述の第２実施形態の固体撮像素子１−２はより安定性がある。
【００８４】
＜８．第３実施形態の固体撮像素子ウエハの構成＞
図１１は、第３実施形態の固体撮像素子ウエハ１００−３の構成を示す要部断面図であり、図２ＢのＡ−Ａ線における断面図である。以下、この要部断面図に基づいて第３実施形態の固体撮像素子ウエハ１００−３の構成を説明する。
【００８５】
図１１に示す第３実施形態の固体撮像素子ウエハ１００−３においては、分割領域３００の検査用端子４００がセンサ基板２側に設けられている点が特徴であり、その詳細を次に説明する。またその他の構成については、図３を用いて説明した第１実施形態の固体撮像素子ウエハ１００−１と同様である。
【００８６】
チップ領域２００のセンサ基板２側の配線層２ａでは、埋込配線２７が多層配線として設けられている。さらにこの多層配線の回路基板９側には、ここでの図示を省略したがビアにより埋込配線２７と接続されたアルミニウム配線が設けられている。アルミニウム配線の一部が、分割領域３００において検査用端子４００として設けられている。この検査用端子４００は、チップ領域２００まで延設され貫通ビア２３と接続されている。なお、チップ領域２００まで延設された検査用端子４００は、ここでの図示を省略したがセンサ基板２側の駆動回路を構成する埋込配線２７と接続されていてもよい。
【００８７】
このようなアルミニウム配線および検査用端子４００は層間絶縁膜２６で覆われており、その層間絶縁膜２６の表面は凹凸形状になっている。この凹凸表面を覆って平坦化膜２８が設けられ、その平坦化膜２８の表面は平坦化されている。さらに平坦化膜２８上に保護膜２ｂが設けられ、この保護膜２ｂ表面においてセンサ基板２が回路基板９に貼り合わせられている。
【００８８】
＜９．第３実施形態の固体撮像素子の製造方法＞
次に、上述した構成の固体撮像素子ウエハ１００−３を用いて作製される固体撮像素子１−３の製造方法を図１２〜図１５の断面工程図に基づいて説明する。
【００８９】
図１２に示すように、センサ基板２におけるチップ領域２００の画素領域４に、複数の光電変換部２０を配列形成すると共に、センサ基板２にソース／ドレイン２１およびフローティングディフュージョンＦＤ他の不純物層や素子分離２２を形成する。次に、センサ基板２の表面上に転送ゲートＴＧおよびゲート電極２５を形成し、さらに層間絶縁膜２６と共に埋込配線２７を形成する。次いで、ビアにより埋込配線２７と接続されたアルミニウム配線を形成し、これを層間絶縁膜２６でさらに覆う。この際、分割領域３００において、このアルミニウム配線の一部を検査用端子４００として設ける。またこの検査用端子４００は、チップ領域２００まで延設され、ここでの図示を省略したが埋込配線２７と接続された状態で設けられる。その後、凹凸表面の層間絶縁膜２６上を平坦化膜２８で覆い、さらに表面を平坦化して配線層２ａを設け、この配線層２ａの上部を保護膜２ｂで覆う。
【００９０】
一方、回路基板９のチップ領域２００に、ソース／ドレイン３１他の不純物層や素子分離３２を形成する。次に、回路基板９の表面上にゲート電極３５を形成し、さらに層間絶縁膜３６と共に埋込配線３７を形成する。この際、チップ領域２００の配線層９ａから回路基板９にかけて、デバイス用端子３３を埋め込んで形成する。続いて、ビアにより埋込配線３７と接続されたアルミニウム配線３８を形成し、これを層間絶縁膜３６で覆う。その後、凹凸表面の層間絶縁膜３６上を平坦化膜３９で覆い、さらに表面を平坦化して配線層９ａを設け、この配線層９ａの上部を保護膜９ｂで覆う。
【００９１】
以上の後、センサ基板２と回路基板９とを、保護膜２ｂと保護膜９ｂとの間で貼り合わせる。貼り合わせの終了後には、必要に応じてセンサ基板２の受光面Ａ側を薄膜化する。以上までの工程は、特に手順が限定されることはなく、通常の貼り合わせ技術を適用して行うことができる。
【００９２】
図１３に示すように、センサ基板２の受光面Ａ上に、反射防止膜４１、界面準位抑制膜４２、エッチングストップ膜４３、および配線溝形成膜４４をこの順に積層成膜する。続いて、チップ領域２００の周辺領域７において、配線溝形成膜４４に配線溝を形成し、その底部にセンサ基板２を貫通する各深さの接続孔を形成する。次に、配線溝および接続孔の内壁を覆う状態に分離絶縁膜２４を形成し、例えば銅からなる導電性材料により配線溝および接続孔を一体に埋め込む。以上により、チップ領域２００の周辺領域７における受光面Ａ上に、配線４５およびこれに接続された貫通ビア２３を設ける。その後、配線４５および配線溝形成膜４４上を覆う状態で、配線４５を構成する銅（Ｃｕ）に対する拡散防止効果を有するキャップ膜４６を成膜する。
【００９３】
次いで、チップ領域２００の画素領域４および分割領域３００において、キャップ膜４６、配線溝形成膜４４、およびエッチングストップ膜４３を除去し、受光面Ａ上に反射防止膜４１および界面準位抑制膜４２の２層を残す。
【００９４】
その後、チップ領域２００の画素領域４において、受光面Ａ上の光電変換部２０の上方を避けた位置において、反射防止膜４１および界面準位抑制膜４２の２層に開口４７ｂを形成し、センサ基板２を露出させる。次に、チップ領域２００の画素領域４における受光面Ａ上に、開口４７ｂを介してセンサ基板２に接地された遮光膜４７をパターン形成する。この際、遮光膜４７は、アルミニウム（Ａｌ）やタングステン（Ｗ）のような遮光性を有する導電性材料膜を用いて成膜され、光電変換部２０に対応する受光開口４７ａを有するようにパターン形成される。
【００９５】
以上の後、チップ領域２００および分割領域３００、つまり受光面Ａ上の全面に、遮光膜４７およびキャップ膜４６を覆う状態で光透過性を有する材料からなる透明保護膜４８を成膜する。この際、スピンコート法のような塗布法により、透明保護膜４８の成膜を行う。続いて、チップ領域２００の画素領域４における透明保護膜４８上に、光電変換部２０に対応する各色のカラーフィルタ４９を形成し、さらにこの上部に光電変換部２０に対応するオンチップレンズ５０を形成する。このオンチップレンズ５０を形成する際、同時に、チップ領域２００の周辺領域７および分割領域３００における透明保護膜４８上に、オンチップレンズ５０と一体であるオンチップレンズ膜５０ａが成膜される。
【００９６】
また回路基板９の露出面を研磨することで回路基板９を薄膜化し、チップ領域２００にデバイス用端子３３を露出させてデバイス用端子３３とする。以上により、チップ領域２００には、外部取り出し用のデバイス用端子３３を備えた固体撮像素子１−３が形成される。
その後、デバイス用端子３３を覆う状態で回路基板９上に保護膜９ｃを成膜する。
【００９７】
図１４に示すように、分割領域３００に、受光面Ａ側に検査用端子４００を露出させる開口４００ａを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、オンチップレンズ膜５０ａ、透明保護膜４８、界面準位抑制膜４２、反射防止膜４１、およびセンサ基板２を順にエッチング除去する。続いて、層間絶縁膜２６をエッチングし、検査用端子４００を露出させてエッチングを終了し、開口４００ａを完成させる。
【００９８】
次いで、受光面Ａ側から開口４００ａに検査針を差し込み、検査用端子４００を用いてプローブ検査を行う。このようにウエハ状態でプローブ検査を行い、固体撮像素子ウエハ１００−３内の複数のチップ領域にそれぞれ形成された固体撮像素子１−３の動作確認をする。
【００９９】
図１５に示すように、上述のプローブ検査後、ダイシングにより分割領域３００を除去し、固体撮像素子１−３を備えたチップ領域２００を個片化して残す。以上により、固体撮像素子ウエハ１００−３を用いた製造方法により、固体撮像素子１−３が完成される。
またこのダイシング工程により切断された検査用端子４００の断面が、固体撮像素子１−３の側面に露出する。
【０１００】
その後、個片化された固体撮像素子１−３のうち、上述したプローブ検査において合格したものだけを最終的に使用し、次の組み立て工程に進む。組み立て工程の前に、ここでの図示を省略したが、保護膜９ｃに開口を形成し、この開口を介してデバイス用端子３３に接続するバンプを保護膜９ｃ上に形成する。なお、バンプを形成するタイミングはこれに限定されず、ダイシング前、またはプローブ検査前であってもよい。
【０１０１】
＜１０．第３実施形態の固体撮像素子＞
図１６は、第３実施形態の固体撮像素子１−３の構成を示す要部断面図であり、図１における画素領域４と周辺領域７との境界付近の断面図である。固体撮像素子１−３は、図１１を用いて説明した固体撮像素子ウエハ１００−３のチップ領域２００に相当する。以下、この要部断面図に基づいて第３実施形態の固体撮像素子１−３の構成を説明する。
【０１０２】
図１６に示す第３実施形態の固体撮像素子１−３においては、製造工程のダイシングにより切断された検査用端子４００の断面が側面に露出する点が特徴である。その他の構成については、図８を用いて説明した第１実施形態の固体撮像素子１−１と同様である。
【０１０３】
＜第３実施形態による効果＞
以上説明した第３実施形態においても、第１実施形態と同様の効果が得られる。
【０１０４】
また第３実施形態では、検査用端子４００をセンサ基板２側に設けた構成となっている。これにより、検査用端子４００を回路基板９側に設けた構成と比較して、開口４００ａの深さが浅く、開口形成が容易になり、さらに検査針の検査用端子４００へのアクセスも容易となる。
【０１０５】
なお、上述した第３実施形態においては、センサ基板２側に検査用端子４００を設ける構成の一例として、ダイシングにより検査用端子４００が切断される構成を説明した。しかしながらこれに限らず、第１実施形態のように、ダイシングにより銅からなる埋込配線が切断される構成と組み合わせてもよい。
【０１０６】
なお、本技術は以下のような構成も取ることができる。
（１）
複数のチップ領域と、
前記チップ領域を囲んで配置された分割領域と、
前記各チップ領域に設けられた光電変換部と、
前記各チップ領域において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記駆動回路に接続され、前記各チップ領域において前記表面側に引き出されたデバイス用端子と、
前記駆動回路に接続され、前記分割領域において前記受光面側に露出された検査用端子とを備えた
固体撮像素子ウエハ。
【０１０７】
（２）
前記受光面側に前記検査用端子を露出させる開口が設けられている
（１）記載の固体撮像素子ウエハ。
【０１０８】
（３）
前記チップ領域において、前記受光面上の全面が絶縁膜により覆われている
（１）または（２）記載の固体撮像素子ウエハ。
【０１０９】
（４）
前記光電変換部および前記駆動回路を有するセンサ基板と、
前記駆動回路、前記デバイス用端子、および前記検査用端子を有し、前記センサ基板に貼り合わせて設けられた回路基板とを備えた
（１）〜（３）の何れかに記載の固体撮像素子ウエハ。
【０１１０】
（５）
固体撮像素子ウエハに設けられた複数のチップ領域に光電変換部を形成することと、
前記各チップ領域において前記光電変換部に対する受光面とは逆の表面側に駆動回路を形成することと、
前記各チップ領域において、前記駆動回路に接続され前記表面側に引き出されたデバイス用端子を形成することと、
前記チップ領域を囲んで配置された分割領域において、前記駆動回路に接続され前記受光面側に露出された検査用端子を形成することと、
前記検査用端子を用いて、前記光電変換部と当該光電変換部に接続された前記駆動回路とを備えた固体撮像素子を検査することとを含む
固体撮像素子の製造方法。
【０１１１】
（６）
前記検査の後、ダイシングを行うことにより、前記検査用端子を含む前記分割領域を除去し、前記固体撮像素子を備えた前記各チップ領域を個片化する
（５）記載の固体撮像素子の製造方法。
【０１１２】
（７）
前記検査用端子を形成する際には、
前記駆動回路に接続された前記検査用端子を前記分割領域に形成した後、
前記検査用端子を前記受光面側に露出させる開口を形成する
（５）または（６）記載の固体撮像素子の製造方法。
【０１１３】
（８）
前記チップ領域において前記受光面とは逆の表面上に、前記デバイス用端子に接続されたバンプを形成する
（５）〜（７）の何れかに記載の固体撮像素子の製造方法。
【０１１４】
（９）
光電変換部と、
前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記駆動回路に接続され前記表面側に引き出されたデバイス用端子と、
前記受光面上の全面を覆う絶縁膜とを備えた
固体撮像素子。
【０１１５】
（１０）
前記受光面および前記表面に対する側面に、前記駆動回路に接続された配線の断面が露出した
（９）記載の固体撮像素子。
【０１１６】
（１１）
前記光電変換部および前記駆動回路を有するセンサ基板と、
前記駆動回路および前記デバイス用端子を有し、前記センサ基板に貼り合わせて設けられた回路基板とを備えた
（９）または（１０）記載の固体撮像素子。
【０１１７】
（１２）
前記光電変換部を有する画素領域の外側に位置する周辺領域において、前記受光面側から前記センサ基板を貫通し、前記センサ基板の駆動回路または前記回路基板の駆動回路に接続された複数の貫通ビアと、
前記周辺領域における前記受光面上に設けられ、前記貫通ビア間を接続する配線とを備えた
（９）〜（１１）の何れかに記載の固体撮像素子。
【０１１８】
（１３）
前記配線は、前記絶縁膜により覆われている
（１２）記載の固体撮像素子。
【０１１９】
（１４）
前記表面上に、前記デバイス用端子に接続されたバンプが設けられた
（９）〜（１３）の何れかに記載の固体撮像素子。
【符号の説明】
【０１２０】
１，１−１，１−２，１−３…固体撮像素子、２…センサ基板、４…画素領域、７…周辺領域、９…回路基板、２０…光電変換部、２３…貫通ビア、３０…バンプ、３３…デバイス用端子、４５…配線、１００，１００−１，１００−２，１００−３…固体撮像素子ウエハ、２００…チップ領域、３００…分割領域、４００…検査用端子、４００ａ…開口
【特許請求の範囲】
【請求項１】
複数のチップ領域と、
前記チップ領域を囲んで配置された分割領域と、
前記各チップ領域に設けられた光電変換部と、
前記各チップ領域において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記駆動回路に接続され、前記各チップ領域において前記表面側に引き出されたデバイス用端子と、
前記駆動回路に接続され、前記分割領域において前記受光面側に露出された検査用端子とを備えた
固体撮像素子ウエハ。
【請求項２】
前記受光面側に前記検査用端子を露出させる開口が設けられている
請求項１記載の固体撮像素子ウエハ。
【請求項３】
前記チップ領域において、前記受光面上の全面が絶縁膜により覆われている
請求項１記載の固体撮像素子ウエハ。
【請求項４】
前記光電変換部および前記駆動回路を有するセンサ基板と、
前記駆動回路、前記デバイス用端子、および前記検査用端子を有し、前記センサ基板に貼り合わせて設けられた回路基板とを備えた
請求項１記載の固体撮像素子ウエハ。
【請求項５】
固体撮像素子ウエハに設けられた複数のチップ領域に光電変換部を形成することと、
前記各チップ領域において前記光電変換部に対する受光面とは逆の表面側に駆動回路を形成することと、
前記駆動回路に接続され、前記各チップ領域において前記表面側に引き出されたデバイス用端子を形成することと、
前記駆動回路に接続され、前記チップ領域を囲んで配置された分割領域において前記受光面側に露出された検査用端子を形成することと、
前記検査用端子を用いて、前記光電変換部と当該光電変換部に接続された前記駆動回路とを備えた固体撮像素子を検査することとを含む
固体撮像素子の製造方法。
【請求項６】
前記検査の後、ダイシングを行うことにより、前記検査用端子を含む前記分割領域を除去し、前記固体撮像素子を備えた前記各チップ領域を個片化する
請求項５記載の固体撮像素子の製造方法。
【請求項７】
前記検査用端子を形成する際には、
前記駆動回路に接続された前記検査用端子を前記分割領域に形成した後、
前記検査用端子を前記受光面側に露出させる開口を形成する
請求項５記載の固体撮像素子の製造方法。
【請求項８】
前記チップ領域において前記受光面とは逆の表面上に、前記デバイス用端子に接続されたバンプを形成する
請求項５記載の固体撮像素子の製造方法。
【請求項９】
光電変換部と、
前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記駆動回路に接続され前記表面側に引き出されたデバイス用端子と、
前記受光面上の全面を覆う絶縁膜とを備えた
固体撮像素子。
【請求項１０】
前記受光面および前記表面に対する側面に、前記駆動回路に接続された配線の断面が露出した
請求項９記載の固体撮像素子。
【請求項１１】
前記光電変換部および前記駆動回路を有するセンサ基板と、
前記駆動回路および前記デバイス用端子を有し、前記センサ基板に貼り合わせて設けられた回路基板とを備えた
請求項９記載の固体撮像素子。
【請求項１２】
前記光電変換部を有する画素領域の外側に位置する周辺領域において、前記受光面側から前記センサ基板を貫通し、前記センサ基板の駆動回路または前記回路基板の駆動回路に接続された複数の貫通ビアと、
前記周辺領域における前記受光面上に設けられ、前記貫通ビア間を接続する配線とを備えた
請求項９記載の固体撮像素子。
【請求項１３】
前記配線は、前記絶縁膜により覆われている
請求項１２記載の固体撮像素子。
【請求項１４】
前記受光面とは逆の表面上に、前記デバイス用端子に接続されたバンプが設けられた
請求項９記載の固体撮像素子。
【請求項１】
複数のチップ領域と、
前記チップ領域を囲んで配置された分割領域と、
前記各チップ領域に設けられた光電変換部と、
前記各チップ領域において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記駆動回路に接続され、前記各チップ領域において前記表面側に引き出されたデバイス用端子と、
前記駆動回路に接続され、前記分割領域において前記受光面側に露出された検査用端子とを備えた
固体撮像素子ウエハ。
【請求項２】
前記受光面側に前記検査用端子を露出させる開口が設けられている
請求項１記載の固体撮像素子ウエハ。
【請求項３】
前記チップ領域において、前記受光面上の全面が絶縁膜により覆われている
請求項１記載の固体撮像素子ウエハ。
【請求項４】
前記光電変換部および前記駆動回路を有するセンサ基板と、
前記駆動回路、前記デバイス用端子、および前記検査用端子を有し、前記センサ基板に貼り合わせて設けられた回路基板とを備えた
請求項１記載の固体撮像素子ウエハ。
【請求項５】
固体撮像素子ウエハに設けられた複数のチップ領域に光電変換部を形成することと、
前記各チップ領域において前記光電変換部に対する受光面とは逆の表面側に駆動回路を形成することと、
前記駆動回路に接続され、前記各チップ領域において前記表面側に引き出されたデバイス用端子を形成することと、
前記駆動回路に接続され、前記チップ領域を囲んで配置された分割領域において前記受光面側に露出された検査用端子を形成することと、
前記検査用端子を用いて、前記光電変換部と当該光電変換部に接続された前記駆動回路とを備えた固体撮像素子を検査することとを含む
固体撮像素子の製造方法。
【請求項６】
前記検査の後、ダイシングを行うことにより、前記検査用端子を含む前記分割領域を除去し、前記固体撮像素子を備えた前記各チップ領域を個片化する
請求項５記載の固体撮像素子の製造方法。
【請求項７】
前記検査用端子を形成する際には、
前記駆動回路に接続された前記検査用端子を前記分割領域に形成した後、
前記検査用端子を前記受光面側に露出させる開口を形成する
請求項５記載の固体撮像素子の製造方法。
【請求項８】
前記チップ領域において前記受光面とは逆の表面上に、前記デバイス用端子に接続されたバンプを形成する
請求項５記載の固体撮像素子の製造方法。
【請求項９】
光電変換部と、
前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、
前記駆動回路に接続され前記表面側に引き出されたデバイス用端子と、
前記受光面上の全面を覆う絶縁膜とを備えた
固体撮像素子。
【請求項１０】
前記受光面および前記表面に対する側面に、前記駆動回路に接続された配線の断面が露出した
請求項９記載の固体撮像素子。
【請求項１１】
前記光電変換部および前記駆動回路を有するセンサ基板と、
前記駆動回路および前記デバイス用端子を有し、前記センサ基板に貼り合わせて設けられた回路基板とを備えた
請求項９記載の固体撮像素子。
【請求項１２】
前記光電変換部を有する画素領域の外側に位置する周辺領域において、前記受光面側から前記センサ基板を貫通し、前記センサ基板の駆動回路または前記回路基板の駆動回路に接続された複数の貫通ビアと、
前記周辺領域における前記受光面上に設けられ、前記貫通ビア間を接続する配線とを備えた
請求項９記載の固体撮像素子。
【請求項１３】
前記配線は、前記絶縁膜により覆われている
請求項１２記載の固体撮像素子。
【請求項１４】
前記受光面とは逆の表面上に、前記デバイス用端子に接続されたバンプが設けられた
請求項９記載の固体撮像素子。
【図１】
【図２】
【図４】
【図１２】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図４】
【図１２】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１３−８９８７１（Ｐ２０１３−８９８７１Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２３０９２０（Ｐ２０１１−２３０９２０）
【出願日】平成２３年１０月２０日（２０１１．１０．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月２０日（２０１１．１０．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]