半導体装置の製造方法
【課題】高いスループットで製造するために有利な製造方法を提供する。
【解決手段】第１領域１０１および第２領域１０２を有する半導体基板において、第１絶縁膜１１２、第２絶縁膜１１３および第３絶縁膜１２２を貫通する第１コンタクトホール形成工程と、第４絶縁膜１２０、第５絶縁膜１２１および第６絶縁膜１２２を貫通する第２コンタクトホール形成工程とを含み、前記第１，３，４，６絶縁膜は第１組成を有し、前記第２，４絶縁膜は前記第１組成とは異なる第２組成を有し、開口工程では、前記第２絶縁膜をエッチングストッパとして前記第３絶縁膜をエッチング後に、前記第２絶縁膜および前記第１絶縁膜を互いに異なるエッチング条件で第１コンタクトホールを形成し、前記第５絶縁膜をエッチングストッパとして前記第６絶縁膜をエッチング後に、前記第５，４絶縁膜を同一のエッチング条件で連続的にエッチングして、前記第２コンタクトホールを形成する。
【解決手段】第１領域１０１および第２領域１０２を有する半導体基板において、第１絶縁膜１１２、第２絶縁膜１１３および第３絶縁膜１２２を貫通する第１コンタクトホール形成工程と、第４絶縁膜１２０、第５絶縁膜１２１および第６絶縁膜１２２を貫通する第２コンタクトホール形成工程とを含み、前記第１，３，４，６絶縁膜は第１組成を有し、前記第２，４絶縁膜は前記第１組成とは異なる第２組成を有し、開口工程では、前記第２絶縁膜をエッチングストッパとして前記第３絶縁膜をエッチング後に、前記第２絶縁膜および前記第１絶縁膜を互いに異なるエッチング条件で第１コンタクトホールを形成し、前記第５絶縁膜をエッチングストッパとして前記第６絶縁膜をエッチング後に、前記第５，４絶縁膜を同一のエッチング条件で連続的にエッチングして、前記第２コンタクトホールを形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
リーク電流に対する要求が厳しい半導体装置の代表として固体撮像装置を挙げることができる。近年、固体撮像装置の進歩により、より高画質で安価なデジタルカメラやデジタルビデオカメラが普及している。固体撮像装置は画素領域と周辺回路領域とを有している。画素領域は、複数の画素を含み、画素は、例えば、光電変換部（フォトダイオード）、転送トランジスタおよび増幅トランジスタを含む。増幅トランジスタは、複数の画素によって共有される場合もある。周辺回路領域は、ＭＯＳトランジスタを含み、画素領域の画素から出力される信号を処理したり、画素領域の画素を制御したりする。画素領域の回路と周辺回路領域の回路とは、ＣＭＯＳ製造プロセスによって共通の工程で製造することができる。
【０００３】
この周辺回路領域のＭＯＳトランジスタのソース・ドレイン、および、ゲート電極上に高融点金属の半導体化合物層（シリサイド）を選択的に形成することによりＭＯＳトランジスタの動作を高速化することができる。一方、画素領域の光電変換部にシリサイド層を形成すると、光電変換部のリーク電流が増大し、光電変換特性が悪くなる。
【０００４】
特許文献１には、画素領域および周辺回路領域のうち周辺回路領域のみにシリサイド層を設けることで光電変換部のリーク電流を抑制することが開示されている。特許文献２には、シリコン酸化膜の上に配置されたシリコン窒化膜の上に層間絶縁膜を形成し、該シリコン酸化膜、該シリコン窒化膜および該層間絶縁膜を貫通するコンタクトを形成する方法が開示されている。この方法では、まず、該シリコン窒化膜をエッチングストップとして用いて該層間絶縁膜に開口を形成し、該開口を通して該シリコン窒化膜および該シリコン酸化膜をエッチングする。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２９６０４号公報
【特許文献２】特開２００７−１６５８６４公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献２に記載されたように半導体基板の上にシリコン酸化膜を形成し、その上にシリコン窒化膜を形成し、その上に層間絶縁膜（シリコン酸化膜）を形成し、その後にコンタクトホールを形成する技術が知られている。ここで、層間絶縁膜に形成された開口を通してシリコン窒化膜およびその下のシリコン酸化膜を同一のエッチング条件で連続的にエッチングする場合、半導体基板に対するエッチング選択比を十分に高くすることができない。即ち、シリコン窒化膜およびシリコン酸化膜の双方のエッチングに適したエッチング条件では、半導体基板に対するエッチング選択比が不十分である。よって、半導体基板の表面が過度にエッチングされうる。これは、例えばリーク電流を増大させるなど、半導体装置の性能の低下をもたらしうる。そこで、シリコン窒化膜およびその下のシリコン酸化膜を互いに異なるエッチング条件でエッチングすることによって、半導体基板に対するシリコン酸化膜のエッチング選択比を十分に高くするべきであるかもしれない。しかしながら、この場合、エッチング条件の変更のための時間を要するので、スループットが低下しうる。
【０００７】
本発明は、高い性能を有する半導体装置を高いスループットで製造するために有利な製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の１つの側面は、半導体装置の製造方法に係り、該製造方法は、第１領域および第２領域を有する半導体基板と、前記半導体基板の前記第１領域の上に配置された第１絶縁膜と、前記第１絶縁膜の上に配置された第２絶縁膜と、前記第２絶縁膜の上に配置された第３絶縁膜と、前記半導体基板の前記第２領域の上に配置された第４絶縁膜と、前記第４絶縁膜の上に配置された第５絶縁膜と、前記第５絶縁膜の上に配置された第６絶縁膜と、を有する構造体を準備する工程と、前記第１絶縁膜、前記第２絶縁膜および前記第３絶縁膜を貫通する第１コンタクトホールを形成する第１開口工程と、前記第４絶縁膜、前記第５絶縁膜および前記第６絶縁膜を貫通する第２コンタクトホールを形成する第２開口工程と、を含み、前記第１絶縁膜、前記第３絶縁膜、前記第４絶縁膜および前記第６絶縁膜は、第１組成を有し、前記第２絶縁膜および前記第４絶縁膜は、前記第１組成とは異なる第２組成を有し、前記第１開口工程では、前記第２絶縁膜をエッチングストッパとして前記第３絶縁膜をエッチングした後に、前記第２絶縁膜および前記第１絶縁膜を互いに異なるエッチング条件でエッチングすることによって前記第１コンタクトホールを形成し、前記第２開口工程では、前記第５絶縁膜をエッチングストッパとして前記第６絶縁膜をエッチングした後に、前記第５絶縁膜および前記第４絶縁膜を同一のエッチング条件で連続的にエッチングすることによって前記第２コンタクトホールを形成する。
【発明の効果】
【０００９】
本発明によれば、高い性能を有する半導体装置を高いスループットで製造するために有利な製造方法が提供される。
【図面の簡単な説明】
【００１０】
【図１】半導体装置の一例としての固体撮像装置の構成を示す図。
【図２】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図３】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図４】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図５】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図６】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図７】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図８】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図９】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１０】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１１】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１２】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１３】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１４】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１５】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１６】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１７】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１８】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【発明を実施するための形態】
【００１１】
本発明に係る半導体装置は、第１領域および第２領域を含む。本発明に係る半導体装置が固体撮像装置に適用される場合において、典型的には、第１領域は、光電変換素子を含む画素を有する画素領域を含み、第２領域は、画素から信号を読み出すための周辺回路領域を含む。あるいは、本発明に係る半導体装置がデジタル信号処理回路およびアナログ信号処理回路を含む場合において、典型的には、第１領域は、アナログ信号処理回路が配置された領域であり、第２領域は、デジタル信号処理回路が配置された領域である。第１領域は、素子（例えばトランジスタなど）の特性に対する要求が相対的に厳しい領域であり、第２領域は、素子（例えばトランジスタ）の特性に対する要求が相対的に厳しくない領域でありうる。あるいは、第１領域は、シリサイド層または金属層を有しない領域であり、第２領域は、シリサイド層または金属層を有する領域でありうる。金属層としては、例えば固体撮像装置の場合には遮光用の金属層などが挙げられる。第１領域と第２領域は、要求に応じて任意に設定可能である。
【００１２】
以下、本発明に係る半導体装置の製造方法の１つの実施形態として、固体撮像装置１００の製造方法を例示的に説明する。まず、図１を参照しながら固体撮像装置１００の概略構成を説明する。固体撮像装置１００は、第１領域として、光電変換部を含む画素６０５を有する画素領域１０１を含み、第２領域として、画素領域６０１の画素６０５から信号を読み出すための周辺回路領域１０２を含む。周辺回路領域１０２は、画素領域１０１の他の領域である。画素領域１０１には、典型的には、複数の画素が複数行および複数列を構成するように配列されうる。周辺回路領域１０２には、画素領域１０１における画素６０５を選択する走査回路６０３、および、選択された画素６０５から出力される信号を処理する処理回路（読出回路）６０４が配置されうる。以下の例では、画素領域１０１には、シリサイド層（高融点金属化合物層）が形成されず、周辺回路領域１０２には、シリサイド層（高融点金属化合物層）が形成される。
【００１３】
次に、図２〜図１８を参照しながら固体撮像装置１００の製造方法を説明する。以下、説明の簡略化のため、加工される前の部材と加工された後の部材とを同一の符号を付して説明する。まず、図２に例示されるような構造体ＳＴ１を準備する。構造体ＳＴ１は、第１領域としての画素領域１０１と、第２領域としての周辺回路領域１０２とを有する半導体基板ＳＵＢを有する。なお、図２〜図１８では、図示の簡単化のために、画素領域１０１の一部と周辺回路領域１０２の一部とが示されている。画素領域１０１の素子および周辺回路領域１０２の素子は、同一の半導体基板ＳＵＢ上にＣＭＯＳ製造プロセスによって製造されうる。ここでは、具体例を提供するために、信号電荷が電子である場合の構成を説明するが、信号電荷を正孔とすることもできる。
【００１４】
半導体基板ＳＵＢは、例えばｎ型半導体領域よりなるシリコン単結晶基板でありうる。半導体基板ＳＵＢにおいて、素子（光電変換部、トランジスタなど）は、素子分離１０４によって相互に分離されうる。画素領域１０１には、ｐ型不純物領域で構成される画素領域ウエル１０６が配置されている。画素領域ウエル１０６には、ｎ型不純物領域で構成される電荷蓄積領域１０５が配置され、電荷蓄積領域１０５の上には、表面ｐ型半導体層１０７が配置されうる。画素領域ウエル１０６、電荷蓄積領域１０５および表面ｐ型半導体層１０７によって、光電変換部として、埋め込み型のフォトダイオードが構成されている。
【００１５】
画素領域ウエル１０６にはまた、ｎ型不純物領域で構成されたフローティングディフュージョン１０３が配置されている。電荷蓄積領域１０５とフローティングディフュージョン１０３との間の領域の上方には、電荷蓄積領域１０５とフローティングディフュージョン１０３との間にチャネルを形成するためのゲート電極１０９が配置されている。ゲート電極１０９、電荷蓄積領域１０５およびフローティングディフュージョン１０３は、ＭＯＳトランジスタの構成を有し、転送用のＭＯＳトランジスタとして考えることができる。
【００１６】
画素領域ウエル１０６にはまた、ゲート電極１１０とともにｎ型ＭＯＳトランジスタのソース・ドレイン領域を構成する拡散領域（不純物領域）１１１が配置されている。画素領域ウエル１０６は、要求されるフォトダイオードの特性に応じて、その深さや不純物濃度などが決定されうる。半導体基板ＳＵＢは、シリコン単結晶基板に限定されるものではなく、他の種類の基板であってもよいし、エピタキシャル層を有する半導体基板であってもよい。
【００１７】
周辺回路領域１０２には、ｐ型不純物領域で構成される周辺回路領域ウエル１０８が配置されている。図示されていないが、周辺回路領域１０２には、ｐ型のウエル領域の他に、ｐ型ＭＯＳトランジスタが形成されたｎ型のウエル領域も配置されている。周辺回路領域１０２に配置されたＭＯＳトランジスタは、典型的には、ＬＤＤ（Lightly Doped Drain）構造、即ち、図１８に例示されるように、拡散領域１１６と、拡散領域１１６よりも不純物濃度が低い拡散領域１１１とを有する。また、周辺回路領域１０２に配置されたＭＯＳトランジスタは、ＬＤＤ構造を形成するためのサイドスペーサ１１４をゲート電極の側面に有しうる。
【００１８】
画素領域１０１に配置されるＭＯＳトランジスタとしては、例えば、前述のような電荷を転送するためのＭＯＳトランジスタの他、増幅用のトランジスタ、リセット用のトランジスタ、選択用のトランジスタを挙げることができる。他にも、電荷を保持する容量へ電荷を転送するためのＭＯＳトランジスタや、隣接する光電変換部と接続するためのＭＯＳトランジスタ等がある。周辺回路領域１０２に配置されるトランジスタとしては、前述の走査回路６０３および処理回路６０４を構成するトランジスタを挙げることができる。
【００１９】
次に、図３に示すように、画素領域１０１および周辺回路領域１０２の双方に、シリコン酸化膜からなる絶縁膜（第１絶縁膜）１１２を形成し、その上に、シリコン窒化膜からなる絶縁膜（第２絶縁膜）１１３を形成する。絶縁膜１１２は、絶縁膜１１３によって生じる応力を緩和するために有用である。絶縁膜１１３は、画素領域１０１にコンタクトホールを形成する際にエッチングストッパとして使用される。
【００２０】
次に、周辺回路領域１０２の絶縁膜１１３を露出させる一方で画素領域１０１の絶縁膜１１３を覆うように形成されたフォトレジストマスクを形成する。そして、当該フォトレジストマスクをエッチングマスクとして使って、図４に示すように、周辺回路領域１０２の絶縁膜１１３および絶縁膜１１２をドライエッチングする。これにより、周辺回路領域１０２では、ゲート電極１１０の側面に絶縁膜１１３および絶縁膜１１２によるサイドスペーサ１１４を残しながら、他の部分の絶縁膜１１３および絶縁膜１１２が除去される。一方、画素領域１０１には、絶縁膜１１３および絶縁膜１１２が残る。
【００２１】
次に、図５に示すように、半導体基板ＳＵＢにｎ型不純物を注入する。この際に、拡散領域１１１のうちサイドスペーサ１１４の外側の領域に対してより多くのｎ型不純物が注入され、これにより、拡散領域１１１よりも不純物濃度が高い拡散領域１１６を有するＬＤＤ構造のソース領域およびドレイン領域が形成される。一方、画素領域１０１は絶縁膜１１３で覆われているので、画素領域１０１にはＬＤＤ構造は形成されない。
【００２２】
次に、ＣＶＤ法またはＰＶＤ法などにより、画素領域１０１および周辺回路領域１０２の双方に、シリコン窒化膜、シリコン酸化膜またはシリコン酸窒化膜のような絶縁膜を形成する。そして、画素領域１０１のみを残して選択的に周辺回路領域１０２の当該絶縁膜を除去し、図６に示すように阻止層１１７を形成する。ここで、阻止層１１７は、画素領域１０１に限らず、後にシリサイド層を形成しない部分を覆うように残される。画素領域１０１以外にシリサイド層を形成しない部分とは、例えば周辺回路領域１０２の抵抗用の素子等がある。また、画素領域１０１の一部にシリサイド層が形成されていてもよい。
【００２３】
次に、図７に示すように、ＣＶＤ法またはスパッタ法などにより、画素領域１０１および周辺回路領域１０２の双方に、高融点金属としてのコバルトと該高融点金属の酸化防止膜としての窒化チタンとで構成される積層膜１１８を形成する。ここで、高融点金属としては、コバルトのほかに、チタン、ニッケル、タングステン、モリブデン、タンタル、クロム、パラジウム、プラチナ等を挙げることができる。また、高融点金属の酸化防止膜としては、窒化チタンのほかに、ニッケルやチタン等を挙げることができる。
【００２４】
次に、高融点金属を含む積層膜１１８を熱処理する。この熱処理により、周辺回路領域１０２のＭＯＳトランジスタのゲート電極１１０、ソース領域およびドレイン領域を構成しているシリコンと高融点金属とが反応する（高融点金属のシリサイド化）。これにより、図８に示すように、周辺回路領域１０２のＭＯＳトランジスタのソース領域およびドレイン領域ならびにゲート電極の上部に高融点金属のシリサイド層（高融点金属の半導体化合物層）１１９が形成される。高融点金属の半導体化合物の例としては、以下のものが考えられる。それらは、チタンシリサイド、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、モリブデンシリサイド、タンタルシリサイド、クロムシリサイド、パラジウムシリサイド、プラチナシリサイドである。この熱処理において、阻止層１１７はシリサイド化の阻止層として働くため、画素領域１０１では、高融点金属のシリサイド層が形成されない。続いて、未反応の高融点金属を含む積層膜１１８を酸溶液に浸して除去する。
【００２５】
次に、図９に示すように、画素領域１０１および周辺回路領域１０２の双方にシリコン酸化膜からなる絶縁膜（第４絶縁膜）１２０を形成し、その上に、シリコン窒化膜からなる絶縁膜（第５絶縁膜）１２１を形成する。絶縁膜１２０は、絶縁膜１２１によって生じる応力を緩和するために有用である。絶縁膜１２１は、周辺回路領域１０２にコンタクトホールを形成する際にエッチングストッパとして使用される。
【００２６】
次に、図１０に示すように、周辺回路領域１０２のみを残して選択的に画素領域１０１の絶縁膜１２０、１２１を除去する。続いて、図１１に示すように、例えば、シリコン酸化膜、あるいは、ボロン、リンを含んだシリコン酸化膜からなる絶縁膜１２２を形成する。絶縁膜１２２は層間絶縁膜として機能する。ここで、画素領域１０１における絶縁膜１２２を第３絶縁膜として考え、周辺回路領域１０２における絶縁膜１２２を第６絶縁膜として考える。第３絶縁膜と第６絶縁膜とは、上記のように同時に形成されてもよいし、別々に形成されてもよい。
【００２７】
以上の工程により、構造体ＳＴ２が得られる。構造体ＳＴ２は、第１領域としての画素領域１０１および第２領域としての周辺回路領域１０２を有する半導体基板ＳＵＢと、第１絶縁膜〜第６絶縁膜とを有する。第１領域としての画素領域１０１の上に第１絶縁膜としての絶縁膜１１２が配置され、その上に第２絶縁膜としての絶縁膜１１３が配置され、その上に第３絶縁膜としての絶縁膜１２２が配置されている。第２領域としての周辺回路領域１０２の上に第４絶縁膜としての絶縁膜１２０が配置され、その上に第５絶縁膜としての絶縁膜１２１が配置され、その上に第６絶縁膜としての絶縁膜１２２が配置されている。
【００２８】
第１絶縁膜、第３絶縁膜、第４絶縁膜および第６絶縁膜は、第１組成を有し、上記の例では、シリコン酸化膜である。第２絶縁膜および第４絶縁膜は、第１組成とは異なる第２組成を有し、上記の例では、シリコン窒化膜である。同じ組成とは、同じ組成式からなる材料をさし、それらの割合が異なる場合や、多少の不純物が混入している場合も含む。
【００２９】
この実施形態の製造方法は、第１絶縁膜、第２絶縁膜および第３絶縁膜を貫通する第１コンタクトホールを形成する第１開口工程と、第４絶縁膜、第５絶縁膜および第６絶縁膜を貫通する第２コンタクトホールを形成する第２開口工程とを含む。以下では、図１２〜図１４を参照しながら第１開口工程を説明し、図１６、図１７を参照しながら第２開口工程を説明する。
【００３０】
ここで、第２開口工程は、第１開口工程で形成された第１コンタクトホール１２４−２にコンタクトプラグ１２５が形成（充填）された後に実施されることが好ましい。あるいは、第１開口工程は、第２開口工程で形成された第２コンタクトホール１２８にコンタクトプラグ１２９が形成（充填）された後に実施されることが好ましい。あるいは、第１開口工程は、第２開口工程で形成された第２コンタクトホールがフォトレジストパターンで覆われた状態で実施されることが好ましい。つまり、第１開口工程は、第２開口工程で形成された第２コンタクトホールが露出した状態では行われない。これによれば、第１コンタクトホール１２４−２の底部と第２コンタクトホール１２８の底部とが同時に露出することがない。また、第２コンタクトホール１２８の後に第１コンタクトホール１２４−２の工程がないことで、第２コンタクトホール１２８形成時の反応物による汚染の可能性を抑制できる。よって、第２コンタクトホール１２８の底部のエッチングによって生じる半導体化合物またはその反応物が第１コンタクトホール１２４−２の底部のフローティングディフュージョン１０３および拡散領域１１１を汚染することを防止することができる。
【００３１】
以下、図１２〜図１８を参照しながら具体的な製造の流れを説明する。まず、図１２〜図１４を参照しながら第１開口工程を説明する。図１２に示すように、第１コンタクトホールを形成すべき位置に開口を有する第１フォトレジストパターン１３４を絶縁膜１２２の上に形成する。そして、第２絶縁膜としての絶縁膜１１３をエッチングストッパとして、第３絶縁膜としての絶縁膜１２２をエッチングして開口１２３を形成する。なお、阻止層１１７が絶縁膜１１３と同一の組成を有する場合などにおいては、阻止層１１７がエッチングストッパとして機能する。この場合には、阻止層１１７と絶縁膜１１３とを後続の工程で連続的にエッチングする。
【００３２】
次に、図１３に示すように、開口１２３を通して絶縁膜（第２絶縁膜）１１３をエッチングして開口１２４−１を形成する。この工程は、絶縁膜（第１絶縁膜）１１２のエッチングレートよりも絶縁膜（第２絶縁膜）１１３のエッチングレートが十分に高い（即ち、エッチング選択比が十分に高い）エッチング条件で実施される。
【００３３】
次に、図１４に示すように、開口１２４−１を通して絶縁膜（第１絶縁膜）１１２をエッチングし、第１コンタクトホール１２４−２を形成する。この工程は、半導体基板ＳＵＢに形成されたフローティングディフュージョン１０３および拡散領域１１１のエッチングレートよりも絶縁膜（第１絶縁膜）１１２のエッチングレートが十分に高い（即ち、エッチング選択比が十分に高い）エッチング条件で実施される。つまり、画素領域１０１に第１コンタクトホール１２４−２を形成する際、絶縁膜（第２絶縁膜）１１３と絶縁膜（第１絶縁膜）１１２とは、互いに異なるエッチング条件でエッチングされる。これによって、半導体基板ＳＵＢに形成されたフローティングディフュージョン１０３および拡散領域１１１が過度にエッチングされることを防止することができる。これにより、例えば、フローティングディフュージョン１０３および拡散領域１１１がエッチングされることによる不利益、例えばリーク電流の増大を防止することができる。
【００３４】
ここで、エッチング条件について詳述する。一例として、絶縁膜（第２絶縁膜）１１３がシリコン窒化膜であり、絶縁膜（第１絶縁膜）１１２がシリコン酸化膜であり、半導体基板ＳＵＢがシリコン基板である場合を考える。この場合、絶縁膜（第２絶縁膜）１１３のエッチングには、エッチングガスとしてＣＨ２Ｆ２またはＣＦ４を主成分とする混合ガスを使用することが好ましい。また、絶縁膜（第１絶縁膜）１１２のエッチングには、エッチングガスとしてＣ４Ｆ８またはＣ４Ｆ６を主成分とする混合ガスを使用することが好ましい。
【００３５】
ここで、絶縁膜１１２をエッチングするエッチング条件におけるシリコン（半導体基板ＳＵＢの構成材料）のエッチングレートをＲ１、絶縁膜１１３をエッチングする際のエッチング条件におけるシリコンのエッチングレートをＲ２とする。このとき、Ｒ１＜Ｒ２が成り立つべきであり、これにより。半導体基板ＳＵＢに形成されたフローティングディフュージョン１０３および拡散領域１１１が過度にエッチングされることを防止することができる。一般に、絶縁膜（第２絶縁膜）１１３および絶縁膜（第１絶縁膜）１１２の双方のエッチングに有利なエッチング条件におけるシリコンのエッチングレートはＲ１より大きい。
【００３６】
絶縁膜１２２への開口１２３の形成が終了した時点、即ち絶縁膜（第２絶縁膜）１１３および絶縁膜（第１絶縁膜）１１２をエッチングする前に第１フォトレジストパターン１３４を除去することが好ましい。これはフォトレジストパターン１３４が残った状態で絶縁膜１１３、１１２をエッチングすると、フォトレジストパターン１３４から揮発した物質やその反応物がフローティングディフュージョン１０３および拡散領域１１１を汚染する可能性があるからである。
【００３７】
第１コンタクトホール１２４−２の形成の後、図１５に示すように、ＣＶＤ法などにより単層あるいは多層の金属膜を堆積し、ＣＭＰ法などにより余分な金属膜を除去することで、コンタクトプラグ１２５を形成する。ここで、コンタクトプラグ１２５の形成前に、コンタクトホール１２４−２を洗浄液で洗浄してもよい。また、コンタクトプラグ１２５の形成前に、コンタクトホール１２４−２を介して半導体基板ＳＵＢに不純物を注入して不純物領域１２６を形成することにより、コンタクト抵抗を安定化させてもよい。
【００３８】
次に、図１６、図１７を参照しながら第２開口工程を説明する。図１６に示すように、第２コンタクトホールを形成すべき位置に開口を有する第２フォトレジストパターン１３５を絶縁膜１２２の上に形成する。そして、第５絶縁膜としての絶縁膜１２１をエッチングストッパとして、第６絶縁膜としての絶縁膜１２２をエッチングして開口１２７を形成する。
【００３９】
次に、図１７に示すように、開口１２７を通して絶縁膜（第５絶縁膜）１２１および絶縁膜（第４絶縁膜）１２０を同一のエッチング条件で連続的にエッチングして、第２コンタクトホール１２８を形成する。したがって、周辺回路領域１０２の第２コンタクトホール１２８を形成する工程は、画素領域１０１の第１コンタクトホール１２４−２を形成する工程（絶縁膜（第２絶縁膜）１１３と絶縁膜（第１絶縁膜）１１２とを互いに異なるエッチング条件でエッチングする。）に比べて処理時間が短縮されうる。
【００４０】
絶縁膜１２２への開口１２７の形成が終了した時点、即ち絶縁膜（第５絶縁膜）１２１および絶縁膜（第４絶縁膜）１２０をエッチングする前に第２フォトレジストパターン１３５を除去することが好ましい。これは第２フォトレジストパターン１３５が残った状態で絶縁膜１２１および絶縁膜１２０をエッチングすると、フォトレジストパターン１３５から揮発した物質やその反応物がシリサイド層１１９を汚染する可能性があるからである。絶縁膜１２１および絶縁膜１２０を同一のエッチング条件で連続的にエッチングすることは、絶縁膜１２１および絶縁膜１２０をエッチングする前に第２フォトレジストパターン１３５を除去する場合においてより有用である。これは、前述のように、第４絶縁膜としての絶縁膜１２０と第６絶縁膜としての絶縁膜１２２とは同一の組成を有するからである。つまり、絶縁膜１２０のエッチングレートが高いエッチング条件で絶縁膜１２０をエッチングすると、その際に絶縁膜１２２も多量にエッチングされてしまうからである。一般に、絶縁膜１２０および絶縁膜１２１の双方のエッチングが可能なエッチング条件では、絶縁膜１２０のエッチングレートが小さく、したがって、絶縁膜１２２のエッチングレートも小さくなる。また、本実施例のように、コンタクトホール１２８によってシリサイド層あるいは金属層などが露出している場合には、コンタクトホール１２８は洗浄液での洗浄を実施しないことが望ましい。洗浄液によってシリサイド層等がダメージを受けるためである。ここで、コンタクトホール１２８に対して、スパッタ等のドライエッチングを行うことで、コンタクトホール形成時の飛散物を除去することが出来る。
【００４１】
次に、図１８に示すように、ＣＶＤ法などにより単層あるいは多層の金属膜を堆積し、ＣＭＰ法などにより余分な金属膜を除去することで、コンタクトプラグ１２９を形成する。その後、最後にアルミや銅などの金属による配線パターン１３０を画素領域１０１および周辺回路領域１０２に形成する。更に、絶縁膜１３１、ビアプラグ１３２、配線パターン１３３、マイクロレンズ１３６を形成する。ここで、必要に応じてカラーフィルタを形成してもよい。以上の工程によって、固体撮像装置１００が完成する。
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
リーク電流に対する要求が厳しい半導体装置の代表として固体撮像装置を挙げることができる。近年、固体撮像装置の進歩により、より高画質で安価なデジタルカメラやデジタルビデオカメラが普及している。固体撮像装置は画素領域と周辺回路領域とを有している。画素領域は、複数の画素を含み、画素は、例えば、光電変換部（フォトダイオード）、転送トランジスタおよび増幅トランジスタを含む。増幅トランジスタは、複数の画素によって共有される場合もある。周辺回路領域は、ＭＯＳトランジスタを含み、画素領域の画素から出力される信号を処理したり、画素領域の画素を制御したりする。画素領域の回路と周辺回路領域の回路とは、ＣＭＯＳ製造プロセスによって共通の工程で製造することができる。
【０００３】
この周辺回路領域のＭＯＳトランジスタのソース・ドレイン、および、ゲート電極上に高融点金属の半導体化合物層（シリサイド）を選択的に形成することによりＭＯＳトランジスタの動作を高速化することができる。一方、画素領域の光電変換部にシリサイド層を形成すると、光電変換部のリーク電流が増大し、光電変換特性が悪くなる。
【０００４】
特許文献１には、画素領域および周辺回路領域のうち周辺回路領域のみにシリサイド層を設けることで光電変換部のリーク電流を抑制することが開示されている。特許文献２には、シリコン酸化膜の上に配置されたシリコン窒化膜の上に層間絶縁膜を形成し、該シリコン酸化膜、該シリコン窒化膜および該層間絶縁膜を貫通するコンタクトを形成する方法が開示されている。この方法では、まず、該シリコン窒化膜をエッチングストップとして用いて該層間絶縁膜に開口を形成し、該開口を通して該シリコン窒化膜および該シリコン酸化膜をエッチングする。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２９６０４号公報
【特許文献２】特開２００７−１６５８６４公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献２に記載されたように半導体基板の上にシリコン酸化膜を形成し、その上にシリコン窒化膜を形成し、その上に層間絶縁膜（シリコン酸化膜）を形成し、その後にコンタクトホールを形成する技術が知られている。ここで、層間絶縁膜に形成された開口を通してシリコン窒化膜およびその下のシリコン酸化膜を同一のエッチング条件で連続的にエッチングする場合、半導体基板に対するエッチング選択比を十分に高くすることができない。即ち、シリコン窒化膜およびシリコン酸化膜の双方のエッチングに適したエッチング条件では、半導体基板に対するエッチング選択比が不十分である。よって、半導体基板の表面が過度にエッチングされうる。これは、例えばリーク電流を増大させるなど、半導体装置の性能の低下をもたらしうる。そこで、シリコン窒化膜およびその下のシリコン酸化膜を互いに異なるエッチング条件でエッチングすることによって、半導体基板に対するシリコン酸化膜のエッチング選択比を十分に高くするべきであるかもしれない。しかしながら、この場合、エッチング条件の変更のための時間を要するので、スループットが低下しうる。
【０００７】
本発明は、高い性能を有する半導体装置を高いスループットで製造するために有利な製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の１つの側面は、半導体装置の製造方法に係り、該製造方法は、第１領域および第２領域を有する半導体基板と、前記半導体基板の前記第１領域の上に配置された第１絶縁膜と、前記第１絶縁膜の上に配置された第２絶縁膜と、前記第２絶縁膜の上に配置された第３絶縁膜と、前記半導体基板の前記第２領域の上に配置された第４絶縁膜と、前記第４絶縁膜の上に配置された第５絶縁膜と、前記第５絶縁膜の上に配置された第６絶縁膜と、を有する構造体を準備する工程と、前記第１絶縁膜、前記第２絶縁膜および前記第３絶縁膜を貫通する第１コンタクトホールを形成する第１開口工程と、前記第４絶縁膜、前記第５絶縁膜および前記第６絶縁膜を貫通する第２コンタクトホールを形成する第２開口工程と、を含み、前記第１絶縁膜、前記第３絶縁膜、前記第４絶縁膜および前記第６絶縁膜は、第１組成を有し、前記第２絶縁膜および前記第４絶縁膜は、前記第１組成とは異なる第２組成を有し、前記第１開口工程では、前記第２絶縁膜をエッチングストッパとして前記第３絶縁膜をエッチングした後に、前記第２絶縁膜および前記第１絶縁膜を互いに異なるエッチング条件でエッチングすることによって前記第１コンタクトホールを形成し、前記第２開口工程では、前記第５絶縁膜をエッチングストッパとして前記第６絶縁膜をエッチングした後に、前記第５絶縁膜および前記第４絶縁膜を同一のエッチング条件で連続的にエッチングすることによって前記第２コンタクトホールを形成する。
【発明の効果】
【０００９】
本発明によれば、高い性能を有する半導体装置を高いスループットで製造するために有利な製造方法が提供される。
【図面の簡単な説明】
【００１０】
【図１】半導体装置の一例としての固体撮像装置の構成を示す図。
【図２】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図３】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図４】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図５】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図６】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図７】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図８】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図９】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１０】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１１】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１２】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１３】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１４】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１５】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１６】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１７】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【図１８】半導体装置の一例としての固体撮像装置の製造方法を例示する図。
【発明を実施するための形態】
【００１１】
本発明に係る半導体装置は、第１領域および第２領域を含む。本発明に係る半導体装置が固体撮像装置に適用される場合において、典型的には、第１領域は、光電変換素子を含む画素を有する画素領域を含み、第２領域は、画素から信号を読み出すための周辺回路領域を含む。あるいは、本発明に係る半導体装置がデジタル信号処理回路およびアナログ信号処理回路を含む場合において、典型的には、第１領域は、アナログ信号処理回路が配置された領域であり、第２領域は、デジタル信号処理回路が配置された領域である。第１領域は、素子（例えばトランジスタなど）の特性に対する要求が相対的に厳しい領域であり、第２領域は、素子（例えばトランジスタ）の特性に対する要求が相対的に厳しくない領域でありうる。あるいは、第１領域は、シリサイド層または金属層を有しない領域であり、第２領域は、シリサイド層または金属層を有する領域でありうる。金属層としては、例えば固体撮像装置の場合には遮光用の金属層などが挙げられる。第１領域と第２領域は、要求に応じて任意に設定可能である。
【００１２】
以下、本発明に係る半導体装置の製造方法の１つの実施形態として、固体撮像装置１００の製造方法を例示的に説明する。まず、図１を参照しながら固体撮像装置１００の概略構成を説明する。固体撮像装置１００は、第１領域として、光電変換部を含む画素６０５を有する画素領域１０１を含み、第２領域として、画素領域６０１の画素６０５から信号を読み出すための周辺回路領域１０２を含む。周辺回路領域１０２は、画素領域１０１の他の領域である。画素領域１０１には、典型的には、複数の画素が複数行および複数列を構成するように配列されうる。周辺回路領域１０２には、画素領域１０１における画素６０５を選択する走査回路６０３、および、選択された画素６０５から出力される信号を処理する処理回路（読出回路）６０４が配置されうる。以下の例では、画素領域１０１には、シリサイド層（高融点金属化合物層）が形成されず、周辺回路領域１０２には、シリサイド層（高融点金属化合物層）が形成される。
【００１３】
次に、図２〜図１８を参照しながら固体撮像装置１００の製造方法を説明する。以下、説明の簡略化のため、加工される前の部材と加工された後の部材とを同一の符号を付して説明する。まず、図２に例示されるような構造体ＳＴ１を準備する。構造体ＳＴ１は、第１領域としての画素領域１０１と、第２領域としての周辺回路領域１０２とを有する半導体基板ＳＵＢを有する。なお、図２〜図１８では、図示の簡単化のために、画素領域１０１の一部と周辺回路領域１０２の一部とが示されている。画素領域１０１の素子および周辺回路領域１０２の素子は、同一の半導体基板ＳＵＢ上にＣＭＯＳ製造プロセスによって製造されうる。ここでは、具体例を提供するために、信号電荷が電子である場合の構成を説明するが、信号電荷を正孔とすることもできる。
【００１４】
半導体基板ＳＵＢは、例えばｎ型半導体領域よりなるシリコン単結晶基板でありうる。半導体基板ＳＵＢにおいて、素子（光電変換部、トランジスタなど）は、素子分離１０４によって相互に分離されうる。画素領域１０１には、ｐ型不純物領域で構成される画素領域ウエル１０６が配置されている。画素領域ウエル１０６には、ｎ型不純物領域で構成される電荷蓄積領域１０５が配置され、電荷蓄積領域１０５の上には、表面ｐ型半導体層１０７が配置されうる。画素領域ウエル１０６、電荷蓄積領域１０５および表面ｐ型半導体層１０７によって、光電変換部として、埋め込み型のフォトダイオードが構成されている。
【００１５】
画素領域ウエル１０６にはまた、ｎ型不純物領域で構成されたフローティングディフュージョン１０３が配置されている。電荷蓄積領域１０５とフローティングディフュージョン１０３との間の領域の上方には、電荷蓄積領域１０５とフローティングディフュージョン１０３との間にチャネルを形成するためのゲート電極１０９が配置されている。ゲート電極１０９、電荷蓄積領域１０５およびフローティングディフュージョン１０３は、ＭＯＳトランジスタの構成を有し、転送用のＭＯＳトランジスタとして考えることができる。
【００１６】
画素領域ウエル１０６にはまた、ゲート電極１１０とともにｎ型ＭＯＳトランジスタのソース・ドレイン領域を構成する拡散領域（不純物領域）１１１が配置されている。画素領域ウエル１０６は、要求されるフォトダイオードの特性に応じて、その深さや不純物濃度などが決定されうる。半導体基板ＳＵＢは、シリコン単結晶基板に限定されるものではなく、他の種類の基板であってもよいし、エピタキシャル層を有する半導体基板であってもよい。
【００１７】
周辺回路領域１０２には、ｐ型不純物領域で構成される周辺回路領域ウエル１０８が配置されている。図示されていないが、周辺回路領域１０２には、ｐ型のウエル領域の他に、ｐ型ＭＯＳトランジスタが形成されたｎ型のウエル領域も配置されている。周辺回路領域１０２に配置されたＭＯＳトランジスタは、典型的には、ＬＤＤ（Lightly Doped Drain）構造、即ち、図１８に例示されるように、拡散領域１１６と、拡散領域１１６よりも不純物濃度が低い拡散領域１１１とを有する。また、周辺回路領域１０２に配置されたＭＯＳトランジスタは、ＬＤＤ構造を形成するためのサイドスペーサ１１４をゲート電極の側面に有しうる。
【００１８】
画素領域１０１に配置されるＭＯＳトランジスタとしては、例えば、前述のような電荷を転送するためのＭＯＳトランジスタの他、増幅用のトランジスタ、リセット用のトランジスタ、選択用のトランジスタを挙げることができる。他にも、電荷を保持する容量へ電荷を転送するためのＭＯＳトランジスタや、隣接する光電変換部と接続するためのＭＯＳトランジスタ等がある。周辺回路領域１０２に配置されるトランジスタとしては、前述の走査回路６０３および処理回路６０４を構成するトランジスタを挙げることができる。
【００１９】
次に、図３に示すように、画素領域１０１および周辺回路領域１０２の双方に、シリコン酸化膜からなる絶縁膜（第１絶縁膜）１１２を形成し、その上に、シリコン窒化膜からなる絶縁膜（第２絶縁膜）１１３を形成する。絶縁膜１１２は、絶縁膜１１３によって生じる応力を緩和するために有用である。絶縁膜１１３は、画素領域１０１にコンタクトホールを形成する際にエッチングストッパとして使用される。
【００２０】
次に、周辺回路領域１０２の絶縁膜１１３を露出させる一方で画素領域１０１の絶縁膜１１３を覆うように形成されたフォトレジストマスクを形成する。そして、当該フォトレジストマスクをエッチングマスクとして使って、図４に示すように、周辺回路領域１０２の絶縁膜１１３および絶縁膜１１２をドライエッチングする。これにより、周辺回路領域１０２では、ゲート電極１１０の側面に絶縁膜１１３および絶縁膜１１２によるサイドスペーサ１１４を残しながら、他の部分の絶縁膜１１３および絶縁膜１１２が除去される。一方、画素領域１０１には、絶縁膜１１３および絶縁膜１１２が残る。
【００２１】
次に、図５に示すように、半導体基板ＳＵＢにｎ型不純物を注入する。この際に、拡散領域１１１のうちサイドスペーサ１１４の外側の領域に対してより多くのｎ型不純物が注入され、これにより、拡散領域１１１よりも不純物濃度が高い拡散領域１１６を有するＬＤＤ構造のソース領域およびドレイン領域が形成される。一方、画素領域１０１は絶縁膜１１３で覆われているので、画素領域１０１にはＬＤＤ構造は形成されない。
【００２２】
次に、ＣＶＤ法またはＰＶＤ法などにより、画素領域１０１および周辺回路領域１０２の双方に、シリコン窒化膜、シリコン酸化膜またはシリコン酸窒化膜のような絶縁膜を形成する。そして、画素領域１０１のみを残して選択的に周辺回路領域１０２の当該絶縁膜を除去し、図６に示すように阻止層１１７を形成する。ここで、阻止層１１７は、画素領域１０１に限らず、後にシリサイド層を形成しない部分を覆うように残される。画素領域１０１以外にシリサイド層を形成しない部分とは、例えば周辺回路領域１０２の抵抗用の素子等がある。また、画素領域１０１の一部にシリサイド層が形成されていてもよい。
【００２３】
次に、図７に示すように、ＣＶＤ法またはスパッタ法などにより、画素領域１０１および周辺回路領域１０２の双方に、高融点金属としてのコバルトと該高融点金属の酸化防止膜としての窒化チタンとで構成される積層膜１１８を形成する。ここで、高融点金属としては、コバルトのほかに、チタン、ニッケル、タングステン、モリブデン、タンタル、クロム、パラジウム、プラチナ等を挙げることができる。また、高融点金属の酸化防止膜としては、窒化チタンのほかに、ニッケルやチタン等を挙げることができる。
【００２４】
次に、高融点金属を含む積層膜１１８を熱処理する。この熱処理により、周辺回路領域１０２のＭＯＳトランジスタのゲート電極１１０、ソース領域およびドレイン領域を構成しているシリコンと高融点金属とが反応する（高融点金属のシリサイド化）。これにより、図８に示すように、周辺回路領域１０２のＭＯＳトランジスタのソース領域およびドレイン領域ならびにゲート電極の上部に高融点金属のシリサイド層（高融点金属の半導体化合物層）１１９が形成される。高融点金属の半導体化合物の例としては、以下のものが考えられる。それらは、チタンシリサイド、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、モリブデンシリサイド、タンタルシリサイド、クロムシリサイド、パラジウムシリサイド、プラチナシリサイドである。この熱処理において、阻止層１１７はシリサイド化の阻止層として働くため、画素領域１０１では、高融点金属のシリサイド層が形成されない。続いて、未反応の高融点金属を含む積層膜１１８を酸溶液に浸して除去する。
【００２５】
次に、図９に示すように、画素領域１０１および周辺回路領域１０２の双方にシリコン酸化膜からなる絶縁膜（第４絶縁膜）１２０を形成し、その上に、シリコン窒化膜からなる絶縁膜（第５絶縁膜）１２１を形成する。絶縁膜１２０は、絶縁膜１２１によって生じる応力を緩和するために有用である。絶縁膜１２１は、周辺回路領域１０２にコンタクトホールを形成する際にエッチングストッパとして使用される。
【００２６】
次に、図１０に示すように、周辺回路領域１０２のみを残して選択的に画素領域１０１の絶縁膜１２０、１２１を除去する。続いて、図１１に示すように、例えば、シリコン酸化膜、あるいは、ボロン、リンを含んだシリコン酸化膜からなる絶縁膜１２２を形成する。絶縁膜１２２は層間絶縁膜として機能する。ここで、画素領域１０１における絶縁膜１２２を第３絶縁膜として考え、周辺回路領域１０２における絶縁膜１２２を第６絶縁膜として考える。第３絶縁膜と第６絶縁膜とは、上記のように同時に形成されてもよいし、別々に形成されてもよい。
【００２７】
以上の工程により、構造体ＳＴ２が得られる。構造体ＳＴ２は、第１領域としての画素領域１０１および第２領域としての周辺回路領域１０２を有する半導体基板ＳＵＢと、第１絶縁膜〜第６絶縁膜とを有する。第１領域としての画素領域１０１の上に第１絶縁膜としての絶縁膜１１２が配置され、その上に第２絶縁膜としての絶縁膜１１３が配置され、その上に第３絶縁膜としての絶縁膜１２２が配置されている。第２領域としての周辺回路領域１０２の上に第４絶縁膜としての絶縁膜１２０が配置され、その上に第５絶縁膜としての絶縁膜１２１が配置され、その上に第６絶縁膜としての絶縁膜１２２が配置されている。
【００２８】
第１絶縁膜、第３絶縁膜、第４絶縁膜および第６絶縁膜は、第１組成を有し、上記の例では、シリコン酸化膜である。第２絶縁膜および第４絶縁膜は、第１組成とは異なる第２組成を有し、上記の例では、シリコン窒化膜である。同じ組成とは、同じ組成式からなる材料をさし、それらの割合が異なる場合や、多少の不純物が混入している場合も含む。
【００２９】
この実施形態の製造方法は、第１絶縁膜、第２絶縁膜および第３絶縁膜を貫通する第１コンタクトホールを形成する第１開口工程と、第４絶縁膜、第５絶縁膜および第６絶縁膜を貫通する第２コンタクトホールを形成する第２開口工程とを含む。以下では、図１２〜図１４を参照しながら第１開口工程を説明し、図１６、図１７を参照しながら第２開口工程を説明する。
【００３０】
ここで、第２開口工程は、第１開口工程で形成された第１コンタクトホール１２４−２にコンタクトプラグ１２５が形成（充填）された後に実施されることが好ましい。あるいは、第１開口工程は、第２開口工程で形成された第２コンタクトホール１２８にコンタクトプラグ１２９が形成（充填）された後に実施されることが好ましい。あるいは、第１開口工程は、第２開口工程で形成された第２コンタクトホールがフォトレジストパターンで覆われた状態で実施されることが好ましい。つまり、第１開口工程は、第２開口工程で形成された第２コンタクトホールが露出した状態では行われない。これによれば、第１コンタクトホール１２４−２の底部と第２コンタクトホール１２８の底部とが同時に露出することがない。また、第２コンタクトホール１２８の後に第１コンタクトホール１２４−２の工程がないことで、第２コンタクトホール１２８形成時の反応物による汚染の可能性を抑制できる。よって、第２コンタクトホール１２８の底部のエッチングによって生じる半導体化合物またはその反応物が第１コンタクトホール１２４−２の底部のフローティングディフュージョン１０３および拡散領域１１１を汚染することを防止することができる。
【００３１】
以下、図１２〜図１８を参照しながら具体的な製造の流れを説明する。まず、図１２〜図１４を参照しながら第１開口工程を説明する。図１２に示すように、第１コンタクトホールを形成すべき位置に開口を有する第１フォトレジストパターン１３４を絶縁膜１２２の上に形成する。そして、第２絶縁膜としての絶縁膜１１３をエッチングストッパとして、第３絶縁膜としての絶縁膜１２２をエッチングして開口１２３を形成する。なお、阻止層１１７が絶縁膜１１３と同一の組成を有する場合などにおいては、阻止層１１７がエッチングストッパとして機能する。この場合には、阻止層１１７と絶縁膜１１３とを後続の工程で連続的にエッチングする。
【００３２】
次に、図１３に示すように、開口１２３を通して絶縁膜（第２絶縁膜）１１３をエッチングして開口１２４−１を形成する。この工程は、絶縁膜（第１絶縁膜）１１２のエッチングレートよりも絶縁膜（第２絶縁膜）１１３のエッチングレートが十分に高い（即ち、エッチング選択比が十分に高い）エッチング条件で実施される。
【００３３】
次に、図１４に示すように、開口１２４−１を通して絶縁膜（第１絶縁膜）１１２をエッチングし、第１コンタクトホール１２４−２を形成する。この工程は、半導体基板ＳＵＢに形成されたフローティングディフュージョン１０３および拡散領域１１１のエッチングレートよりも絶縁膜（第１絶縁膜）１１２のエッチングレートが十分に高い（即ち、エッチング選択比が十分に高い）エッチング条件で実施される。つまり、画素領域１０１に第１コンタクトホール１２４−２を形成する際、絶縁膜（第２絶縁膜）１１３と絶縁膜（第１絶縁膜）１１２とは、互いに異なるエッチング条件でエッチングされる。これによって、半導体基板ＳＵＢに形成されたフローティングディフュージョン１０３および拡散領域１１１が過度にエッチングされることを防止することができる。これにより、例えば、フローティングディフュージョン１０３および拡散領域１１１がエッチングされることによる不利益、例えばリーク電流の増大を防止することができる。
【００３４】
ここで、エッチング条件について詳述する。一例として、絶縁膜（第２絶縁膜）１１３がシリコン窒化膜であり、絶縁膜（第１絶縁膜）１１２がシリコン酸化膜であり、半導体基板ＳＵＢがシリコン基板である場合を考える。この場合、絶縁膜（第２絶縁膜）１１３のエッチングには、エッチングガスとしてＣＨ２Ｆ２またはＣＦ４を主成分とする混合ガスを使用することが好ましい。また、絶縁膜（第１絶縁膜）１１２のエッチングには、エッチングガスとしてＣ４Ｆ８またはＣ４Ｆ６を主成分とする混合ガスを使用することが好ましい。
【００３５】
ここで、絶縁膜１１２をエッチングするエッチング条件におけるシリコン（半導体基板ＳＵＢの構成材料）のエッチングレートをＲ１、絶縁膜１１３をエッチングする際のエッチング条件におけるシリコンのエッチングレートをＲ２とする。このとき、Ｒ１＜Ｒ２が成り立つべきであり、これにより。半導体基板ＳＵＢに形成されたフローティングディフュージョン１０３および拡散領域１１１が過度にエッチングされることを防止することができる。一般に、絶縁膜（第２絶縁膜）１１３および絶縁膜（第１絶縁膜）１１２の双方のエッチングに有利なエッチング条件におけるシリコンのエッチングレートはＲ１より大きい。
【００３６】
絶縁膜１２２への開口１２３の形成が終了した時点、即ち絶縁膜（第２絶縁膜）１１３および絶縁膜（第１絶縁膜）１１２をエッチングする前に第１フォトレジストパターン１３４を除去することが好ましい。これはフォトレジストパターン１３４が残った状態で絶縁膜１１３、１１２をエッチングすると、フォトレジストパターン１３４から揮発した物質やその反応物がフローティングディフュージョン１０３および拡散領域１１１を汚染する可能性があるからである。
【００３７】
第１コンタクトホール１２４−２の形成の後、図１５に示すように、ＣＶＤ法などにより単層あるいは多層の金属膜を堆積し、ＣＭＰ法などにより余分な金属膜を除去することで、コンタクトプラグ１２５を形成する。ここで、コンタクトプラグ１２５の形成前に、コンタクトホール１２４−２を洗浄液で洗浄してもよい。また、コンタクトプラグ１２５の形成前に、コンタクトホール１２４−２を介して半導体基板ＳＵＢに不純物を注入して不純物領域１２６を形成することにより、コンタクト抵抗を安定化させてもよい。
【００３８】
次に、図１６、図１７を参照しながら第２開口工程を説明する。図１６に示すように、第２コンタクトホールを形成すべき位置に開口を有する第２フォトレジストパターン１３５を絶縁膜１２２の上に形成する。そして、第５絶縁膜としての絶縁膜１２１をエッチングストッパとして、第６絶縁膜としての絶縁膜１２２をエッチングして開口１２７を形成する。
【００３９】
次に、図１７に示すように、開口１２７を通して絶縁膜（第５絶縁膜）１２１および絶縁膜（第４絶縁膜）１２０を同一のエッチング条件で連続的にエッチングして、第２コンタクトホール１２８を形成する。したがって、周辺回路領域１０２の第２コンタクトホール１２８を形成する工程は、画素領域１０１の第１コンタクトホール１２４−２を形成する工程（絶縁膜（第２絶縁膜）１１３と絶縁膜（第１絶縁膜）１１２とを互いに異なるエッチング条件でエッチングする。）に比べて処理時間が短縮されうる。
【００４０】
絶縁膜１２２への開口１２７の形成が終了した時点、即ち絶縁膜（第５絶縁膜）１２１および絶縁膜（第４絶縁膜）１２０をエッチングする前に第２フォトレジストパターン１３５を除去することが好ましい。これは第２フォトレジストパターン１３５が残った状態で絶縁膜１２１および絶縁膜１２０をエッチングすると、フォトレジストパターン１３５から揮発した物質やその反応物がシリサイド層１１９を汚染する可能性があるからである。絶縁膜１２１および絶縁膜１２０を同一のエッチング条件で連続的にエッチングすることは、絶縁膜１２１および絶縁膜１２０をエッチングする前に第２フォトレジストパターン１３５を除去する場合においてより有用である。これは、前述のように、第４絶縁膜としての絶縁膜１２０と第６絶縁膜としての絶縁膜１２２とは同一の組成を有するからである。つまり、絶縁膜１２０のエッチングレートが高いエッチング条件で絶縁膜１２０をエッチングすると、その際に絶縁膜１２２も多量にエッチングされてしまうからである。一般に、絶縁膜１２０および絶縁膜１２１の双方のエッチングが可能なエッチング条件では、絶縁膜１２０のエッチングレートが小さく、したがって、絶縁膜１２２のエッチングレートも小さくなる。また、本実施例のように、コンタクトホール１２８によってシリサイド層あるいは金属層などが露出している場合には、コンタクトホール１２８は洗浄液での洗浄を実施しないことが望ましい。洗浄液によってシリサイド層等がダメージを受けるためである。ここで、コンタクトホール１２８に対して、スパッタ等のドライエッチングを行うことで、コンタクトホール形成時の飛散物を除去することが出来る。
【００４１】
次に、図１８に示すように、ＣＶＤ法などにより単層あるいは多層の金属膜を堆積し、ＣＭＰ法などにより余分な金属膜を除去することで、コンタクトプラグ１２９を形成する。その後、最後にアルミや銅などの金属による配線パターン１３０を画素領域１０１および周辺回路領域１０２に形成する。更に、絶縁膜１３１、ビアプラグ１３２、配線パターン１３３、マイクロレンズ１３６を形成する。ここで、必要に応じてカラーフィルタを形成してもよい。以上の工程によって、固体撮像装置１００が完成する。
【特許請求の範囲】
【請求項１】
第１領域および第２領域を有する半導体基板と、前記半導体基板の前記第１領域の上に配置された第１絶縁膜と、前記第１絶縁膜の上に配置された第２絶縁膜と、前記第２絶縁膜の上に配置された第３絶縁膜と、前記半導体基板の前記第２領域の上に配置された第４絶縁膜と、前記第４絶縁膜の上に配置された第５絶縁膜と、前記第５絶縁膜の上に配置された第６絶縁膜と、を有する構造体を準備する工程と、
前記第１絶縁膜、前記第２絶縁膜および前記第３絶縁膜を貫通する第１コンタクトホールを形成する第１開口工程と、
前記第４絶縁膜、前記第５絶縁膜および前記第６絶縁膜を貫通する第２コンタクトホールを形成する第２開口工程と、を含み、
前記第１絶縁膜、前記第３絶縁膜、前記第４絶縁膜および前記第６絶縁膜は、第１組成を有し、前記第２絶縁膜および前記第４絶縁膜は、前記第１組成とは異なる第２組成を有し、
前記第１開口工程では、前記第２絶縁膜をエッチングストッパとして前記第３絶縁膜をエッチングした後に、前記第２絶縁膜および前記第１絶縁膜を互いに異なるエッチング条件でエッチングすることによって前記第１コンタクトホールを形成し、
前記第２開口工程では、前記第５絶縁膜をエッチングストッパとして前記第６絶縁膜をエッチングした後に、前記第５絶縁膜および前記第４絶縁膜を同一のエッチング条件で連続的にエッチングすることによって前記第２コンタクトホールを形成する、
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２開口工程は、前記第１コンタクトホールにコンタクトプラグが形成された後に実施される、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１開口工程は、前記第２コンタクトホールにコンタクトプラグが形成された後に実施される、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１絶縁膜、前記第３絶縁膜、前記第４絶縁膜および前記第６絶縁膜は、シリコン酸化膜であり、前記第２絶縁膜および前記第４絶縁膜は、シリコン窒化膜である、
ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１開口工程は、
前記第３絶縁膜の上に形成された第１フォトレジストパターンを使って前記第３絶縁膜をエッチングして前記第３絶縁膜に開口を形成する工程と、
前記第３絶縁膜のエッチングの後に前記第１フォトレジストパターンを除去する工程と、
前記第１フォトレジストパターンを除去した後に前記第３絶縁膜に形成された前記開口を通して前記第２絶縁膜および前記第１絶縁膜を互いに異なるエッチング条件でエッチングする工程と、を含む、
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第２開口工程は、
前記第６絶縁膜の上に形成された第２フォトレジストパターンを使って前記第６絶縁膜をエッチングして前記第６絶縁膜に開口を形成する工程と、
前記第６絶縁膜のエッチングの後に前記第２フォトレジストパターンを除去する工程と、
前記第２フォトレジストパターンを除去した後に前記第６絶縁膜に形成された前記開口を通して前記第５絶縁膜および前記第４絶縁膜を同一のエッチング条件で連続的にエッチングする工程と、を含む、
ことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記第２開口工程では、シリサイド化された金属、または、金属を露出させるように前記第２コンタクトホールを形成する、
ことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記半導体装置は、固体撮像装置を含み、
前記第１領域は、光電変換部を含む画素を有する画素領域を含み、前記第２領域は、前記画素から信号を読み出すための周辺回路領域を含む、
ことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
第１領域および第２領域を有する半導体基板と、前記半導体基板の前記第１領域の上に配置された第１絶縁膜と、前記第１絶縁膜の上に配置された第２絶縁膜と、前記第２絶縁膜の上に配置された第３絶縁膜と、前記半導体基板の前記第２領域の上に配置された第４絶縁膜と、前記第４絶縁膜の上に配置された第５絶縁膜と、前記第５絶縁膜の上に配置された第６絶縁膜と、を有する構造体を準備する工程と、
前記第１絶縁膜、前記第２絶縁膜および前記第３絶縁膜を貫通する第１コンタクトホールを形成する第１開口工程と、
前記第４絶縁膜、前記第５絶縁膜および前記第６絶縁膜を貫通する第２コンタクトホールを形成する第２開口工程と、を含み、
前記第１絶縁膜、前記第３絶縁膜、前記第４絶縁膜および前記第６絶縁膜は、第１組成を有し、前記第２絶縁膜および前記第４絶縁膜は、前記第１組成とは異なる第２組成を有し、
前記第１開口工程では、前記第２絶縁膜をエッチングストッパとして前記第３絶縁膜をエッチングした後に、前記第２絶縁膜および前記第１絶縁膜を互いに異なるエッチング条件でエッチングすることによって前記第１コンタクトホールを形成し、
前記第２開口工程では、前記第５絶縁膜をエッチングストッパとして前記第６絶縁膜をエッチングした後に、前記第５絶縁膜および前記第４絶縁膜を同一のエッチング条件で連続的にエッチングすることによって前記第２コンタクトホールを形成する、
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２開口工程は、前記第１コンタクトホールにコンタクトプラグが形成された後に実施される、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１開口工程は、前記第２コンタクトホールにコンタクトプラグが形成された後に実施される、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１絶縁膜、前記第３絶縁膜、前記第４絶縁膜および前記第６絶縁膜は、シリコン酸化膜であり、前記第２絶縁膜および前記第４絶縁膜は、シリコン窒化膜である、
ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１開口工程は、
前記第３絶縁膜の上に形成された第１フォトレジストパターンを使って前記第３絶縁膜をエッチングして前記第３絶縁膜に開口を形成する工程と、
前記第３絶縁膜のエッチングの後に前記第１フォトレジストパターンを除去する工程と、
前記第１フォトレジストパターンを除去した後に前記第３絶縁膜に形成された前記開口を通して前記第２絶縁膜および前記第１絶縁膜を互いに異なるエッチング条件でエッチングする工程と、を含む、
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第２開口工程は、
前記第６絶縁膜の上に形成された第２フォトレジストパターンを使って前記第６絶縁膜をエッチングして前記第６絶縁膜に開口を形成する工程と、
前記第６絶縁膜のエッチングの後に前記第２フォトレジストパターンを除去する工程と、
前記第２フォトレジストパターンを除去した後に前記第６絶縁膜に形成された前記開口を通して前記第５絶縁膜および前記第４絶縁膜を同一のエッチング条件で連続的にエッチングする工程と、を含む、
ことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記第２開口工程では、シリサイド化された金属、または、金属を露出させるように前記第２コンタクトホールを形成する、
ことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記半導体装置は、固体撮像装置を含み、
前記第１領域は、光電変換部を含む画素を有する画素領域を含み、前記第２領域は、前記画素から信号を読み出すための周辺回路領域を含む、
ことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１３−８４７５３（Ｐ２０１３−８４７５３Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１１−２２３４５６（Ｐ２０１１−２２３４５６）
【出願日】平成２３年１０月７日（２０１１．１０．７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２３年１０月７日（２０１１．１０．７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]