【課題】セルサイズの微細化が可能な抵抗変化メモリを提供する。
【解決手段】抵抗変化メモリ１０は、第１の方向に延在する複数のワード線と、第２の方向に延在する第１乃至第３のビット線と、第１及び第３のビット線に接続された複数の可変抵抗素子２０と、半導体基板３０内に設けられ、かつ斜め方向に延在する複数のアクティブ領域ＡＡと、複数のアクティブ領域ＡＡに設けられた、かつ可変抵抗素子２０に接続された複数の選択トランジスタ２１と、選択トランジスタと第３のビット線とを接続する複数のコンタクトプラグ３７とを含む。複数の可変抵抗素子２０は、第２の方向に並ぶようにして、第１のビット線の下方かつ複数のワード線間のそれぞれに配置された第１の可変抵抗素子群と、第２の方向に並ぶようにして、第３のビット線の下方かつ複数のワード線間のそれぞれに配置された第２の可変抵抗素子群とからなる。 （もっと読む）

【課題】磁壁が静止した状態から移動状態に遷移させるために必要な電流密度を低減化することができるとともに、磁壁の移動を安定に行うことができる磁気記憶素子、磁気記憶装置、および磁気メモリを提供する。
【解決手段】本実施形態の磁気記憶素子は、第１方向に延在し、磁壁により隔てられた複数の磁区を有する磁性細線と、前記磁性細線に前記第１方向の電流および前記第１方向と逆方向の電流を流すことが可能な電極と、電気的な入力を受け、前記磁性細線の全体または一部の領域の磁壁の移動をアシストするアシスト部と、を備えている。 （もっと読む）

【課題】集積度が高い磁気記憶装置を提供する。
【解決手段】実施形態に係る磁気記憶装置は、基板と、前記基板上に設けられた複数個の磁気抵抗効果素子と、を備える。そして、前記複数個の磁気抵抗効果素子のうち、上方から見て互いに最も近い位置にある２個の磁気抵抗効果素子は、前記基板からの距離が相互に異なる。 （もっと読む）

【課題】磁気抵抗素子間での電気的特性のバラツキを低減する。
【解決手段】磁気メモリの製造方法は、半導体基板２０上のセルアレイ部に磁気抵抗素子３７を形成する工程と、半導体基板２０上の周辺回路部に、磁気抵抗素子３７と同じ積層構造を有しかつ磁気抵抗素子３７と同じレベルに配置されたダミー素子６８を形成する工程と、磁気抵抗素子３７及びダミー素子６８を一括して平坦化する工程と、ダミー素子６８にレーザー光線を照射し、ダミー素子６８を非磁性体化する工程と、平坦化された磁気抵抗素子３７上に上部電極４１を形成する工程とを含む。 （もっと読む）

【課題】記憶素子の配置を均等にし、微細化および大容量化を実現可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、複数のビット線と、複数のワード線と、互いに隣接する２本の前記ビット線間に直列に接続された記憶素子およびセルトランジスタを含む複数のメモリセルとを備える。２本のビット線間に接続された複数のメモリセルのそれぞれのセルトランジスタのゲートは、互いに異なるワード線に接続されている。互いに隣接する複数のメモリセルの複数の前記記憶素子および複数のセルトランジスタは、交互に直列に接続される。 （もっと読む）

【課題】 メモリセルの微細化を図りつつ、セル電流を確保する。
【解決手段】 実施形態による半導体記憶装置は、ゲート溝１５と第１乃至第３の溝１９ａ、１９ｂ、１８とを有し、第１乃至第３の溝はゲート溝の底面に形成され、第３の溝は第１及び第２の溝の間に形成された半導体基板１１と、第１の溝内形成された第１のゲート部２１ａと第２の溝内形成された第２のゲート部２１ｂと第３の溝内形成された第３のゲート部２１ｃとゲート溝内に形成された第４のゲート部２１ｄとを有するゲート電極２１と、を具備する。ゲート電極を有するセルトランジスタＴｒは、第１及び第３のゲート部間の半導体基板内に形成された第１のチャネル領域Ｃｈ１と、第２及び第３のゲート部間の半導体基板内に形成された第２のチャネル領域Ｃｈ２と、を有する。 （もっと読む）

【課題】半導体基板の表面の空き領域が少ない半導体記憶装置を提供する。
【解決手段】このＭＲＡＭの各メモリセルＭＣは、磁気抵抗素子１８と２つのアクセストランジスタ１９ａ，１９ｂを含み、トランジスタ１９ａ，１９ｂのドレインを磁気抵抗素子１８を介して対応のビット線ＢＬに接続し、それらのゲートを対応のワード線ＷＬに接続し、それらのソースをそれぞれソース線ＳＬおよび補助配線ＡＬに接続する。したがって、アクセストランジスタ１９ｂのソースとＤＬドライバ１４に含まれるドライバトランジスタ２３のソースとを共通化することができ、シリコン基板３１の表面の空き領域を減らすことができる。 （もっと読む）

【課題】書き込みマージンの増加および回路面積の縮小を図ることが可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第１のビット線の一端に一端が接続された第１のスイッチ回路を備える。半導体記憶装置は、第２のビット線の一端に一端が接続された第２のスイッチ回路を備える。半導体記憶装置は、ワード線の電圧を制御するロウデコーダを備える。半導体記憶装置は、第１のスイッチ回路の他端に、書き込み電流を入出力するための第１の信号端子が接続された第１の書き込み回路を備える。半導体記憶装置は、 第２のスイッチ回路の他端に、書き込み電流を入出力するための第２の信号端子が接続された第２の書き込み回路を備える。半導体記憶装置は、ワード線に制御端子が接続された選択トランジスタを備える。半導体記憶装置は、第１のビット線と第２のビット線との間で選択トランジスタと直列に接続され、流れる電流に応じてその抵抗値が変化する抵抗変化素子と、を備える。 （もっと読む）

【課題】側壁マスクプロセスにより同時に異なる幅を持つパターンを形成する。
【解決手段】実施形態に係わる半導体装置の製造方法は、被加工材１２上に第１及び第２の芯材を形成する工程と、第１及び第２の芯材の上面及び側面を覆う第１及び第２の層１６ａ，１６ｂを有する被覆材を形成する工程と、第１の芯材を覆う第２の層１６ｂを除去する工程と、被覆材をエッチングすることにより、第１の芯材の側面に第１の層１６ａを有する第１の側壁マスクを形成し、第２の芯材の側面に第１及び第２の層１６ａ，１６ｂを有する第２の側壁マスクを形成する工程と、第１及び第２の芯材を除去する工程と、第１及び第２の側壁マスクをマスクとして被加工材１２をエッチングすることにより、異なる幅を持つ第１及び第２のパターンを同時に形成する工程とを備える。 （もっと読む）

【課題】メモリセルの平面視における面積を増加せずに、磁気抵抗素子の情報の読み書きに用いる電流値を低減しながら、読み書きエラーや磁気抵抗素子間の短絡が抑制された集積回路を有する半導体装置を提供する。
【解決手段】半導体基板の主表面上に配置された、電流の流れる向きに応じて磁化状態を変化させることが可能な、スピントルク書き込み方式の面内磁化型の磁気抵抗素子ＭＲＤと、磁気抵抗素子ＭＲＤと電気的に接続され、主表面に沿った方向に向けて延びる第１配線ＢＬとを備える。上記磁気抵抗素子ＭＲＤは平面視におけるアスペクト比が１以外の値である。上記磁気抵抗素子ＭＲＤとスイッチング素子とが電気的に接続されたメモリセルＭＣが複数並んだメモリセル領域において、平面視における磁気抵抗素子ＭＲＤの長手方向に関して、隣接する複数の磁気抵抗素子ＭＲＤが、上記長手方向に沿って延在する同一直線上に乗らないように配置される。 （もっと読む）

【課題】制御チップと複数の被制御チップが積層されたタイプの半導体装置において、コマンド信号よりも層アドレス信号を早く伝送させる。
【解決手段】互いに異なる層情報を保持する複数の被制御チップＣＣ０〜ＣＣ７と、被制御チップＣＣ０〜ＣＣ７に対して層アドレス信号Ａ１３〜Ａ１５及びコマンド信号ＩＣＭＤを共通に供給する制御チップＩＦとを備える。層アドレス信号Ａ１３〜Ａ１５を構成する各ビットは、複数の第１の貫通電極のうち、被制御チップごとに並列接続された少なくとも２本の貫通電極を経由して伝送され、コマンド信号ＩＣＭＤを構成する各ビットは、出力切り替え回路及び入力切り替え回路によって選択された対応する１本の貫通電極を経由して伝送される。これにより、コマンド信号ＩＣＭＤよりも先に層アドレス信号Ａ１３〜Ａ１５が各被制御チップに到達する。 （もっと読む）

【課題】垂直磁気異方性を利用したＳＴ−ＭＲＡＭの書込電流の低減及び熱安定性の向上を図り、回路の複雑化や読み出し速度の低下の防止を図る。
【解決手段】膜面に垂直な磁化を有し、情報に対し磁化の向きが変化する記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に非磁性体による絶縁層を有し、上記記憶層、上記絶縁層、上記磁化固定層の積層方向に流れる電流により発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行い、上記記憶層に接し上記絶縁層と反対側の層を、導電性酸化物で構成する。記憶層との界面に酸化物を用いることで垂直磁気異方性が誘起され書込電流低減、熱安定性向上を図り、導電性酸化物を用いることで読み出し時のトンネル磁気抵抗効果に寄与しない抵抗成分が小となり、回路の複雑化や読み出し速度低下の防止を図る。 （もっと読む）

【課題】垂直磁気異方性を利用したＳＴ−ＭＲＡＭの書込電流の低減及び熱安定性を向上し、回路の複雑化や読み出し速度の低下を防止する。
【解決手段】膜面に垂直な磁化を有し、情報に対して磁化の向きが変化する記憶層と、膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間の非磁性体による絶縁層とを有し、上記記憶層、上記絶縁層、上記磁化固定層の積層方向に流れる電流により発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行い、上記記憶層を、磁性層と導電性酸化物との積層構造で構成する。記憶層において磁性層と酸化物層と積層構造を採ることで垂直磁気異方性が誘起され書込電流が低減し熱安定性が向上し、当該酸化物として導電性酸化物が用いられることで読み出し時にトンネル磁気抵抗効果に寄与しない抵抗成分が小となり、回路の複雑化や読み出し速度の低下を防止する。 （もっと読む）

【課題】複数のトンネル接合素子の間隔を短縮すること。
【解決手段】上面に凹部２６が形成された下地層２４と、前記凹部の内面と前記凹部の両側の下地層上とに形成された下部電極２８と、前記凹部の両側の前記下部電極上に形成され、トンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層３０と、前記磁気トンネル接合層上に形成され、前記凹部の上方において電気的に分離された複数の上部電極４０と、を具備する磁気デバイス。 （もっと読む）

【課題】 スピン注入磁化反転を用いた磁性体メモリにおいて、微細な磁気抵抗素子を用いると書き込み電流が低減できるが、読み出し時のデータ破壊を防止するために読み出し電流も小さくする必要があり、読み出し動作の遅延につながる。
【解決手段】 ワード線（ＷＬ）が選択された後に、センスアンプ（ＳＡ）が活性化されて第１ビット線（ＢＬｔ０）が第１電位（ＶＤＤ）に、第２ビット線（ＢＬｂ０）が第２電位（ＶＳＳ）に駆動され、その後、ソース線（ＳＬ０）が第１電位から第２電位に駆動されることにより、時分割で反平行状態と平行状態の再書き込み動作を行う。 （もっと読む）

【課題】磁気異方性物質の自由層を含むストレージノードと、これを含む磁気メモリ素子及びこれらの製造方法を提供する。
【解決手段】下部磁性層と、下部磁性層上に形成されたトンネルバリアと、トンネルバリア上に形成され、スピン電流により磁化方向がスイッチングされる自由層と、を含み、自由層は水平または垂直磁気異方性物質層を含み、自由層下に形成された少なくとも一つの物質層を包むキャップ構造を持つ磁気メモリ素子のストレージノード。 （もっと読む）

【課題】磁気層を用いて選択することができるマルチビットメモリのための装置および関連する方法を提供する。
【解決手段】高保磁力を有する第１および第２の記憶層の間に配置される低保磁力を有する第１の選択層を配置し、第１の選択層の磁気飽和に応答して、第２の記憶層への論理状態のプログラミングが許可され、各ビットが選択的にプログラムされることにより、マルチビットメモリが達成され、データ記憶容量を増加することができる。 （もっと読む）

【課題】磁気メモリセルへのデータの書込みを改善する。
【解決手段】スピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）メモリセルのような磁気メモリセルへデータを書込むための方法および装置。さまざまな実施形態に従えば、書込電流が選択された磁気メモリセルに印加されて、選択されたセルの所望の磁化状態への磁気歳差運動を開始する。フィールドアシスト電流が隣接メモリセルに同時に流されて、所望の磁化状態への選択されたセルの歳差を助ける磁場を生成する。 （もっと読む）

【課題】関連の強磁性層の磁気異方性（すなわち、磁化方向）をウェハ面に垂直にまたは「面外に」位置合わせさせた、しばしば磁気トンネル接合セルと称される磁気スピントルクメモリセル、およびそれらを利用する方法を提供する。
【解決手段】面外磁気トンネル接合セルの強磁性自由層の磁化方向を切換える方法であって、ＡＣスイッチング電流を上記面外磁気トンネル接合セルに通すステップを含む。ＡＣスイッチング電流は、上記強磁性自由層の磁化方向を切換える。 （もっと読む）

【課題】低電流および高面密度を可能とする、垂直異方性および強化層を有する磁気トンネル接合セルを提供する。
【解決手段】磁気トンネル接合セルは、強磁性自由層と、少なくとも約１５Åの厚みを有する強化層と、酸化物バリヤ層と、強磁性基準層とを含む。強化層および酸化物バリヤ層は、強磁性基準層と強磁性自由層との間に配置され、酸化物バリヤ層は強磁性基準層に隣接して配置される。強磁性自由層、強磁性基準層、および強化層は、すべて、面外の磁化方向を有する。 （もっと読む）