【課題】記憶素子に充分な電流を流すことができるようにセルトランジスタの電流駆動能力を充分に確保しつつ、ユニットセルのレイアウト面積が従来よりも小さい半導体記憶装置を提供する。
【解決手段】本実施形態による半導体記憶装置は、半導体基板と、半導体基板に形成されたアクティブエリアを備える。複数のセルトランジスタがアクティブエリアに形成されている。第１のビット線および第２のビット線は、互いに対をなす。複数のワード線は第１および第２のビット線と交差する。複数の記憶素子の一端がセルトランジスタのソースまたはドレインに電気的に接続され、他端が第１または第２のビット線に接続されている。第１および第２のビット線は、両方とも同一のアクティブエリアに対して記憶素子を介して接続されている。 （もっと読む）

【課題】ＭＴＪ素子にデータを書き込むために充分に大きな電流を駆動することができるセルトランジスタを備え、かつ、容易に製造可能なメモリを提供する。
【解決手段】本実施形態によるメモリはアクティブエリアを備え、セルトランジスタはアクティブエリアに形成されている。ＭＴＪ素子の一端がセルトランジスタのソース／ドレインの一方に電気的に接続されている。第１のビット線は、セルトランジスタのソース／ドレインの他方に電気的に接続されている。第２のビット線は、ＭＴＪ素子の他端に電気的に接続されている。ワード線は、セルトランジスタのゲートに電気的に接続され、あるいは、セルトランジスタのゲートとして機能する。１つの第１のビット線に対して複数の第２のビット線が対応している。ＭＴＪ素子が同一のワード線および同一のアクティブエリアを共有している。アクティブエリアは、第１および第２のビット線の延伸方向に連続して形成されている。 （もっと読む）

【課題】トレンチを均一に形成することができる半導体装置の製造方法を提供する。
【解決手段】実施形態に係る半導体装置の製造方法は、第１の材料からなる第１部分及び前記第１の材料とは異なる第２の材料からなる第２部分を含む被加工基材上に、前記第１部分の直上域に配置され第３の材料からなる第３部分及び前記第２部分の直上域に配置され前記第３の材料とは異なる第４の材料からなる第４部分を含み、前記第３部分及び前記第４部分の双方に開口部が形成されたマスク膜を形成する工程と、前記マスク膜をマスクとして、前記第４の材料のエッチングレートが前記第３の材料のエッチングレートよりも高く、前記第１の材料のエッチングレートが前記第２の材料のエッチングレートよりも高くなるような条件でエッチングを施すことにより、前記第１部分及び前記第２部分をそれぞれ選択的に除去する工程と、を備える。 （もっと読む）

【課題】外部放射線に対し耐性を有し、誤動作なく安定した動作する信頼性の高い記憶素子の提供。
【解決手段】記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する。そして記憶層、中間層、磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して記憶層の磁化を反転させることにより情報の記憶を行うとともに、記憶層は、Ｂを含有する強磁性層を含み、Ｂにふくまれる１０Ｂの同位体比率が、自然界における１９．９％よりも低くなっている。 （もっと読む）

【課題】
２データビットより多いデータビットをＭＲＡＭセルに対して書き込み読み出すための方法であって、当該ＭＲＡＭセルは、読み出し磁化方向を呈する読み出し層と、第１記憶磁化方向を呈する第１記憶強磁性層と第２記憶磁化方向を呈する第２記憶強磁性層と から成る記憶層とから形成された磁気トンネル接合から構成される。
【解決手段】
本発明の方法は、前記磁気トンネル接合を高温閾値より上で加熱するステップと前記第１記憶磁化方向を前記第２磁化方向に対して或る角度で指向させるステップとを有する。その結果、前記磁気トンネル接合が、読み出し磁化方向の方向に対する前記第１記憶磁化方向の方向によって決定される１つの抵抗状態レベルに到達する。書き込み領域を発生させるためのただ１つの電流線を使用することで、当該方法は、異なる少なくとも４つの状態レベルをＭＲＡＭセル内に記憶することを可能にする。 （もっと読む）

【課題】書き込み電流（反転電流）および熱安定性のばらつきを抑制し、安定して動作する、信頼性の高い記憶素子の提供。
【解決手段】記憶素子は、情報を磁性体の面内磁化状態により保持する記憶層と、該記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、記憶層と磁化固定層の間に設けられる非磁性体による中間層とを有する。
そして記憶層、中間層、磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに記憶層の困難軸方向の異方性磁界が、垂直方向の異方性磁界よりも小さくなっている。 （もっと読む）

【課題】面積の増大を抑えつつ、シリコン膜を用いて所望の特性を有する抵抗素子を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に延在するゲート積層構造膜１００ａ上およびゲート側壁絶縁膜７上にレジスト膜を選択的に形成する。レジスト膜をマスクとして、メタル膜の表面が露出するように、ゲート側壁絶縁膜の上部およびハードマスク膜を、エッチングにより選択的に除去する。抵抗素子領域１０００において、メタル膜の露出した表面から、ハードマスク膜が残存するシリコン膜上の領域まで、メタル膜およびメタル膜に繋がるバリアメタル膜を、ウエットエッチングにより除去した後、レジスト膜を除去する。レジスト膜を除去した後、残存するハードマスク膜の上面よりも上の高さまで、埋め込み絶縁膜を成膜する。埋め込み絶縁膜の上部を、残存するハードマスク膜をストッパとして、ＣＭＰ法により平坦化する。 （もっと読む）

【課題】垂直磁化を有するスピントルク型磁気メモリにおいて、垂直磁気異方性を強化し、高い情報保持特性を実現させる。
【解決手段】記憶素子は、膜面に対して垂直な磁化を有し、情報を磁性体の磁化状態により保持する記憶層１７と、記憶層１７に記憶された情報の基準となる、膜面に対して垂直な磁化を有する磁化固定層１５と、記憶層１７と磁化固定層１５の間に設けられる非磁性体による中間層１６とによるＭＴＪ構造を持つものとする。この場合に、中間層１６と反対側で記憶層１７に隣接する、２層以上の酸化物で形成されたキャップ層１８を設けるようにする。 （もっと読む）

【課題】高い熱揺らぎ耐性を確保しつつ、スイッチング電流を低減するも、記憶保持特性を向上させ、更なる高速動作化及び高集積化を可能する信頼性の高い磁気抵抗素子及び磁気記憶装置を提供する。
【解決手段】反強磁性層５１及び積層フェリー固定層５０と、トンネルバリア層２と、非磁性層４を間に挟持した第１の磁性層３と第２の磁性層５とを有する積層磁化自由層１１とを有してＭＴＪ１０が構成されており、ＭＴＪ１０は、その周縁において、当該ＭＴＪ１０の面内磁化容易軸の方向と垂直となる方向に一対の溝１０ａ，１０ｂが形成されている。 （もっと読む）

【課題】抵抗変化を利用したマルチレベルのデータをセンシングする非揮発性メモリ装置において、読出し動作の回数を減らし、読出し動作の制御に係わる回路の面積を縮小する。
【解決手段】非揮発性メモリ装置は、１つ以上の単位セルを含んでデータの読出し又は書込みが行なわれるセルアレイと、単位セルに格納されたデータに対応するセンシング電圧ＳＡＩと基準電圧ＲＥＦを比較及び増幅して出力し、ビットラインがプリチャージされた以後にセンシングイネーブル信号ＳＥＮの活性化区間で、単位セルの抵抗値に応じてセンシング電圧がディスチャージされる時間の差を測定し、データをセンシングするセンシング部１００とを含む。 （もっと読む）

【課題】スピントルク型磁気メモリにおいて、異方性エネルギーを大きくし、微細化しても十分な熱揺らぎ耐性を有するようにする。
【解決手段】記憶素子は、膜面に対して垂直な磁化を有し、情報を磁性体の磁化状態により保持する記憶層と、記憶層に記憶された情報の基準となる、膜面に対して垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とにより、ＭＴＪ構造を持つ。これに加え、記憶層に隣接する、Ｃｒ、Ｒｕ、Ｗ、Ｓｉ、Ｍｎの少なくとも一つからなる保磁力強化層と、保磁力強化層に隣接する酸化物によるスピンバリア層を設ける。 （もっと読む）

【課題】高い信頼性で書き込み・消去・読み出しが可能な低コストの半導体不揮発性記憶装置およびその製造方法を提供する。
【解決手段】実施形態の半導体不揮発性記憶装置は、基体Ｓと、第１の電極２と、機能膜１０と、第２の電極５０と、を持つ。前記第１の電極２は、前記基体Ｓ上に設けられる。前記機能膜１０は、前記第１の電極２上に成膜されて記憶媒体をなす。前記第２の電極５０は、上面に凸の曲面を有するように、前記機能膜１０上または前記機能膜１０内に設けられる。 （もっと読む）

【課題】セルトランジスタの電流駆動能力の劣化を抑制し、メモリセルごとの信号のばらつきを抑制し、かつ、微細化された半導体記憶装置を提供する。
【解決手段】メモリは、ＭＴＪを備える。アクティブエリアは、セルトランジスタごとに分離されており、セルトランジスタのゲートの延伸方向に対してほぼ直交する第１の方向に延伸している。アクティブエリアは、第１の方向に配列されてアクティブエリア列を構成している。第２の方向に隣接する２つのアクティブエリア列は、第１の方向に半ピッチずつずれて配置されている。アクティブエリアの表面上方から見たときに、ＭＴＪは各アクティブエリアの一端に重複するように配置されている。第１および第２の配線は、互いに隣接するアクティブエリア列のＭＴＪに交互に重複するように第１および第２の方向に対して傾斜する方向に折り返しながら延伸している。 （もっと読む）

【課題】 セル面積を縮小させつつ、コストの増大を抑制する。
【解決手段】 実施形態による磁気ランダムアクセスメモリは、第１の方向Ｘに所定のピッチ２Ｆを有して配置され、第１の方向と直交する第２の方向Ｙに延在された第１及び第２のゲート電極ＧＣ１、ＧＣ２と、第１及び第２のゲート電極間の上方に配置された磁気抵抗素子ＭＴＪａと、磁気抵抗素子より高い位置に配置され、磁気抵抗素子と第１の方向にピッチの半分の距離Ｆを有して配置された電極層ＵＥ２と、電極層より高い位置に配置され、第１の方向に延在された配線Ｍ１と、磁気抵抗素子と配線との接続及び電極層と配線との接続を１つの導電層で行うビアＶ１Ｙと、を具備する。 （もっと読む）

【課題】ＴＭＲ素子間の特性のばらつきを低減でき、かつ製造歩留まりの高い不揮発性磁気メモリの製造方法およびその構造を提供する。
【解決手段】ＴＭＲ素子を含む磁気記憶装置の製造方法が、配線層が設けられた層間絶縁膜の上に、絶縁膜を形成する工程と、絶縁膜に、配線層が露出するように開口部を形成する開口工程と、開口部を埋めるように、絶縁膜上に金属層を形成する金属層形成工程と、ＣＭＰ法を用いて絶縁膜上の金属層を研磨除去し、開口部内に残った金属層を下部電極とするＣＭＰ工程と、下部電極上にＴＭＲ素子を形成する工程とを含む。 （もっと読む）

【課題】書込電流を増大させることなく、高い保持力を有し熱安定性を改善することができる記憶素子の提供。
【解決手段】記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、記憶層と磁化固定層の間に設けられる非磁性体による中間層と、記憶層に隣接し中間層と反対側に設けられるキャップ層と、キャップ層に隣接し記憶層と反対側に設けられる金属キャップ層を有する。そして記憶層、中間層、磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して記憶層の磁化を反転させることにより情報の記憶を行う。そして中間層とキャップ層は酸化物であり、金属キャップ層はＰｄもしくはＰｔで構成されているものとする。 （もっと読む）

【課題】簡便な半導体装置の評価試験を実現する。
【解決手段】半導体装置１０は、それぞれ内部信号ＭＡを生成する第１及び第２のコアチップＣＣ０，ＣＣ１を備え、第１及び第２のコアチップＣＣ０，ＣＣ１のそれぞれに、貫通電極を介して他方のコアチップとスパイラル接続された第２及び第３のノードＮ_２，Ｎ_３を設け、この第２及び第３のノードＮ_２，Ｎ_３を介して、観測対象の内部信号ＭＡを外部に出力することを技術思想とするものである。こうして出力される複数の内部信号ＭＡを外部のテスター等によって観測することで、各コアチップの評価試験を並列に行える。 （もっと読む）

【課題】ビアの形成が容易で抵抗が低い集積回路装置及びその製造方法を提供する。
【解決手段】相互に平行に配列された複数本の配線１４ａ、１４ｂと、各配線に接続されたビア１６とを備える。配線におけるビアが接続された部分には、配列の方向に延出した凸部３１が形成されており、配線における凸部が形成された部分から離隔した部分には、配列の方向に後退した凹部３２が形成されている。隣り合う２本の配線において、一方の配線に形成された凸部と他方の配線に形成された凹部とは相互に対向している。各配線において、凹部が形成された部分はその両側の部分から切込３３で分断されており、凸部が形成された部分からも分断されている。 （もっと読む）

【課題】本発明の技術的な課題は、共通ソースラインを含む磁気メモリ装置に対してビットラインへ記録電流を供給することができるライトドライバー回路を提供すること、集積度が向上された磁気メモリ装置を提供すること、及び、共通ソースラインを有する磁気メモリ装置のレイアウト構造を提供することにある。
【解決手段】ビットラインとソースラインとの間に接続され、前記ビットライン方向に隣接する一対の磁気メモリセルが前記ソースラインを共有する複数の磁気メモリセルよりなるメモリセルアレイを有する磁気メモリ装置のためのライトドライバー回路であり、正の記録電圧の供給端子と副の記録電圧の供給端子との間に接続されて、ライトイネーブル信号及びデータ信号によって前記正の記録電圧または前記副の記録電圧による電流を前記ビットラインに選択的に供給するスイチング部を備える磁気メモリ装置を提供する。 （もっと読む）

【課題】 メモリセルの微細化を図りつつ、セル電流を確保する。
【解決手段】 実施形態による半導体記憶装置は、ゲート溝１５と第１乃至第３の溝１９ａ、１９ｂ、１８とを有し、第１乃至第３の溝はゲート溝の底面に形成され、第３の溝は第１及び第２の溝の間に形成された半導体基板１１と、第１の溝内形成された第１のゲート部２１ａと第２の溝内形成された第２のゲート部２１ｂと第３の溝内形成された第３のゲート部２１ｃとゲート溝内に形成された第４のゲート部２１ｄとを有するゲート電極２１と、を具備する。ゲート電極を有するセルトランジスタＴｒは、第１及び第３のゲート部間の半導体基板内に形成された第１のチャネル領域Ｃｈ１と、第２及び第３のゲート部間の半導体基板内に形成された第２のチャネル領域Ｃｈ２と、を有する。 （もっと読む）