半導体不揮発性記憶装置およびその製造方法
【課題】高い信頼性で書き込み・消去・読み出しが可能な低コストの半導体不揮発性記憶装置およびその製造方法を提供する。
【解決手段】実施形態の半導体不揮発性記憶装置は、基体Ｓと、第１の電極２と、機能膜１０と、第２の電極５０と、を持つ。前記第１の電極２は、前記基体Ｓ上に設けられる。前記機能膜１０は、前記第１の電極２上に成膜されて記憶媒体をなす。前記第２の電極５０は、上面に凸の曲面を有するように、前記機能膜１０上または前記機能膜１０内に設けられる。
【解決手段】実施形態の半導体不揮発性記憶装置は、基体Ｓと、第１の電極２と、機能膜１０と、第２の電極５０と、を持つ。前記第１の電極２は、前記基体Ｓ上に設けられる。前記機能膜１０は、前記第１の電極２上に成膜されて記憶媒体をなす。前記第２の電極５０は、上面に凸の曲面を有するように、前記機能膜１０上または前記機能膜１０内に設けられる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体不揮発性記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体メモリは応用製品群の拡大に伴い、その記憶容量の増大がより一層求められている。
【０００３】
しかしながら、素子の微細化により記憶容量を増大させようとすると、短波長の高価な光源等を使用しなければならず、製造コストの増大を招いてしまう。
【０００４】
素子の微細化を用いないメモリとしてＭＥＭＳプローブ型メモリがある。しかし、機能膜として単結晶の強誘電体膜を用いる場合は各メモリセルのサイズが大きくなるという問題があり、また、強誘電体膜に代えて抵抗可変膜を用いる場合はプローブと機能膜との間で接触不良等が発生し、信頼性が低下するという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４１１５９９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、高い信頼性で書き込み・消去・読み出しが可能な低コストの半導体不揮発性記憶装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００７】
実施形態の半導体不揮発性記憶装置は、基体と、第１の電極と、機能膜と、第２の電極と、を持つ。前記第１の電極は、前記基体上に設けられる。前記機能膜は、前記第１の電極上に成膜されて記憶媒体をなす。前記第２の電極は、上面に凸の曲面を有するように、前記機能膜上または前記機能膜内に設けられる。
【図面の簡単な説明】
【０００８】
【図１】実施形態１による接触型半導体不揮発性記憶装置の概略構成を示す図。
【図２】図１の上部電極を示す部分平面図。
【図３】図１の記憶装置の変形例を示す略示断面図。
【図４Ａ】実施形態１による半導体不揮発性記憶装置の製造方法の説明図。
【図４Ｂ】実施形態１による半導体不揮発性記憶装置の製造方法の説明図。
【図４Ｃ】実施形態１による半導体不揮発性記憶装置の製造方法の説明図。
【図４Ｄ】実施形態１による半導体不揮発性記憶装置の製造方法の説明図。
【図５Ａ】実施形態２による半導体不揮発性記憶装置の製造方法の説明図。
【図５Ｂ】実施形態２による半導体不揮発性記憶装置の製造方法の説明図。
【図５Ｃ】実施形態２による半導体不揮発性記憶装置の製造方法の説明図。
【図５Ｄ】実施形態２による半導体不揮発性記憶装置の製造方法の説明図。
【図５Ｅ】実施形態２による半導体不揮発性記憶装置の製造方法の説明図。
【図６】上部電極の抵抗率と上部電極の接触抵抗率との関係を示すグラフ。
【図７】実施形態２による非接触型半導体不揮発性記憶装置の概略構成を示す図。
【図８Ａ】実施形態３による半導体不揮発性記憶装置の製造方法の説明図。
【図８Ｂ】実施形態３による半導体不揮発性記憶装置の製造方法の説明図。
【図９】図７の半導体不揮発性記憶装置への書き込み・消去方法の説明図。
【図１０】実施形態３による半導体不揮発性記憶装置の概略構成を示す平面図。
【図１１】図１０のＡ−Ａ線に沿った断面図。
【図１２Ａ】実施形態４による半導体不揮発性記憶装置の製造方法の説明図。
【図１２Ｂ】実施形態４による半導体不揮発性記憶装置の製造方法の説明図。
【図１２Ｃ】実施形態４による半導体不揮発性記憶装置の製造方法の説明図。
【発明を実施するための形態】
【０００９】
以下、実施の形態のいくつかについて図面を参照しながら説明する。各図において同一の部分には同一の参照番号を付し、重複説明は適宜省略する。
【００１０】
（Ａ）抵抗変化膜を記憶媒体とするＭＥＭＳプローブメモリ
（１）記憶装置
図１は、実施形態１による記憶装置の概略構成を示す図である。図１に示す記憶装置は、接触型のＭＥＭＳプローブメモリであり、シリコン基板Ｓと、下部電極２と、抵抗変化膜１０と、上部電極５０と、情報書き込み・消去・読み出し用の複数のプローブＰＢ１と、可変電圧源９２と、位置センサ９４と、圧力センサ９６と、Ｘ，Ｙ，Ｚの方向に移動可能なプローブ移動ユニット９８とを備える。圧力センサ９６は、電極５０を有する機能膜１０付きのシリコン基板ＳにプローブＰＢ１が接触する際に、適度な接触圧力になるよう、独立のプローブＰＢ１０で圧力を検知する。
【００１１】
シリコン基板Ｓは本実施形態において例えば基体に対応する。基体としては、以下の実施形態のようにシリコン基板に限るものではなく、例えばガラス基板やセラミック基板を用いてもよい。
下部電極２は、酸化物も導電性を有する金属、例えばＲｕの電極膜で形成され、本実施形態において、例えば第１の電極に対応する。
【００１２】
抵抗変化膜１０は、および上部電極５０は、本実施形態において、例えば記憶媒体をなす機能膜および第２の電極にそれぞれ対応し、互いに、電極５０を構成する金属と機能膜１０を構成する金属との間に、酸化物を形成する際のＧｉｂｂｓ自由エネルギー低下量がより大きい、酸化しやすい金属と、Ｇｉｂｂｓ自由エネルギー低下量がより小さい、酸化しにくい金属との組み合わせから形成される。
【００１３】
より具体的には、抵抗変化膜１０は、酸素の濃度で導電率が変化する遷移金属、例えばバナジウム（Ｖ），ニオブ（Ｎｂ），タンタル（Ｔａ），クロム（Ｃｒ），モリブデン（Ｍｏ），タングステン（Ｗ）などの酸化物膜で形成され、上部電極５０は、酸化物も導電性を有する金属、例えばルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）、またはその合金などで形成される。
【００１４】
上部電極５０の特徴の１つは、直径が約２ｎｍ〜約２０ｎｍの上面に凸の曲面を有する電極膜パターン、例えば底面が平坦な半球状の電極膜パターンで構成される点にある。
図２は、上部電極５０の配置を示す平面図である。本実施形態において上部電極５０はハニカム状に配置される。
【００１５】
図１に戻り、上部電極５０並びに、抵抗変化膜１０および下部電極２のうちで上部電極５０の直下の領域は、それぞれメモリセル（最小単位の半導体不揮発性記憶素子）ＭＣ１を構成する。
プローブＰＢ１は、Ｘ方向およびＹ方向（図２参照）に複数本設けられたアレイ状のマルチプローブである。プローブＰＢ１と下部電極２とは共に可変電圧源９２に接続され、書き込み・消去時に可変電圧源９２からプローブＰＢ１へ正の電圧が印加されて抵抗変化膜１０から酸素イオン０−が上部電極５０へ移動して低抵抗になることにより「１」が書き込まれ、逆に負の電圧が印加されて上部電極５０から酸素イオン０−が抵抗変化膜１０へ移動して高抵抗になることにより「０」が書き込まれる。
本実施形態において、書き込み・消去動作と読み出し動作は、いずれも単一のアレイ内に配置されたプローブＰＢ１の数量単位で行われ、プローブ移動ユニット９８によってＸＹの二次元平面内で走査されることにより行われる。各プローブＰＢ１は、図示しないセンスアンプおよびロウ／カラム（ｒｏｗ／ｃｏｌｕｍｎ）デコーダに接続され、本実施形態において、書き込み・消去時には１Ｖ乃至３Ｖ、読み出し時には１Ｖ乃至２Ｖの電圧が印加される。
【００１６】
本実施形態によれば、上部電極５０が実質的に半球状に形成されているので、例えば矩形状の凸パターンで形成された場合と比較してマルチプローブＰＢ１の走査は円滑に行われる。
個々のプローブＰＢ１と上部電極５０との間の接触圧を最適にするため、位置センサ９４により上部電極５０の頂面の高さ（Ｚ方向の位置）がモニタされ、圧力センサ９６によりプローブＰＢ１と上部電極５０との間の接触圧がモニタされ、これらの検出結果に応じてプローブ移動ユニット９８が個々のプローブＰＢ１の高さを調整する。
【００１７】
本実施形態の変形例の１つを図３の略示断面図に示す。同図中、最小単位のメモリセルＭＣ３を点線で示す。図３の変形例においては、上部電極５４の側面および底面が抵抗変化膜１０に覆われるように形成され、上部電極５４の頂面と抵抗変化膜１０の頂面とはほぼ面一となっている。このため、プローブＰＢ１の走査は、図１の実施形態の場合と比較してより一層容易になる。
【００１８】
以上の実施形態１およびその変形例による接触型半導体不揮発性メモリによれば、上部電極５０が酸化物でも導電性を有する金属またはその合金で形成され、プローブＰＢ１が接触するのも実質的に半球状の導体であるため、「０」が書き込まれたメモリセルにおいても、低い抵抗率となり、わずかの接触面積でかつ、低い接触抵抗で書き込み・消去・読み出しを行うことができる。
【００１９】
図６は、実施形態１およびその変形例における上部電極の抵抗率と上部電極の接触抵抗率との関係を示すグラフである。図６に示すように、上部電極５０の抵抗率は１×１０−３Ω・cm以下となり、上部電極５０とプローブＰＢ１との接触抵抗率は１０−９Ω・cm２以下になり、特性ばらつきが低減する。すなわち、高い信頼性で書き込み・消去・読み出しが可能な半導体不揮発性記憶装置が提供される。
【００２０】
（２）記憶装置の製造方法
（ａ）実施形態１
図１乃至図３に示す半導体不揮発性記憶装置の製造方法について、実施形態１による半導体不揮発性記憶装置の製造方法として説明する。
【００２１】
図４Ａおよび図４Ｂは、図１および図２に示した半導体不揮発性記憶装置の製造方法を説明するための略示断面図である。
まず、シリコン基板Ｓの上に下部電極２と抵抗変化膜１０を順次に積層して形成する。このとき、抵抗変化膜１０の表面を水酸基（ＯＨ）または水素（Ｈ）またはフッ素（Ｆ）で終端させる処理を行うことが望ましい。
【００２２】
次に、図４Ａに示すように、抵抗変化膜１０の上に、酸化物も導電性を有する金属、例えばルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）などの金属膜またはその合金膜５２を約１ｎｍ〜約２０ｎｍの厚みで成膜する。
【００２３】
次いで、シリコン基板Ｓ、下部電極２、抵抗変化膜１０、および金属膜またはその合金膜５２の積層体を真空処理装置（図示せず）に投入し、水素（Ｈ２）もしくはフッ素（Ｆ）またはこれらの少なくともいずれかを含む分子を不活性ガスまたは窒素（Ｎ２）で希釈した混合ガスを該真空装置に導入し、高周波（ＲＦ：Ｒａｄｉｏ−ｆｒｅｑｕｅｎｃｙ）または５ＧＨｚ以上の周波数のマイクロ波による加熱、または電子サイクロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）などによりプラズマを形成し、基板温度が約１００℃〜約３００℃になるように加熱処理を行う。これにより、金属膜またはその合金膜５２が凝集して直径が約２ｎｍ〜約２０ｎｍの半球状の金属膜パターンが形成され、室温に至ると上部電極５０となる。金属膜またはその合金膜５２は、互いにほぼ等間隔になるよう凝集し、これにより、上部電極５０は図２に示すようにハニカム状に配置される。このような凝集現象は、プラズマの代わりに、水素（Ｈ２）もしくはフッ素（Ｆ）またはこれらの少なくともいずれかを含む分子を不活性ガスまたは窒素（Ｎ２）で希釈した混合ガス中で５．８ＧＨｚまたはそれ以上の周波数の電磁波（約５００〜約１０００Ｗ）を照射して、約１００〜約３００℃の加熱を行った場合にも同様の現象と効果が確認された。もしも凝集した等間隔パターンの境界に金属が残留した場合には、エッチング除去により等間隔パターン間の電気的なショートを防止する。
【００２４】
図４Ｃおよび図４Ｄは、図３に示した半導体不揮発性記憶装置の製造方法を説明するための略示断面図である。
まず、シリコン基板Ｓの上に下部電極２と抵抗変化膜１０を順次に積層して形成する。
次に、エッチングにより、図４Ｃに示すように、抵抗変化膜１０に、深さが１０ｎｍ以下で直径が２０ｎｍ以下の円柱状の穴パターン５８を形成し、次いで、図４Ｄに示すように、１ｎｍ〜２０ｎｍの厚さの金属膜またはその合金膜５６を成膜した後に真空装置内に投入する。
【００２５】
続いて、水素（Ｈ２）もしくはフッ素（Ｆ）またはこれらの少なくともいずれかを含む分子を不活性ガスまたは窒素（Ｎ２）で希釈した混合ガスを該真空装置に導入して、高周波（ＲＦ）または５０ＧＨｚ以上の周波数のマイクロ波による加熱、またはそれらの電磁波か電子サイクロトロン共鳴（ＥＣＲ）などを用いたプラズマを形成し、基板温度が約１００〜約３００℃になるように加熱処理を行う。その結果、膜５６を構成する金属またはその合金が穴パターン５８に凝集し、図３に示したように上面がほぼ平坦な形状の上部電極５４が形成される。
【００２６】
（ｂ）実施形態２
本実施形態では、上部電極５０の厚さが２０ｎｍ以上である場合の製造方法を説明する。このような場合には、抵抗変化膜１０上に成膜した金属膜またはその合金膜の凝集現象が均一に起こりにくい。そこで、金属膜またはその合金膜の上にさらに混合有機材料膜を成膜して凝集させ、これをマスクとするエッチング等により、ハニカム状に配置された上部電極を取得する。
【００２７】
図５Ａ乃至図５Ｅは、本実施形態による半導体不揮発性記憶装置の製造方法を説明するための略示断面図である。
まず、前述した実施形態１と同様にしてシリコン基板Ｓの上に下部電極２と抵抗変化膜１０を順次に積層し、抵抗変化膜１０の上に、酸化物も導電性を有する金属、例えばルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）などの金属膜またはその合金膜６２を約２０ｎｍ以上の厚みで成膜する。
【００２８】
次に、自己組織化パターンを形成する有機物質（ＳＡＭ）を含む溶媒に、シリコン基板Ｓ、下部電極２、抵抗変化膜１０、および金属膜またはその合金膜６２の積層体を浸すことにより、図５Ａに示すように、混合有機材料膜７２を形成する。本実施形態では、混合有機材料膜７２の材料として、ポリスチレン／ポリブタジエンの組み合わせやポリスチレン／ポリイソプレンの組み合わせなどのブロックコポリマー（Ｂｌｏｃｋ ｃｏ−ｐｏｌｙｍｅｒ）を使用する。
【００２９】
次いで、約１００〜約２００℃のホットプレート加熱または上述した電磁波加熱を用いて、混合有機材料膜７２を凝集させ、図５Ｂに示すようにハニカム状の有機材料パターン７０を形成する。本実施形態では、上記加熱工程により、ポリスチレンパターンの周りをポリブタジエンやポリイソプレンで囲まれた構造ができ、この構造に対してオゾン（Ｏ３）処理を行う。これにより、ポリスチレンでなる有機材料パターン７０のみを残すことができる。
【００３０】
続いて、ハニカム状の有機材料パターン７０をマスクとして下地の金属膜またはその合金膜６２を反応性イオンエッチング、ガスクラスターイオンビーム（ＧＣＩＢ：Ｇａｓ Ｃｌｕｓｔｅｒ Ｉｏｎ Ｂｅａｍ）またはイオンミリングなどにより選択的に除去することにより、図５Ｃに示すように電極パターン６１を形成する。さらに、有機材料パターン７０を有機溶媒または気相処理により除去することにより、図５Ｄに示すように電極パターン６１が得られるまた、前述した加熱を行って電極パターン６１を、上面が凸の曲面を有するようにさらに変形させてもよい。
【００３１】
上述の実施形態１および２による半導体不揮発性記憶装置の製造方法によれば、凝集現象を用いることで、フォトリソグラフィを用いることなく上部電極５０を形成できるので、低い製造コストで製造することができる。また、上部電極５０が平面視においてハニカム状に配置されるので、上部電極５０の直径をＦとし、互いの配置間隔もＦに等しい場合、単一のメモリセル当たりに必要な面積は２．２Ｆ２〜２．３Ｆ２となる。これに対して、例えば幅Ｆの矩形電極を同様に間隔Ｆでアレイ状に配置した倍は、単一のメモリセル当たり４Ｆ２の面積が必要になる。従って、集積度が４Ｆ２／（２．２Ｆ２〜２．３Ｆ２）倍だけ高まる。
【００３２】
このように実施形態１および２によれば、信頼性が高い高密度の半導体不揮発性記憶装置を低コストで製造することが可能である。
【００３３】
（Ｂ）磁性体膜を記憶媒体とするＭＥＭＳプローブメモリ
（１）記憶装置
図７は、実施形態２による記憶装置の概略構成を示す図である。図７に示す記憶装置は、シリコン基板Ｓと、下部電極２と、磁性体膜２０と、金属酸化膜層２２と、磁性体電極パターン４０と、書き込み・消去用プローブＰＢ２と、コイル１００と、書き込み・消去回路１０８と、読み出し用のマルチプローブＰＢ１と、可変電圧源９２と、位置センサ９４と、圧力センサ９６と、プローブ移動ユニット９８，１９８と、を備える。
【００３４】
磁性体膜２０は、アモルファスＣｏＦｅＢ合金膜で構成され、シリコン基板Ｓの頂面に垂直な方向（図７のＺ方向）に、シリコン基板Ｓ側からＮ極→Ｓ極と分極した状態で予め作成された磁性体膜で構成される。磁性体膜２０は参照層として機能する。
金属酸化膜層２２は、Ａｌ２Ｏ３膜またはＭｇＯ膜で構成される。ＭｇＯ膜は成膜時からある程度の結晶配向性を有しており、その後のランプ加熱、ホットプレート加熱または電磁波等による加熱によって結晶配向性が高くなり、また、下方で接触している磁性体膜２０の結晶配向性も高くなるため、金属酸化膜層２２としてはＡｌ２Ｏ３膜よりもＭｇＯ膜の方が望ましい。
【００３５】
磁性体電極パターン４０は金属酸化膜層２２上に形成され、初期状態では磁性体膜２０と同様にＺ方向にシリコン基板Ｓ側からＮ極→Ｓ極と分極した状態を有する。
【００３６】
書き込み・消去用プローブＰＢ２にはコイル１００が巻回され、書き込み・消去回路１０８から流れる電流の向きに応じて磁性体電極パターン４０の分極が変化する。書き込み・消去動作によって磁性体電極パターン４０の分極が下層の磁性体膜２０と同一になる場合は低抵抗となって「１」の情報が記録された状態となり、磁性体膜２０と逆になるい場合には高抵抗となって「０」の情報が記録された状態となる。磁性体電極パターン４０への書き込み・消去動作については、後により具体的に説明する。
【００３７】
（２）製造方法
図７に示す記憶装置の製造方法について、実施形態３による半導体不揮発性記憶装置の製造方法として図８Ａおよび図８Ｂを参照しながら説明する。
【００３８】
まず、前述した実施形態１と同様にしてシリコン基板Ｓの上に下部電極２を形成した後、アモルファスＣｏＦｅＢ合金膜を成膜して磁性体膜２０を形成する。このとき、磁性体膜２０は、シリコン基板Ｓの頂面に垂直な方向（図８ＡのＺ方向）にＳ極とＮ極が予め分極した状態で作成しておく。本実施形態においては、シリコン基板Ｓ側からＮ極→Ｓ極の順で分極させる。
次に、磁性体膜２０上にＭｇＯ膜を約１ｎｍ〜約２ｎｍの厚さで成膜して金属酸化膜層２２を形成する。
【００３９】
続いて、図８Ａに示すように、金属酸化膜層２２の上に、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）または電子のｆ軌道が満たされていない希土類金属を含む金属膜４２を約１ｎｍ〜約１０ｎｍの厚さで成膜した後に真空装置内に投入し、水素（Ｈ２）または水素（Ｈ）を含む分子を不活性ガスまたは窒素（Ｎ２）で希釈した混合ガスを該真空装置に導入して、高周波（ＲＦ）または５ＧＨｚ以上の周波数のマイクロ波による加熱またはそれらの電磁波か電子サイクロトロン共鳴（ＥＣＲ）などによりプラズマを形成し、基板温度が約１００〜約３００℃になるように加熱処理を行う。なお、金属膜４２の材料は、上述したものに限らず、磁性体材料であればよい。
【００４０】
その結果、図８Ｂに示すように、金属膜４２が凝集して、直径が約２ｎｍ〜約２０ｎｍの半球状の金属膜パターン４０が形成される。金属電極パターン４０は、図２に示すようにほぼ等間隔で配列した。この凝集現象は、プラズマの代わりに水素（Ｈ２）または水素（Ｈ）を含む分子を不活性ガスまたは窒素（Ｎ２）で希釈した混合ガス中で５．８ＧＨｚまたはそれ以上の周波数の電磁波（５００−１０００Ｗ）を照射して、約１００℃〜約３００℃の加熱処理を行った場合にも同様な現象と効果が確認される。
【００４１】
（３）書き込み・消去方法および読み出し方法
図９に示すように、プローブ移動ユニット１９８により書き込み・消去用プローブＰＢ２をメモリセルＭＣ１０の磁性体電極パターン４０に接近させ、書き込み・消去回路１０８から書き込み信号に応じた方向の電流をコイル１００に流す。コイル１００は磁性体の書き込み・消去用プローブＰＢ２に巻回され、これにより磁界が発生し、コイル１００を流れる電流の向きに応じて磁性体電極パターン４０がシリコン基板Ｓの頂面に垂直な方向（図９のＺ方向）において分極する。
【００４２】
例えば図９のメモリセルＭＣ１０ａのように、シリコン基板Ｓから見てＮ極→Ｓ極と分極すれば、磁性体膜２０の分極と同一であるので、読み出し時に読み出し用プローブＰＢ１から下部電極２へ電流が流れ、情報「１」が検出される。これとは逆に、メモリセルＭＣ１０ｂのように、シリコン基板Ｓから見てＳ極→Ｎ極と分極すると、磁性体膜２０の分極と逆になるために高抵抗となり、読み出し時に読み出し用プローブＰＢ１から下部電極２へ電流が流れず、情報「０」が検出される。
【００４３】
このように、実施形態２による半導体不揮発性記憶装置によれば、非接触で書き込み・消去が可能な記憶装置が提供される。
【００４４】
また、上述した実施形態１と同様に、実施形態２による半導体不揮発性記憶装置によれば、金属電極パターン４０が半球状に形成されているので、読み出し時にマルチプローブＰＢ１で円滑な走査が可能である。
【００４５】
（Ｃ）クロスポイント型メモリ
（１）記憶装置の概略構造
図１０は、実施形態３による記憶装置の概略構成を示す図であり、図１１は、図１０のＡ−Ａ線に沿った断面図である。図１０および図１１に示す記憶装置は、クロスポイント型メモリであり、シリコン基板Ｓ（図１１参照）と、導体で形成されるワード線ＷＬ１，ＷＬ２，…と、ワード線ＷＬ１，ＷＬ２，…と交差するように導体で形成されるビット線ＢＬ１，ＢＬ２…と、メモリセルＭＣ３０とを備える。本実施形態において、ワード線ＷＬ１，ＷＬ２，…は、例えば第１の電極に対応し、また、ビット線ＢＬ１，ＢＬ２…は、例えば第２の電極に対応する。
【００４６】
メモリセルＭＣ３０は、ワード線ＷＬ１，ＷＬ２，…上で、ワード線ＷＬ１，ＷＬ２，…とビット線ＢＬ１，ＢＬ２…との交差部分に形成される。メモリセルＭＣ３０は、図１１に示すように、ワード線ＷＬ側から見て第１乃至第３の誘電体膜３２，３６，３８が順に積層された構造体で構成される。そして、第２の誘電体膜３６内には、電荷捕捉膜をなす、上面に凸の曲面を有する有機微粒子３４、例えば底面が平坦な半球状の有機微粒子３４が形成され、電荷を捕捉することにより情報を記憶する。
【００４７】
他のクロスポイント型メモリと同様に、本実施形態においても、セレクタ（図示せず）によりメモリセルＭＣ３０の位置が特定される。そして、特定されたメモリセルＭＣ３０に書き込み・消去回路（図示せず）から電流が流される際に、第２の誘電体膜３６内の有機微粒子３４が電子を捕捉することにより情報が記録される。電子が有機微粒子３４に捕捉されると、例えばＮ型のトランジスタ（図示せず）がメモリセルＭＣ３０に接続される場合は閾値電圧が上昇し、通常の電圧ではトランジスタがオンにならないため、情報「０」が検出される。
【００４８】
（２）製造方法
図１０および図１１に示す記憶装置の製造方法について実施形態４による半導体不揮発性記憶装置の製造方法として図１２Ａ乃至図１２Ｃを参照しながら説明する。
【００４９】
まず、既知の方法によりシリコン基板Ｓ上にワード線ＷＬ１，ＷＬ２，…を形成した後に、約１ｎｍ〜約３ｎｍの厚さのＳｉＯ２またはＳｉＯＮ膜を成膜して第１の誘電体膜３２を形成し、続いて第１の誘電体膜３２の表面を水素（Ｈ）またはフッ素（Ｆ）または水酸基（ＯＨ）で終端させる処理を行う。
【００５０】
次に、図１２Ａに示すように、第１の誘電体膜３２上に、酸化物形成時の自由エネルギーの低下量がＳｉよりも小さい金属（モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、鉛（Ｐｄ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ））または金属の合金３５を０．５ｎｍ〜２ｎｍの厚みで成膜する。
次いで、図１２Ｂに示すように、前述のマイクロ波またはそれらの電磁波か共鳴（ＥＣＲ）を用いたプラズマまたは水素（Ｈ２）やフッ素（Ｆ）を含む雰囲気中で約１００℃〜約３００℃の加熱処理を行い、凝集現象により、金属または合金３５を、直径が３ｎｍ以下の半球体の金属または合金のパターン３４を形成する。
【００５１】
続いて、図１２Ｃに示すように、第１の誘電体膜よりも窒素濃度が高い、または、誘電率の大きい第２の誘電体膜３６を、金属または合金のパターン３４を覆うように成膜し、さらに、第２の誘電体膜３６の上に、約３〜約２０ｎｍの厚さのＳｉＯ２またはＳｉＯＮ膜またはＳｉＮ膜を成膜して第３の誘電体膜３８を形成する。
【００５２】
その後は、フォトレジストを用いたパターニングにより、ワード線ＷＬ１，ＷＬ２，…とビット線ＢＬ１，ＢＬ２…との交差部分となる領域が残存するように、第３の誘電体膜３８、第２の誘電体膜３６、金属または合金のパターン３４、および第１の誘電体膜３２を選択的に除去してメモリセルＭＣ３０を形成し、その上にさらにビット線ＢＬ１，ＢＬ２…を形成する。
【００５３】
このように、本実施形態の記憶装置の製造方法によれば、電荷捕獲膜形成方法を利用して、ワード線とビットが交差する部分にメモリセルを形成することにより、１０ｎｍ□以下のセルサイズで十分な数の電子を出し入れ可能な半導体不揮発性記憶装置を提供することが可能になる。
【００５４】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上述の実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５５】
２…下部電極、１０…抵抗変化膜、２０…磁性体膜、２２…金属酸化膜層、３２…第１の誘電体膜、３４…金属膜パターン（超微粒子）、３６…第２の誘電体膜、３８…第３の誘電体膜、４０…磁性体電極パターン、５０，６０…上部電極、５２，６２…金属膜、７０…有機材料パターン、９２…可変電圧源、９４…位置センサ、９６…圧力センサ、９８…プローブ移動ユニット、１００…コイル、ＢＬ１，ＢＬ２…ビット線、ＭＣ１，ＭＣ３，ＭＣ１０，ＭＣ３０…メモリセル、ＰＢ１…情報書き込み・消去・読み出し用プローブ、ＰＢ２…磁性体書き込み・消去用プローブ、Ｓ…基板、ＷＬ１，ＷＬ２…ワード線
【技術分野】
【０００１】
本発明の実施形態は、半導体不揮発性記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体メモリは応用製品群の拡大に伴い、その記憶容量の増大がより一層求められている。
【０００３】
しかしながら、素子の微細化により記憶容量を増大させようとすると、短波長の高価な光源等を使用しなければならず、製造コストの増大を招いてしまう。
【０００４】
素子の微細化を用いないメモリとしてＭＥＭＳプローブ型メモリがある。しかし、機能膜として単結晶の強誘電体膜を用いる場合は各メモリセルのサイズが大きくなるという問題があり、また、強誘電体膜に代えて抵抗可変膜を用いる場合はプローブと機能膜との間で接触不良等が発生し、信頼性が低下するという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４１１５９９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、高い信頼性で書き込み・消去・読み出しが可能な低コストの半導体不揮発性記憶装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００７】
実施形態の半導体不揮発性記憶装置は、基体と、第１の電極と、機能膜と、第２の電極と、を持つ。前記第１の電極は、前記基体上に設けられる。前記機能膜は、前記第１の電極上に成膜されて記憶媒体をなす。前記第２の電極は、上面に凸の曲面を有するように、前記機能膜上または前記機能膜内に設けられる。
【図面の簡単な説明】
【０００８】
【図１】実施形態１による接触型半導体不揮発性記憶装置の概略構成を示す図。
【図２】図１の上部電極を示す部分平面図。
【図３】図１の記憶装置の変形例を示す略示断面図。
【図４Ａ】実施形態１による半導体不揮発性記憶装置の製造方法の説明図。
【図４Ｂ】実施形態１による半導体不揮発性記憶装置の製造方法の説明図。
【図４Ｃ】実施形態１による半導体不揮発性記憶装置の製造方法の説明図。
【図４Ｄ】実施形態１による半導体不揮発性記憶装置の製造方法の説明図。
【図５Ａ】実施形態２による半導体不揮発性記憶装置の製造方法の説明図。
【図５Ｂ】実施形態２による半導体不揮発性記憶装置の製造方法の説明図。
【図５Ｃ】実施形態２による半導体不揮発性記憶装置の製造方法の説明図。
【図５Ｄ】実施形態２による半導体不揮発性記憶装置の製造方法の説明図。
【図５Ｅ】実施形態２による半導体不揮発性記憶装置の製造方法の説明図。
【図６】上部電極の抵抗率と上部電極の接触抵抗率との関係を示すグラフ。
【図７】実施形態２による非接触型半導体不揮発性記憶装置の概略構成を示す図。
【図８Ａ】実施形態３による半導体不揮発性記憶装置の製造方法の説明図。
【図８Ｂ】実施形態３による半導体不揮発性記憶装置の製造方法の説明図。
【図９】図７の半導体不揮発性記憶装置への書き込み・消去方法の説明図。
【図１０】実施形態３による半導体不揮発性記憶装置の概略構成を示す平面図。
【図１１】図１０のＡ−Ａ線に沿った断面図。
【図１２Ａ】実施形態４による半導体不揮発性記憶装置の製造方法の説明図。
【図１２Ｂ】実施形態４による半導体不揮発性記憶装置の製造方法の説明図。
【図１２Ｃ】実施形態４による半導体不揮発性記憶装置の製造方法の説明図。
【発明を実施するための形態】
【０００９】
以下、実施の形態のいくつかについて図面を参照しながら説明する。各図において同一の部分には同一の参照番号を付し、重複説明は適宜省略する。
【００１０】
（Ａ）抵抗変化膜を記憶媒体とするＭＥＭＳプローブメモリ
（１）記憶装置
図１は、実施形態１による記憶装置の概略構成を示す図である。図１に示す記憶装置は、接触型のＭＥＭＳプローブメモリであり、シリコン基板Ｓと、下部電極２と、抵抗変化膜１０と、上部電極５０と、情報書き込み・消去・読み出し用の複数のプローブＰＢ１と、可変電圧源９２と、位置センサ９４と、圧力センサ９６と、Ｘ，Ｙ，Ｚの方向に移動可能なプローブ移動ユニット９８とを備える。圧力センサ９６は、電極５０を有する機能膜１０付きのシリコン基板ＳにプローブＰＢ１が接触する際に、適度な接触圧力になるよう、独立のプローブＰＢ１０で圧力を検知する。
【００１１】
シリコン基板Ｓは本実施形態において例えば基体に対応する。基体としては、以下の実施形態のようにシリコン基板に限るものではなく、例えばガラス基板やセラミック基板を用いてもよい。
下部電極２は、酸化物も導電性を有する金属、例えばＲｕの電極膜で形成され、本実施形態において、例えば第１の電極に対応する。
【００１２】
抵抗変化膜１０は、および上部電極５０は、本実施形態において、例えば記憶媒体をなす機能膜および第２の電極にそれぞれ対応し、互いに、電極５０を構成する金属と機能膜１０を構成する金属との間に、酸化物を形成する際のＧｉｂｂｓ自由エネルギー低下量がより大きい、酸化しやすい金属と、Ｇｉｂｂｓ自由エネルギー低下量がより小さい、酸化しにくい金属との組み合わせから形成される。
【００１３】
より具体的には、抵抗変化膜１０は、酸素の濃度で導電率が変化する遷移金属、例えばバナジウム（Ｖ），ニオブ（Ｎｂ），タンタル（Ｔａ），クロム（Ｃｒ），モリブデン（Ｍｏ），タングステン（Ｗ）などの酸化物膜で形成され、上部電極５０は、酸化物も導電性を有する金属、例えばルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）、またはその合金などで形成される。
【００１４】
上部電極５０の特徴の１つは、直径が約２ｎｍ〜約２０ｎｍの上面に凸の曲面を有する電極膜パターン、例えば底面が平坦な半球状の電極膜パターンで構成される点にある。
図２は、上部電極５０の配置を示す平面図である。本実施形態において上部電極５０はハニカム状に配置される。
【００１５】
図１に戻り、上部電極５０並びに、抵抗変化膜１０および下部電極２のうちで上部電極５０の直下の領域は、それぞれメモリセル（最小単位の半導体不揮発性記憶素子）ＭＣ１を構成する。
プローブＰＢ１は、Ｘ方向およびＹ方向（図２参照）に複数本設けられたアレイ状のマルチプローブである。プローブＰＢ１と下部電極２とは共に可変電圧源９２に接続され、書き込み・消去時に可変電圧源９２からプローブＰＢ１へ正の電圧が印加されて抵抗変化膜１０から酸素イオン０−が上部電極５０へ移動して低抵抗になることにより「１」が書き込まれ、逆に負の電圧が印加されて上部電極５０から酸素イオン０−が抵抗変化膜１０へ移動して高抵抗になることにより「０」が書き込まれる。
本実施形態において、書き込み・消去動作と読み出し動作は、いずれも単一のアレイ内に配置されたプローブＰＢ１の数量単位で行われ、プローブ移動ユニット９８によってＸＹの二次元平面内で走査されることにより行われる。各プローブＰＢ１は、図示しないセンスアンプおよびロウ／カラム（ｒｏｗ／ｃｏｌｕｍｎ）デコーダに接続され、本実施形態において、書き込み・消去時には１Ｖ乃至３Ｖ、読み出し時には１Ｖ乃至２Ｖの電圧が印加される。
【００１６】
本実施形態によれば、上部電極５０が実質的に半球状に形成されているので、例えば矩形状の凸パターンで形成された場合と比較してマルチプローブＰＢ１の走査は円滑に行われる。
個々のプローブＰＢ１と上部電極５０との間の接触圧を最適にするため、位置センサ９４により上部電極５０の頂面の高さ（Ｚ方向の位置）がモニタされ、圧力センサ９６によりプローブＰＢ１と上部電極５０との間の接触圧がモニタされ、これらの検出結果に応じてプローブ移動ユニット９８が個々のプローブＰＢ１の高さを調整する。
【００１７】
本実施形態の変形例の１つを図３の略示断面図に示す。同図中、最小単位のメモリセルＭＣ３を点線で示す。図３の変形例においては、上部電極５４の側面および底面が抵抗変化膜１０に覆われるように形成され、上部電極５４の頂面と抵抗変化膜１０の頂面とはほぼ面一となっている。このため、プローブＰＢ１の走査は、図１の実施形態の場合と比較してより一層容易になる。
【００１８】
以上の実施形態１およびその変形例による接触型半導体不揮発性メモリによれば、上部電極５０が酸化物でも導電性を有する金属またはその合金で形成され、プローブＰＢ１が接触するのも実質的に半球状の導体であるため、「０」が書き込まれたメモリセルにおいても、低い抵抗率となり、わずかの接触面積でかつ、低い接触抵抗で書き込み・消去・読み出しを行うことができる。
【００１９】
図６は、実施形態１およびその変形例における上部電極の抵抗率と上部電極の接触抵抗率との関係を示すグラフである。図６に示すように、上部電極５０の抵抗率は１×１０−３Ω・cm以下となり、上部電極５０とプローブＰＢ１との接触抵抗率は１０−９Ω・cm２以下になり、特性ばらつきが低減する。すなわち、高い信頼性で書き込み・消去・読み出しが可能な半導体不揮発性記憶装置が提供される。
【００２０】
（２）記憶装置の製造方法
（ａ）実施形態１
図１乃至図３に示す半導体不揮発性記憶装置の製造方法について、実施形態１による半導体不揮発性記憶装置の製造方法として説明する。
【００２１】
図４Ａおよび図４Ｂは、図１および図２に示した半導体不揮発性記憶装置の製造方法を説明するための略示断面図である。
まず、シリコン基板Ｓの上に下部電極２と抵抗変化膜１０を順次に積層して形成する。このとき、抵抗変化膜１０の表面を水酸基（ＯＨ）または水素（Ｈ）またはフッ素（Ｆ）で終端させる処理を行うことが望ましい。
【００２２】
次に、図４Ａに示すように、抵抗変化膜１０の上に、酸化物も導電性を有する金属、例えばルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）などの金属膜またはその合金膜５２を約１ｎｍ〜約２０ｎｍの厚みで成膜する。
【００２３】
次いで、シリコン基板Ｓ、下部電極２、抵抗変化膜１０、および金属膜またはその合金膜５２の積層体を真空処理装置（図示せず）に投入し、水素（Ｈ２）もしくはフッ素（Ｆ）またはこれらの少なくともいずれかを含む分子を不活性ガスまたは窒素（Ｎ２）で希釈した混合ガスを該真空装置に導入し、高周波（ＲＦ：Ｒａｄｉｏ−ｆｒｅｑｕｅｎｃｙ）または５ＧＨｚ以上の周波数のマイクロ波による加熱、または電子サイクロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）などによりプラズマを形成し、基板温度が約１００℃〜約３００℃になるように加熱処理を行う。これにより、金属膜またはその合金膜５２が凝集して直径が約２ｎｍ〜約２０ｎｍの半球状の金属膜パターンが形成され、室温に至ると上部電極５０となる。金属膜またはその合金膜５２は、互いにほぼ等間隔になるよう凝集し、これにより、上部電極５０は図２に示すようにハニカム状に配置される。このような凝集現象は、プラズマの代わりに、水素（Ｈ２）もしくはフッ素（Ｆ）またはこれらの少なくともいずれかを含む分子を不活性ガスまたは窒素（Ｎ２）で希釈した混合ガス中で５．８ＧＨｚまたはそれ以上の周波数の電磁波（約５００〜約１０００Ｗ）を照射して、約１００〜約３００℃の加熱を行った場合にも同様の現象と効果が確認された。もしも凝集した等間隔パターンの境界に金属が残留した場合には、エッチング除去により等間隔パターン間の電気的なショートを防止する。
【００２４】
図４Ｃおよび図４Ｄは、図３に示した半導体不揮発性記憶装置の製造方法を説明するための略示断面図である。
まず、シリコン基板Ｓの上に下部電極２と抵抗変化膜１０を順次に積層して形成する。
次に、エッチングにより、図４Ｃに示すように、抵抗変化膜１０に、深さが１０ｎｍ以下で直径が２０ｎｍ以下の円柱状の穴パターン５８を形成し、次いで、図４Ｄに示すように、１ｎｍ〜２０ｎｍの厚さの金属膜またはその合金膜５６を成膜した後に真空装置内に投入する。
【００２５】
続いて、水素（Ｈ２）もしくはフッ素（Ｆ）またはこれらの少なくともいずれかを含む分子を不活性ガスまたは窒素（Ｎ２）で希釈した混合ガスを該真空装置に導入して、高周波（ＲＦ）または５０ＧＨｚ以上の周波数のマイクロ波による加熱、またはそれらの電磁波か電子サイクロトロン共鳴（ＥＣＲ）などを用いたプラズマを形成し、基板温度が約１００〜約３００℃になるように加熱処理を行う。その結果、膜５６を構成する金属またはその合金が穴パターン５８に凝集し、図３に示したように上面がほぼ平坦な形状の上部電極５４が形成される。
【００２６】
（ｂ）実施形態２
本実施形態では、上部電極５０の厚さが２０ｎｍ以上である場合の製造方法を説明する。このような場合には、抵抗変化膜１０上に成膜した金属膜またはその合金膜の凝集現象が均一に起こりにくい。そこで、金属膜またはその合金膜の上にさらに混合有機材料膜を成膜して凝集させ、これをマスクとするエッチング等により、ハニカム状に配置された上部電極を取得する。
【００２７】
図５Ａ乃至図５Ｅは、本実施形態による半導体不揮発性記憶装置の製造方法を説明するための略示断面図である。
まず、前述した実施形態１と同様にしてシリコン基板Ｓの上に下部電極２と抵抗変化膜１０を順次に積層し、抵抗変化膜１０の上に、酸化物も導電性を有する金属、例えばルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）などの金属膜またはその合金膜６２を約２０ｎｍ以上の厚みで成膜する。
【００２８】
次に、自己組織化パターンを形成する有機物質（ＳＡＭ）を含む溶媒に、シリコン基板Ｓ、下部電極２、抵抗変化膜１０、および金属膜またはその合金膜６２の積層体を浸すことにより、図５Ａに示すように、混合有機材料膜７２を形成する。本実施形態では、混合有機材料膜７２の材料として、ポリスチレン／ポリブタジエンの組み合わせやポリスチレン／ポリイソプレンの組み合わせなどのブロックコポリマー（Ｂｌｏｃｋ ｃｏ−ｐｏｌｙｍｅｒ）を使用する。
【００２９】
次いで、約１００〜約２００℃のホットプレート加熱または上述した電磁波加熱を用いて、混合有機材料膜７２を凝集させ、図５Ｂに示すようにハニカム状の有機材料パターン７０を形成する。本実施形態では、上記加熱工程により、ポリスチレンパターンの周りをポリブタジエンやポリイソプレンで囲まれた構造ができ、この構造に対してオゾン（Ｏ３）処理を行う。これにより、ポリスチレンでなる有機材料パターン７０のみを残すことができる。
【００３０】
続いて、ハニカム状の有機材料パターン７０をマスクとして下地の金属膜またはその合金膜６２を反応性イオンエッチング、ガスクラスターイオンビーム（ＧＣＩＢ：Ｇａｓ Ｃｌｕｓｔｅｒ Ｉｏｎ Ｂｅａｍ）またはイオンミリングなどにより選択的に除去することにより、図５Ｃに示すように電極パターン６１を形成する。さらに、有機材料パターン７０を有機溶媒または気相処理により除去することにより、図５Ｄに示すように電極パターン６１が得られるまた、前述した加熱を行って電極パターン６１を、上面が凸の曲面を有するようにさらに変形させてもよい。
【００３１】
上述の実施形態１および２による半導体不揮発性記憶装置の製造方法によれば、凝集現象を用いることで、フォトリソグラフィを用いることなく上部電極５０を形成できるので、低い製造コストで製造することができる。また、上部電極５０が平面視においてハニカム状に配置されるので、上部電極５０の直径をＦとし、互いの配置間隔もＦに等しい場合、単一のメモリセル当たりに必要な面積は２．２Ｆ２〜２．３Ｆ２となる。これに対して、例えば幅Ｆの矩形電極を同様に間隔Ｆでアレイ状に配置した倍は、単一のメモリセル当たり４Ｆ２の面積が必要になる。従って、集積度が４Ｆ２／（２．２Ｆ２〜２．３Ｆ２）倍だけ高まる。
【００３２】
このように実施形態１および２によれば、信頼性が高い高密度の半導体不揮発性記憶装置を低コストで製造することが可能である。
【００３３】
（Ｂ）磁性体膜を記憶媒体とするＭＥＭＳプローブメモリ
（１）記憶装置
図７は、実施形態２による記憶装置の概略構成を示す図である。図７に示す記憶装置は、シリコン基板Ｓと、下部電極２と、磁性体膜２０と、金属酸化膜層２２と、磁性体電極パターン４０と、書き込み・消去用プローブＰＢ２と、コイル１００と、書き込み・消去回路１０８と、読み出し用のマルチプローブＰＢ１と、可変電圧源９２と、位置センサ９４と、圧力センサ９６と、プローブ移動ユニット９８，１９８と、を備える。
【００３４】
磁性体膜２０は、アモルファスＣｏＦｅＢ合金膜で構成され、シリコン基板Ｓの頂面に垂直な方向（図７のＺ方向）に、シリコン基板Ｓ側からＮ極→Ｓ極と分極した状態で予め作成された磁性体膜で構成される。磁性体膜２０は参照層として機能する。
金属酸化膜層２２は、Ａｌ２Ｏ３膜またはＭｇＯ膜で構成される。ＭｇＯ膜は成膜時からある程度の結晶配向性を有しており、その後のランプ加熱、ホットプレート加熱または電磁波等による加熱によって結晶配向性が高くなり、また、下方で接触している磁性体膜２０の結晶配向性も高くなるため、金属酸化膜層２２としてはＡｌ２Ｏ３膜よりもＭｇＯ膜の方が望ましい。
【００３５】
磁性体電極パターン４０は金属酸化膜層２２上に形成され、初期状態では磁性体膜２０と同様にＺ方向にシリコン基板Ｓ側からＮ極→Ｓ極と分極した状態を有する。
【００３６】
書き込み・消去用プローブＰＢ２にはコイル１００が巻回され、書き込み・消去回路１０８から流れる電流の向きに応じて磁性体電極パターン４０の分極が変化する。書き込み・消去動作によって磁性体電極パターン４０の分極が下層の磁性体膜２０と同一になる場合は低抵抗となって「１」の情報が記録された状態となり、磁性体膜２０と逆になるい場合には高抵抗となって「０」の情報が記録された状態となる。磁性体電極パターン４０への書き込み・消去動作については、後により具体的に説明する。
【００３７】
（２）製造方法
図７に示す記憶装置の製造方法について、実施形態３による半導体不揮発性記憶装置の製造方法として図８Ａおよび図８Ｂを参照しながら説明する。
【００３８】
まず、前述した実施形態１と同様にしてシリコン基板Ｓの上に下部電極２を形成した後、アモルファスＣｏＦｅＢ合金膜を成膜して磁性体膜２０を形成する。このとき、磁性体膜２０は、シリコン基板Ｓの頂面に垂直な方向（図８ＡのＺ方向）にＳ極とＮ極が予め分極した状態で作成しておく。本実施形態においては、シリコン基板Ｓ側からＮ極→Ｓ極の順で分極させる。
次に、磁性体膜２０上にＭｇＯ膜を約１ｎｍ〜約２ｎｍの厚さで成膜して金属酸化膜層２２を形成する。
【００３９】
続いて、図８Ａに示すように、金属酸化膜層２２の上に、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）または電子のｆ軌道が満たされていない希土類金属を含む金属膜４２を約１ｎｍ〜約１０ｎｍの厚さで成膜した後に真空装置内に投入し、水素（Ｈ２）または水素（Ｈ）を含む分子を不活性ガスまたは窒素（Ｎ２）で希釈した混合ガスを該真空装置に導入して、高周波（ＲＦ）または５ＧＨｚ以上の周波数のマイクロ波による加熱またはそれらの電磁波か電子サイクロトロン共鳴（ＥＣＲ）などによりプラズマを形成し、基板温度が約１００〜約３００℃になるように加熱処理を行う。なお、金属膜４２の材料は、上述したものに限らず、磁性体材料であればよい。
【００４０】
その結果、図８Ｂに示すように、金属膜４２が凝集して、直径が約２ｎｍ〜約２０ｎｍの半球状の金属膜パターン４０が形成される。金属電極パターン４０は、図２に示すようにほぼ等間隔で配列した。この凝集現象は、プラズマの代わりに水素（Ｈ２）または水素（Ｈ）を含む分子を不活性ガスまたは窒素（Ｎ２）で希釈した混合ガス中で５．８ＧＨｚまたはそれ以上の周波数の電磁波（５００−１０００Ｗ）を照射して、約１００℃〜約３００℃の加熱処理を行った場合にも同様な現象と効果が確認される。
【００４１】
（３）書き込み・消去方法および読み出し方法
図９に示すように、プローブ移動ユニット１９８により書き込み・消去用プローブＰＢ２をメモリセルＭＣ１０の磁性体電極パターン４０に接近させ、書き込み・消去回路１０８から書き込み信号に応じた方向の電流をコイル１００に流す。コイル１００は磁性体の書き込み・消去用プローブＰＢ２に巻回され、これにより磁界が発生し、コイル１００を流れる電流の向きに応じて磁性体電極パターン４０がシリコン基板Ｓの頂面に垂直な方向（図９のＺ方向）において分極する。
【００４２】
例えば図９のメモリセルＭＣ１０ａのように、シリコン基板Ｓから見てＮ極→Ｓ極と分極すれば、磁性体膜２０の分極と同一であるので、読み出し時に読み出し用プローブＰＢ１から下部電極２へ電流が流れ、情報「１」が検出される。これとは逆に、メモリセルＭＣ１０ｂのように、シリコン基板Ｓから見てＳ極→Ｎ極と分極すると、磁性体膜２０の分極と逆になるために高抵抗となり、読み出し時に読み出し用プローブＰＢ１から下部電極２へ電流が流れず、情報「０」が検出される。
【００４３】
このように、実施形態２による半導体不揮発性記憶装置によれば、非接触で書き込み・消去が可能な記憶装置が提供される。
【００４４】
また、上述した実施形態１と同様に、実施形態２による半導体不揮発性記憶装置によれば、金属電極パターン４０が半球状に形成されているので、読み出し時にマルチプローブＰＢ１で円滑な走査が可能である。
【００４５】
（Ｃ）クロスポイント型メモリ
（１）記憶装置の概略構造
図１０は、実施形態３による記憶装置の概略構成を示す図であり、図１１は、図１０のＡ−Ａ線に沿った断面図である。図１０および図１１に示す記憶装置は、クロスポイント型メモリであり、シリコン基板Ｓ（図１１参照）と、導体で形成されるワード線ＷＬ１，ＷＬ２，…と、ワード線ＷＬ１，ＷＬ２，…と交差するように導体で形成されるビット線ＢＬ１，ＢＬ２…と、メモリセルＭＣ３０とを備える。本実施形態において、ワード線ＷＬ１，ＷＬ２，…は、例えば第１の電極に対応し、また、ビット線ＢＬ１，ＢＬ２…は、例えば第２の電極に対応する。
【００４６】
メモリセルＭＣ３０は、ワード線ＷＬ１，ＷＬ２，…上で、ワード線ＷＬ１，ＷＬ２，…とビット線ＢＬ１，ＢＬ２…との交差部分に形成される。メモリセルＭＣ３０は、図１１に示すように、ワード線ＷＬ側から見て第１乃至第３の誘電体膜３２，３６，３８が順に積層された構造体で構成される。そして、第２の誘電体膜３６内には、電荷捕捉膜をなす、上面に凸の曲面を有する有機微粒子３４、例えば底面が平坦な半球状の有機微粒子３４が形成され、電荷を捕捉することにより情報を記憶する。
【００４７】
他のクロスポイント型メモリと同様に、本実施形態においても、セレクタ（図示せず）によりメモリセルＭＣ３０の位置が特定される。そして、特定されたメモリセルＭＣ３０に書き込み・消去回路（図示せず）から電流が流される際に、第２の誘電体膜３６内の有機微粒子３４が電子を捕捉することにより情報が記録される。電子が有機微粒子３４に捕捉されると、例えばＮ型のトランジスタ（図示せず）がメモリセルＭＣ３０に接続される場合は閾値電圧が上昇し、通常の電圧ではトランジスタがオンにならないため、情報「０」が検出される。
【００４８】
（２）製造方法
図１０および図１１に示す記憶装置の製造方法について実施形態４による半導体不揮発性記憶装置の製造方法として図１２Ａ乃至図１２Ｃを参照しながら説明する。
【００４９】
まず、既知の方法によりシリコン基板Ｓ上にワード線ＷＬ１，ＷＬ２，…を形成した後に、約１ｎｍ〜約３ｎｍの厚さのＳｉＯ２またはＳｉＯＮ膜を成膜して第１の誘電体膜３２を形成し、続いて第１の誘電体膜３２の表面を水素（Ｈ）またはフッ素（Ｆ）または水酸基（ＯＨ）で終端させる処理を行う。
【００５０】
次に、図１２Ａに示すように、第１の誘電体膜３２上に、酸化物形成時の自由エネルギーの低下量がＳｉよりも小さい金属（モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、鉛（Ｐｄ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ））または金属の合金３５を０．５ｎｍ〜２ｎｍの厚みで成膜する。
次いで、図１２Ｂに示すように、前述のマイクロ波またはそれらの電磁波か共鳴（ＥＣＲ）を用いたプラズマまたは水素（Ｈ２）やフッ素（Ｆ）を含む雰囲気中で約１００℃〜約３００℃の加熱処理を行い、凝集現象により、金属または合金３５を、直径が３ｎｍ以下の半球体の金属または合金のパターン３４を形成する。
【００５１】
続いて、図１２Ｃに示すように、第１の誘電体膜よりも窒素濃度が高い、または、誘電率の大きい第２の誘電体膜３６を、金属または合金のパターン３４を覆うように成膜し、さらに、第２の誘電体膜３６の上に、約３〜約２０ｎｍの厚さのＳｉＯ２またはＳｉＯＮ膜またはＳｉＮ膜を成膜して第３の誘電体膜３８を形成する。
【００５２】
その後は、フォトレジストを用いたパターニングにより、ワード線ＷＬ１，ＷＬ２，…とビット線ＢＬ１，ＢＬ２…との交差部分となる領域が残存するように、第３の誘電体膜３８、第２の誘電体膜３６、金属または合金のパターン３４、および第１の誘電体膜３２を選択的に除去してメモリセルＭＣ３０を形成し、その上にさらにビット線ＢＬ１，ＢＬ２…を形成する。
【００５３】
このように、本実施形態の記憶装置の製造方法によれば、電荷捕獲膜形成方法を利用して、ワード線とビットが交差する部分にメモリセルを形成することにより、１０ｎｍ□以下のセルサイズで十分な数の電子を出し入れ可能な半導体不揮発性記憶装置を提供することが可能になる。
【００５４】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上述の実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５５】
２…下部電極、１０…抵抗変化膜、２０…磁性体膜、２２…金属酸化膜層、３２…第１の誘電体膜、３４…金属膜パターン（超微粒子）、３６…第２の誘電体膜、３８…第３の誘電体膜、４０…磁性体電極パターン、５０，６０…上部電極、５２，６２…金属膜、７０…有機材料パターン、９２…可変電圧源、９４…位置センサ、９６…圧力センサ、９８…プローブ移動ユニット、１００…コイル、ＢＬ１，ＢＬ２…ビット線、ＭＣ１，ＭＣ３，ＭＣ１０，ＭＣ３０…メモリセル、ＰＢ１…情報書き込み・消去・読み出し用プローブ、ＰＢ２…磁性体書き込み・消去用プローブ、Ｓ…基板、ＷＬ１，ＷＬ２…ワード線
【特許請求の範囲】
【請求項１】
基体と、
前記基体上に設けられた第１の電極と、
前記第１の電極上に成膜され、記憶媒体をなす機能膜と、
前記機能膜上または前記機能膜内に設けられ、上面に凸の曲面を有する第２の電極と、
を備える半導体不揮発性記憶装置。
【請求項２】
前記機能膜は抵抗変化膜であることを特徴とする請求項１に記載の半導体不揮発性記憶装置。
【請求項３】
前記第２の電極は、平面視においてハニカム状に複数配置されることを特徴とする請求項１または２に記載の半導体不揮発性記憶装置。
【請求項４】
前記第２の電極の頂面は前記機能膜の頂面と実質的に面一であることを特徴とする請求項１乃至３のいずれかに記載の半導体不揮発性記憶装置。
【請求項５】
電圧源に接続され、前記第２の電極に接触することにより、前記機能膜への書き込み・消去および前記機能膜からの読み出しを行う複数の導電性プローブをさらに備えることを特徴とする請求項１乃至４のいずれかに記載の半導体不揮発性記憶装置。
【請求項６】
前記機能膜は磁性体膜であり、前記第２の電極は磁性体電極であることを特徴とする請求項１に記載の半導体不揮発性記憶装置。
【請求項７】
コイルが巻回されて書き込み・消去時および読み出し時に前記第２の電極に接近する磁性体プローブをさらに備え、
前記コイルに流れる電流の向きに応じて非接触で前記基体の頂面に垂直な方向へ前記磁性体膜を所望の態様で分極させることにより書き込み・消去が行われることを特徴とする請求項６に記載の半導体不揮発性記憶装置。
【請求項８】
基体上に形成された、第１の方向を長手方向とするライン状の第１の電極と、
前記第１の電極上に形成され、前記第１の方向と交差する第２の方向を長手方向とするライン状の第２の電極と、
前記第１の電極と前記第２の電極との交差部分において前記第１の電極と前記第２の電極との間に形成されたメモリセルとを備え、
前記メモリセルは、前記第１の電極上に形成された第１乃至第３の誘電体膜の積層体と、前記第２の誘電体膜中に配置され、酸化物形成時の自由エネルギー低下量がシリコンよりも小さい金属または該金属と他の金属との合金で形成され、上面に凸の曲面を有する微粒子と、を含む、
半導体不揮発性記憶装置。
【請求項９】
基体上に第１の電極を形成する工程と、
前記第１の電極上に記憶媒体となる機能膜を成膜する工程と、
前記機能膜上に金属膜を成膜する工程と、
加熱処理による凝集現象を用いて前記金属膜から上面に凸の曲面を有する第２の電極を形成する工程と、
を備える半導体不揮発性記憶装置の製造方法。
【請求項１０】
前記機能膜は抵抗変化膜であり、
前記金属膜は、その酸化物も導電性を有する金属を用いて成膜され、
前記加熱処理は、マイクロ波、プラズマ、および、水素（Ｈ）またはフッ素（Ｆ）を含む雰囲気の少なくともいずれかを用いて行われることを特徴とする請求項９に記載の半導体不揮発性記憶装置の製造方法。
【請求項１１】
前記機能膜は磁性体膜であり、
前記金属膜は磁性体材料を用いて成膜されることを特徴とする請求項９に記載の半導体不揮発性記憶装置の製造方法。
【請求項１２】
基体上に第１の方向を長手方向とするライン状の第１の電極を形成する工程と、
前記第１の方向と交差する第２の方向を長手方向とするライン状の第２の電極を前記第１の電極上に形成する工程と、
前記第１の電極と前記第２の電極との交差部分において前記第１の電極と前記第２の電極との間にメモリセルを形成する工程とを備え、
前記メモリセルを形成する工程は、
前記第１の電極上に第１の誘電体膜を成膜する工程と、
前記第１の誘電体膜上に、酸化物形成時の自由エネルギー低下量がシリコンよりも小さい金属を含む金属膜または金属合金膜を形成する工程と、
加熱処理による凝集現象を用いて前記金属膜または前記金属合金膜から、上面に凸の曲面を有する金属膜パターンを形成する工程と、
前記金属膜パターンを覆うように第２の誘電体膜を成膜する工程と、
前記第２の誘電体膜上に第３の誘電体膜を成膜する工程と、
を含む、
半導体不揮発性記憶装置の製造方法。
【請求項１】
基体と、
前記基体上に設けられた第１の電極と、
前記第１の電極上に成膜され、記憶媒体をなす機能膜と、
前記機能膜上または前記機能膜内に設けられ、上面に凸の曲面を有する第２の電極と、
を備える半導体不揮発性記憶装置。
【請求項２】
前記機能膜は抵抗変化膜であることを特徴とする請求項１に記載の半導体不揮発性記憶装置。
【請求項３】
前記第２の電極は、平面視においてハニカム状に複数配置されることを特徴とする請求項１または２に記載の半導体不揮発性記憶装置。
【請求項４】
前記第２の電極の頂面は前記機能膜の頂面と実質的に面一であることを特徴とする請求項１乃至３のいずれかに記載の半導体不揮発性記憶装置。
【請求項５】
電圧源に接続され、前記第２の電極に接触することにより、前記機能膜への書き込み・消去および前記機能膜からの読み出しを行う複数の導電性プローブをさらに備えることを特徴とする請求項１乃至４のいずれかに記載の半導体不揮発性記憶装置。
【請求項６】
前記機能膜は磁性体膜であり、前記第２の電極は磁性体電極であることを特徴とする請求項１に記載の半導体不揮発性記憶装置。
【請求項７】
コイルが巻回されて書き込み・消去時および読み出し時に前記第２の電極に接近する磁性体プローブをさらに備え、
前記コイルに流れる電流の向きに応じて非接触で前記基体の頂面に垂直な方向へ前記磁性体膜を所望の態様で分極させることにより書き込み・消去が行われることを特徴とする請求項６に記載の半導体不揮発性記憶装置。
【請求項８】
基体上に形成された、第１の方向を長手方向とするライン状の第１の電極と、
前記第１の電極上に形成され、前記第１の方向と交差する第２の方向を長手方向とするライン状の第２の電極と、
前記第１の電極と前記第２の電極との交差部分において前記第１の電極と前記第２の電極との間に形成されたメモリセルとを備え、
前記メモリセルは、前記第１の電極上に形成された第１乃至第３の誘電体膜の積層体と、前記第２の誘電体膜中に配置され、酸化物形成時の自由エネルギー低下量がシリコンよりも小さい金属または該金属と他の金属との合金で形成され、上面に凸の曲面を有する微粒子と、を含む、
半導体不揮発性記憶装置。
【請求項９】
基体上に第１の電極を形成する工程と、
前記第１の電極上に記憶媒体となる機能膜を成膜する工程と、
前記機能膜上に金属膜を成膜する工程と、
加熱処理による凝集現象を用いて前記金属膜から上面に凸の曲面を有する第２の電極を形成する工程と、
を備える半導体不揮発性記憶装置の製造方法。
【請求項１０】
前記機能膜は抵抗変化膜であり、
前記金属膜は、その酸化物も導電性を有する金属を用いて成膜され、
前記加熱処理は、マイクロ波、プラズマ、および、水素（Ｈ）またはフッ素（Ｆ）を含む雰囲気の少なくともいずれかを用いて行われることを特徴とする請求項９に記載の半導体不揮発性記憶装置の製造方法。
【請求項１１】
前記機能膜は磁性体膜であり、
前記金属膜は磁性体材料を用いて成膜されることを特徴とする請求項９に記載の半導体不揮発性記憶装置の製造方法。
【請求項１２】
基体上に第１の方向を長手方向とするライン状の第１の電極を形成する工程と、
前記第１の方向と交差する第２の方向を長手方向とするライン状の第２の電極を前記第１の電極上に形成する工程と、
前記第１の電極と前記第２の電極との交差部分において前記第１の電極と前記第２の電極との間にメモリセルを形成する工程とを備え、
前記メモリセルを形成する工程は、
前記第１の電極上に第１の誘電体膜を成膜する工程と、
前記第１の誘電体膜上に、酸化物形成時の自由エネルギー低下量がシリコンよりも小さい金属を含む金属膜または金属合金膜を形成する工程と、
加熱処理による凝集現象を用いて前記金属膜または前記金属合金膜から、上面に凸の曲面を有する金属膜パターンを形成する工程と、
前記金属膜パターンを覆うように第２の誘電体膜を成膜する工程と、
前記第２の誘電体膜上に第３の誘電体膜を成膜する工程と、
を含む、
半導体不揮発性記憶装置の製造方法。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【公開番号】特開２０１２−２３８８１１（Ｐ２０１２−２３８８１１Ａ）
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願番号】特願２０１１−１０８５００（Ｐ２０１１−１０８５００）
【出願日】平成２３年５月１３日（２０１１．５．１３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願日】平成２３年５月１３日（２０１１．５．１３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]