磁気抵抗素子及び磁気記憶装置
【課題】高い熱揺らぎ耐性を確保しつつ、スイッチング電流を低減するも、記憶保持特性を向上させ、更なる高速動作化及び高集積化を可能する信頼性の高い磁気抵抗素子及び磁気記憶装置を提供する。
【解決手段】反強磁性層５１及び積層フェリー固定層５０と、トンネルバリア層２と、非磁性層４を間に挟持した第１の磁性層３と第２の磁性層５とを有する積層磁化自由層１１とを有してＭＴＪ１０が構成されており、ＭＴＪ１０は、その周縁において、当該ＭＴＪ１０の面内磁化容易軸の方向と垂直となる方向に一対の溝１０ａ，１０ｂが形成されている。
【解決手段】反強磁性層５１及び積層フェリー固定層５０と、トンネルバリア層２と、非磁性層４を間に挟持した第１の磁性層３と第２の磁性層５とを有する積層磁化自由層１１とを有してＭＴＪ１０が構成されており、ＭＴＪ１０は、その周縁において、当該ＭＴＪ１０の面内磁化容易軸の方向と垂直となる方向に一対の溝１０ａ，１０ｂが形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗素子及び磁気記憶装置に関する。
【背景技術】
【０００２】
電源を断っても記憶が消失しない不揮発性メモリ素子の一つに、磁気ランダムアクセスメモリ（Magnetic random access memory：ＭＲＡＭ）がある。ＭＲＡＭは、ＳＲＡＭに匹敵する高速な読み書き動作が可能であり、消費電力がフラッシュメモリの１／１０程度であること、高集積化が可能であること等の長所を有している。即ちＭＲＡＭは、メモリ素子として重要な属性を殆ど備えている。このため、ＳＲＡＭ（高速動作性）、ＤＲＡＭ（高集積性）、フラッシュメモリ（不揮発性）の全ての機能を備えた、いわゆるユニバーサルメモリとしての応用が期待されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１９８８７５号公報
【非特許文献】
【０００４】
【非特許文献１】J. Hayakawa, S. Ikeda, Y. M. Lee, R. Sasaki, T. Meguro, F. Matsukura, H. Takahashi, and H. Ohno, Jpn. J. Appl. Phys., Part 2 45, L1057 (2006).
【非特許文献２】S. Yakata, H. Kubota, T. Sugano, T. Seki, K. Yakushiji, A. Fukushima, S. Yuasa, and K. Ando, Appl. Phys. Lett., 95, 242504 (2009).
【非特許文献３】K. J. Lee and B. Dieny, Appl. Phys. Lett., 88, 132506 (2006).
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スピン注入型のトンネル型磁気抵抗素子(Magnetic Tunnel Junction：ＭＴＪ)は、磁化固定層、トンネルバリア層、磁化自由層が順次積層されてなる。ＭＴＪは、磁化固定層と磁化自由層との磁化の向きによって抵抗が異なることを利用して情報を記憶し、双方向の電流を流すことによって書き換える。
【０００６】
ＭＲＡＭの更なる高速動作化及び高集積化を実現するには、書込み電流（スイッチング電流：ＪC）の低減と、書込み情報の記憶保持特性の維持とを両立させることが必須である。スイッチング電流は素子体積に比例するため、素子サイズを小さくすることで低減することができる。ところが、素子サイズを小さくすれば、ＭＲＡＭは熱安定性が損なわれて記憶情報を保持できなくなり、記憶保持特性が劣化する。即ちＭＲＡＭでは、スイッチング電流の低減と記憶保持特性の向上とがトレード・オフの関係にある。
【０００７】
本発明は、上記の課題に鑑みてなされたものであり、高い熱揺らぎ耐性を確保しつつ、更なる高速動作化及び高集積化を可能にする信頼性の高い磁気抵抗素子及び磁気記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
磁気抵抗素子の一態様は、磁化固定層と、トンネルバリア層と、非磁性層を間に挟持した第１の磁性層と第２の磁性層とを有する積層磁化自由層とを有し、前記積層磁化自由層は、その周縁において、当該積層磁化自由層の面内磁化容易軸の方向と垂直となる方向に溝が形成されている。
【０００９】
磁気記憶装置の一態様は、磁気抵抗素子及び駆動トランジスタを備えたメモリセルが複数配置されてなる磁気記憶装置であって、前記磁気抵抗素子は、磁化固定層と、トンネルバリア層と、非磁性層を間に挟持した第１の磁性層と第２の磁性層とを有する積層磁化自由層とを有し、前記積層磁化自由層は、その周縁において、当該積層磁化自由層の面内磁化容易軸の方向と非垂直となる部位に溝が形成されている。
【発明の効果】
【００１０】
上記の諸態様によれば、高い熱揺らぎ耐性を確保しつつ、更なる高速動作化及び高集積化を可能にする信頼性の高い磁気抵抗素子及び磁気記憶装置が実現する。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態によるＭＴＪの概略構成を示す模式図である。
【図２】第１の実施形態によるＭＴＪの他の諸形態を示す模式図である。
【図３】第１の実施形態によるＭＴＪの他の形態を示す模式図である。
【図４】マイクロマグネティクス・シミュレーションによる実験結果を示す図である。
【図５】マイクロマグネティクス・シミュレーションによる実験結果を示す図である。
【図６】ＭＴＪに１ｎｓで磁気渦が発生したシミュレーション結果を示す平面図である。
【図７】マイクロマグネティクス・シミュレーションによる実験結果を示す図である。
【図８】マイクロマグネティクス・シミュレーションによる実験結果を示す図である。
【図９】マイクロマグネティクス・シミュレーションによる実験結果を示す図である。
【図１０】マイクロマグネティクス・シミュレーションによる実験結果を示す図である。
【図１１】第２の実施形態によるＭＲＡＭの概略構成を示す平面図である。
【図１２】第２の実施形態によるＭＲＡＭの製造方法を工程順に示す概略断面図である。
【図１３】第２の実施形態によるＭＲＡＭの磁気メモリ素子の製造方法を工程順に示す概略断面図である。
【図１４】形成されたハードマスクを示す概略平面図である。
【図１５】図１３に引き続き、第２の実施形態によるＭＲＡＭの磁気メモリ素子の製造方法を工程順に示す概略断面図である。
【発明を実施するための形態】
【００１２】
以下、磁気抵抗素子及び磁気記憶装置の具体的な諸実施形態について、図面を参照しながら詳細に説明する。
【００１３】
（第１の実施形態）
本実施形態では、ＭＴＪの構造を開示する。
図１は、第１の実施形態によるＭＴＪの概略構成を示す模式図であり、（ａ）が断面図、（ｂ）が平面図を示す。
【００１４】
本実施形態によるＭＴＪ１０は、図１（ａ）に示すように、下側から順に反強磁性層５１、積層フェリー固定層５０、トンネルバリア層２、及び積層磁化自由層１１を含む。積層フェリー固定層５０は、下側から順に積層されたＣｏＦｅ層５２、Ｒｕ層５３、及びＣｏＦｅＢ層５４を含む。反強磁性層５１はＰｔＭｎを材料とし、その厚みは例えば１０ｎｍ〜２０ｎｍとすることができる。トンネルバリア層２はＭｇＯを材料とし、その厚みは例えば０．８ｎｍ〜１．２ｎｍ（本実施形態では１．０ｎｍ）とすることができる。
トンネルバリア層２上には、積層磁化自由層１１が構成される。
【００１５】
積層磁化自由層１１は、面内磁化容易軸を有しており、例えばＲｕ等からなる非磁性層４を間に挟持したＣｏＦｅＢ等からなる第１の磁性層３と第２の磁性層５とを備えて構成される。第２の磁性層５は、第１の磁性層３よりも厚く形成される。第１の磁性層３は例えば１．５ｎｍ〜２ｎｍ程度の範囲内の厚みに、第２の磁性層５は、例えば３ｎｍ〜５ｎｍ程度の範囲内の厚みに形成される。第２の磁性層５を第１の磁性層３よりも厚くすることにより、熱揺らぎ耐性が向上する。一方、第１の磁性層３を厚くするとスイッチング電流（ＪC）が大きくなる。第１及び第２の磁性層３，５を、後者が前者よりも厚くなるように、それぞれ上記の範囲内の厚みに規定することで、スイッチング電流を小さく抑えて熱揺らぎ耐性を確保することができる。
【００１６】
本実施形態では、ＭＴＪ１０は、図１（ｂ）に示すように、平面視で横長形状、ここでは楕円形状に形成されている。その周縁の長手方向（長軸方向）に沿った２辺の略中央部位に、互いに対向するように、第２の磁性層５から反強磁性層５１まで切り欠いた溝１０ａ，１０ｂが形成されている。溝１０ａ，１０ｂは、その長手方向が積層磁化自由層１１の面内磁化容易軸の方向と垂直となる方向に、例えばそれぞれ、その最大幅が１０ｎｍ程度、最大深さが１０ｎｍ程度に、積層磁化自由層１１、トンネルバリア層２、積層フェリー固定層５０、及び反強磁性層５１に略同一形状の長溝状の切り欠きとして形成される。
【００１７】
ＭＴＪ１０の他の諸形態を図２及び図３に示す。
図２（ａ）のＭＴＪ１０は、その周縁の長手方向に沿った１辺、ここでは上辺の略中央部位のみに、第２の磁性層５から反強磁性層５１まで切り欠いた溝１０ａが形成されている。溝１０ａは、その最大幅及び最大深さは図２（ａ）の溝１０ａと同様であり、長手方向が積層磁化自由層１１の面内磁化容易軸の方向と垂直となる方向に、積層磁化自由層１１、トンネルバリア層２、積層フェリー固定層５０、及び反強磁性層５１に略同一形状の長溝状の切り欠きとして形成される。
【００１８】
図２（ｂ）のＭＴＪ１０は、その周縁の長手方向に沿った２辺において互いに偏倚する部位に、第２の磁性層５から反強磁性層５１まで切り欠いた溝１０ｃ，１０ｄが形成されている。溝１０ｃが左側に、溝１０ｄが右側に、それぞれ各長辺の中央部位から偏倚した部位に位置する。溝１０ｃ，１０ｄは、その最大幅及び最大深さは図２（ａ）の溝１０ａ，１０ｂと同様であり、それぞれ長手方向が積層磁化自由層１１の面内磁化容易軸の方向と垂直となる方向に、積層磁化自由層１１、トンネルバリア層２、積層フェリー固定層５０、及び反強磁性層５１に略同一形状の長溝状の切り欠きとして形成される。
【００１９】
図２（ｃ）のＭＴＪ１０は、その周縁の長手方向に沿った２辺において互いに偏倚する部位に、第２の磁性層５から反強磁性層５１まで切り欠いた溝１０ｃ，１０ｄが形成されている。溝１０ｃが右側に、溝１０ｄが左側に、それぞれ各長辺の中央部位から偏倚した部位に位置する。溝１０ｅ，１０ｆは、その最大幅及び最大深さは図２（ａ）の溝１０ａ，１０ｂと同様であり、それぞれ長手方向が積層磁化自由層１１の面内磁化容易軸の方向と垂直となる方向に、積層磁化自由層１１、トンネルバリア層２、積層フェリー固定層５０、及び反強磁性層５１に略同一形状の長溝状の切り欠きとして形成される。
【００２０】
図３のＭＴＪ１０は、その長辺となる２辺の略中央部位に、互いに対向するように、積層磁化自由層１１のみを切り欠いた溝１０Ａ，１０Ｂが形成されている。溝１０Ａ，１０Ｂは、その最大幅及び最大深さは図２（ａ）の溝１０ａ，１０ｂと同様であり、長手方向が積層磁化自由層１１の面内磁化容易軸の方向と垂直となる方向に、積層磁化自由層１１を構成する第２の磁性層５、非磁性層４、及び第１の磁性層３のみに略同一形状の長溝状の切り欠きとして形成される。
【００２１】
ＭＴＪ１０では、磁化自由層として、単層のものではなく、上記のように非磁性層４を間に挟持した第１の磁性層３と第２の磁性層５とを備えた積層構造の積層磁化自由層１１を用いる。
単層の磁化自由層では、膜厚を薄くするとスイッチング電流は小さくできるが、記憶保持特性が劣化し、膜厚を厚くするとスイッチング電流が大きくなる。
積層構造の磁化自由層を用いることにより、スイッチング電流が単層の磁化自由層ほど増大することなく、記憶保持特性を向上させることができる。
【００２２】
積層磁化自由層では、非磁性層の厚みを変えることで、第１及び第２の強磁性層の間に働く交換結合力（ＪEX）が変わり、反強磁性結合(ＪEX＜０)、及び強磁性結合(ＪEX＞０)をするようになることが知られている（非特許文献１，２を参照）。積層磁化自由層を用いることにより、熱揺らぎ耐性が向上する。その一方で、磁気メモリ素子を高速で動作させる（情報の書換え時間を高速化する）ためには、スイッチング電流の更なる低減化を実現することを要する。本実施形態では、これを実現すべく、上記のようにＭＴＪに溝を形成する。
【００２３】
マイクロマグネティクス・シミュレーションを用いて、ＭＴＪのスピン注入磁化反転の計算を行い、以下の点を明らかにした。
ＭＴＪの積層磁化自由層において、下層の第１の強磁性層をＭ１層、上層の第２の強磁性層をＭ２層とする。計算に用いたモデルでは、Ｍ１層，Ｍ２層の材料を共にＣｏＦｅＢ、非磁性層の材料をＲｕとした。スイッチング電流を小さく抑えて熱揺らぎ耐性を確保することを考慮して、Ｍ１の厚みを一定(例えば１．４ｎｍ)、Ｍ２層の厚みが大きい場合(３ｎｍ〜５ｎｍ程度)とした場合について検討した。
【００２４】
本実施形態の溝を有しないＭＴＪについて、反平行結合の積層磁化自由層（ＪEX＝−０．１５ｍＪ／ｍ2）で、Ｍ２層の厚みが４ｎｍの場合における磁化反転過程を、図４に示す。２．４ｎｓ幅の電流パルスを印加した後に、磁化反転が観測された場合（Ｊ＝３８ＭＡ／ｃｍ2)と、磁化反転が観測されなかった場合（Ｊ＝３７ＭＡ／ｃｍ2)とを（ａ）に示す。また、各時間における、積層磁化自由層の磁化分布を（ｂ）に示す。
【００２５】
磁化反転を観測した場合（Ｊ＝３８ＭＡ／ｃｍ2）には、Ｍ２層に磁化渦が発生していることが確認された。この場合、磁気渦は時間０．７５ｎｓで発生し、電流パルスの終端まで安定して存在する。電流がオフになると磁気渦は消滅し、それに伴ってＭ１層の磁化が安定な反平行状態を採るようになる。
一方、磁化反転を観測しない場合（Ｊ＝３７ＭＡ／ｃｍ2）には、Ｍ２層に磁化渦は発生しない。この場合でも、パルス幅を４．８ｎｓと大きくすると、磁化反転が生じることを確認した。このとき、時間４．５ｎｓ付近でＭ２層に磁気渦が発生している。
【００２６】
磁気渦が観測されるのは、Ｍ２層が２．８ｎｍ以上の厚い場合であり、磁化反転を観測したＭＴＪのＭ２層には、必ず、磁気渦が発生していることが判った。即ち、磁気渦がトリガーとなって、磁化反転が引き起こされると考えられる。磁気渦の発生は確率事象であると思われる。
【００２７】
磁気渦の発生は、低抵抗化（スピン：反平行状態から平行状態）の場合にも、高抵抗化（スピン：平行状態から反平行状態）の場合にも、また、平行結合膜(ＪEX＞０)の場合にも、同様に観測された。なお、Ｍ２層の厚みが比較的薄い場合（約２．８ｎｍ以下の場合)には、磁気渦の発生は観測されなかった。磁気渦が形成されたとき、Ｍ２層の磁化は固定されるが、Ｍ１層はスピントルクの影響を受け続け、磁化反転が引き起こされると考えられる。
なお、磁気渦の発生は、単層の磁化自由層の場合でも報告されている。単層の磁化自由層に発生する磁気渦は、磁化反転を遅延させ、積層磁化自由層の磁気渦とは異なった働きをしていると考えられる。
【００２８】
以上のシミュレーション結果を踏まえて、本実施形態では、図１に示すＭＴＪ１０のように、その長辺となる２辺の略中央部位に、互いに対向するように、第２の磁性層５から反強磁性層５１まで切り欠いた溝１０ａ，１０ｂを形成する。これにより、磁気渦が発生し易くなり、比較的小さいスイッチング電流でも、高速パルスでより短時間に磁化反転を確実に起こすことができる。
【００２９】
本実施形態による、溝を有するＭＴＪを用いて、上記のシミュレーションで磁化反転が観測されなかったＪ＝３７ＭＡ／ｃｍ2の場合における磁気渦の発生の有無について、マイクロマグネティクス・シミュレーションにより調べた。比較例として、溝を有しないＭＴＪについても同様に調べた。
【００３０】
シミュレーション結果を図５に示す。Ｍ２の厚みが４ｎｍの反平行結合したＭＴＪ(ＪEX＝−０．１５ｍＪ／ｍ2)にＪ＝３７ＭＡ／ｃｍ2の電流を流した場合を考える。溝を有するＭＴＪでは、１ｎｓで磁気渦の発生が確認された。溝を有しないＭＴＪでは磁気渦の発生時間が４．５ｎｓであったのに対して、溝を有するＭＴＪでは磁気渦の発生時間が大幅に短縮することが判る。それに伴い、溝を有するＭＴＪでは、溝を有しないＭＴＪで４．８ｎｓであった書込み電流パルスの幅を、２．０ｎｓに小さくしても磁化反転が観測された。
【００３１】
図６に、本実施形態による、溝１０ａ，１０ｂを有するＭＴＪ１０に１ｎｓで磁気渦が発生した様子を示す。本実施形態によるＭＴＪ１０では、縦８０ｎｍ、横１６０ｎｍの楕円形状で長辺となる２辺の略中央部位で互いに対向するように一対の溝１０ａ，１０ｂが形成されている。図６では、ＭＴＪ１０の長軸方向に磁化ｍｙを＋１（右向き）から−１（左向き）までの間で、面内磁化容易軸の方向を示している。ＭＴＪ１０における溝１０ａ，１０ｂの近傍では、溝１０ａ，１０ｂの形成方向（ＭＴＪ１０の短手方向に沿った方向）が面内磁化容易軸の方向と非垂直、ここでは略直交するように、磁気渦が形成される。
【００３２】
ＭＴＪにおける溝の有効な形成位置について、マイクロマグネティクス・シミュレーションにより調べた。シミュレーション結果を図７（ａ）に示す。本実施形態によるＭＴＪ１０（図７（ｃ））と共に、溝を有しないＭＴＪ１０１（図７（ｂ））、長辺ではなく短辺（周縁で短手方向に沿った部位）の２箇所に一対の溝１０１ａ，１０１ｂを有するＭＴＪ１０１（図７（ｄ））について調べた。
図５と同様に、厚みが４ｎｍのＭ２を有し、反平行結合したＭＴＪ(ＪEX＝−０．１５ｍＪ／ｍ2)にＪ＝３７ＭＡ／ｃｍ2の電流を流した場合を考える。図７（ｄ）に示すように、短辺の２辺に一対の溝１０１ａ，１０１ｂを有するＭＴＪ１０１では、磁気渦の発生は確認されなかった。従って、楕円形状のＭＴＪではその長辺が溝の有効な形成位置であることが確認された。
【００３３】
以上のように、本実施形態によるＭＴＪでは、高い熱揺らぎ耐性を確保しつつ、磁気渦が発生し易くなり、比較的小さいスイッチング電流でも、高速パルスでより短時間に磁化反転を確実に起こすことができる。
【００３４】
図２及び図３で示した本実施形態によるＭＴＪの他の諸形態について、磁気渦の発生の有無について、マイクロマグネティクス・シミュレーションにより調べた。
図２（ａ）のＭＴＪ１０を対象としたシミュレーション結果を図８（ａ）に示す。Ｍ２の厚みが４ｎｍの反平行結合したＭＴＪ(ＪEX＝−０．１５ｍＪ／ｍ2)にＪ＝３７ＭＡ／ｃｍ2の電流を流した場合を考える。１つの溝を有するＭＴＪ（図８（ｃ））では、３．２５ｎｓで磁気渦の発生が確認された。溝を有しないＭＴＪ（図８（ｂ））では、磁気渦の発生時間が４．５ｎｓであったのに対して、１つの溝を有するＭＴＪでは磁気渦の発生時間が短縮することが判る。それに伴い、１つの溝を有するＭＴＪでは、溝を有しないＭＴＪで４．８ｎｓであった書込み電流パルスの幅を、４ｎｓに小さくしても磁化反転が観測された。
【００３５】
図２（ｂ），（ｃ）のＭＴＪ１０を対象としたシミュレーション結果を図９（ａ）に示す。Ｍ２の厚みが４ｎｍの反平行結合したＭＴＪ(ＪEX＝−０．１５ｍＪ／ｍ2)にＪ＝３７ＭＡ／ｃｍ2の電流を流した場合を考える。上辺で左に、下辺で右に偏倚した一対の溝を有するＭＴＪ（図９（ｂ））では、１．５ｎｓで磁気渦の発生が確認された。上辺で右に、下辺で左に偏倚した一対の溝を有するＭＴＪ（図９（ｃ））では、２．０ｎｓで磁気渦の発生が確認された。溝を有しないＭＴＪでは磁気渦の発生時間が４．５ｎｓであったのに対して、左右に偏倚する一対の溝を有するＭＴＪでは磁気渦の発生時間が大幅に短縮することが判る。それに伴い、左右に偏倚する一対の溝を有するＭＴＪでは、溝を有しないＭＴＪで４．８ｎｓであった書込み電流パルスの幅を、２．５ｎｓに小さくしても磁化反転が観測された。
【００３６】
図３のＭＴＪ１０を対象としたシミュレーション結果を図１０（ａ）に示す。Ｍ２の厚みが４ｎｍの反平行結合したＭＴＪ(ＪEX＝−０．１５ｍＪ／ｍ2)にＪ＝３７ＭＡ／ｃｍ2の電流を流した場合を考える。図１（ｂ）で示した一対の溝を有するＭＴＪ（図１０（ｂ））では、１．０ｎｓで磁気渦の発生が確認された。積層磁化自由層のみに一対の溝を有するＭＴＪ（図１０（ｃ））では、磁気渦の発生は確認されなかった。このときの積層フェリ固定層２４の磁化は、約０．４Ｔであった。積層磁化自由層のみに一対の溝を有するＭＴＪで、積層フェリ固定層の磁化を約０.２Ｔと小さくして漏れ磁場の影響を抑えた場合に（図１０（ｄ））は、図１０（ｂ）よりも短い０．７５ｎｓで磁気渦の発生が確認された。図１０（ｃ）の結果を踏まえればＭＴＪを高速スイッチングさせるには、溝を設けるだけでなく、漏れ磁場の大きさを調節する必要がある。
【００３７】
溝を有しないＭＴＪでは磁気渦の発生時間が４．５ｎｓであったのに対して、層磁化自由層のみに一対の溝を有するＭＴＪで磁化固定層の磁化を小さくしたものでは磁気渦の発生時間が大幅に短縮することが判る。それに伴い、当該ＭＴＪでは、溝を有しないＭＴＪでは４．８ｎｓであった書込み電流パルスの幅を、２．５ｎｓに小さくしても磁化反転が観測された。
【００３８】
以上のように、図２及び図３で示した各ＭＴＪでも、高い熱揺らぎ耐性を確保しつつ、磁気渦が発生し易くなり、比較的小さいスイッチング電流でも、高速パルスでより短時間に磁化反転を確実に起こすことができる。
【００３９】
（第２の実施形態）
本実施形態では、第１の実施形態によるＭＴＪを備えたＭＲＡＭを開示する。ＭＲＡＭの構造を、その製造方法と共に説明する。なお、第１の実施形態と同一の構成部材等については同符号を付す。
【００４０】
本実施形態によるＭＲＡＭは、図１１に示すように、複数のメモリセルＭＣが行列状に配設されている。列方向に並ぶ各メモリセルＭＣにおいては、ゲート電極２４が共通とされており、各ゲート電極２４がワード線として機能する。このようにゲート電極２４を列ごとに共通とする代わりに、各メモリセルＭＣのゲート電極２４を列ごとに電気的に接続するワード線を別途設けるようにしても良い。行方向に並ぶ各メモリセルＭＣにおいては、ビット線３３が共通とされている。ワード線とビット線３３とは互いに絶縁されて交差、ここでは直交するように配設される。
【００４１】
図１２〜図１５は、本実施形態によるＭＲＡＭの製造方法を工程順に示す概略図である。本実施形態では、第１の実施形態で図１（ａ），（ｂ）に示したＭＴＪ１０を備えたメモリセルを形成する場合を例示する。
【００４２】
先ず、図１２（ａ）に示すように、メモリセル領域において、シリコン基板２０上に選択トランジスタとして機能するＭＯＳトランジスタを形成する。
詳細には、シリコン基板２０の表層に例えばＳＴＩ（Shallow Trench Isolation）法により素子分離構造２１を形成し、素子活性領域を確定する。
次に、素子活性領域に不純物、ここではホウ素（Ｂ+）を例えばドーズ量３．０×１０13／ｃｍ2、加速エネルギー３００ｋｅＶの条件でイオン注入し、ウェル２２を形成する。
【００４３】
次に、素子活性領域に熱酸化等により薄いゲート絶縁膜２３を形成し、ゲート絶縁膜２３上にＣＶＤ法により多結晶シリコン膜を堆積し、多結晶シリコン膜及びゲート絶縁膜２３をリソグラフィー及びそれに続くドライエッチングにより電極形状に加工することにより、ゲート絶縁膜２３上にゲート電極２４をパターン形成する。
【００４４】
次に、ゲート電極２４をマスクとして素子活性領域に不純物、ここではｎ型不純物である砒素（Ａｓ+）をイオン注入する。これにより、素子活性領域でゲート電極２４の両側にソース／ドレインとして機能する不純物拡散領域２５が形成される。
なお、不純物拡散領域２５としては、浅いＬＤＤ領域（エクステンション領域）を形成した後に、これと一部重畳するようにソース／ドレインを形成するようにしても良い。
以上により、各メモリセルで選択トランジスタとして機能するＭＯＳトランジスタが形成される。
【００４５】
続いて、図１２（ｂ）に示すように、ＭＯＳトランジスタを覆う層間絶縁膜２６を形成した後、ＭＯＳトランジスタの不純物拡散領域２５と電気的に接続されるコンタクトプラグ２７，２８を形成する。
詳細には、ＭＯＳトランジスタを覆うように、例えばシリコン酸化物をＣＶＤ法により堆積し、例えば化学機械研磨（ＣＭＰ）によりシリコン酸化物の表面を平坦化する。これにより、層間絶縁膜２６が形成される。
【００４６】
不純物拡散領域２５の表面の一部が露出するまで層間絶縁膜２６をリソグラフィー及びそれに続くドライエッチングにより加工する。これにより、層間絶縁膜２６にコンタクト孔２６ａ，２６ｂが形成される。
コンタクト孔２６ａ，２６ｂの内壁面を覆うように、スパッタ法により例えばＴｉ膜及びＴｉＮ膜を順次堆積して、不図示の下地膜（グルー膜）を形成する。そして、ＣＶＤ法によりグルー膜を介してコンタクト孔２６ａ，２６ｂを埋め込むように例えばＷ膜を堆積する。その後、ＣＭＰにより層間絶縁膜２６をストッパーとしてＷ膜及びグルー膜を研磨する。以上により、コンタクト孔２６ａ，２６ｂ内をグルー膜を介してＷで埋め込むコンタクトプラグ２７，２８が同時形成される。
【００４７】
続いて、図１２（ｃ）に示すように、配線３４、第１の実施形態で開示したＭＴＪ１０を備えた磁気メモリ素子３０等を形成する。
磁気メモリ素子３０の作製方法について、図１３〜図１５を用いて説明する。ここでは、磁気メモリ素子３０及びその周辺部分のみを拡大して示す。
【００４８】
層間絶縁膜２６上に配線材料、例えばＡｌ合金をスパッタ法等により堆積し、リソグラフィー及びドライエッチングでＡｌ合金を加工する。これにより、コンタクトプラグ２７と電気的に接続される配線３４が形成される。
【００４９】
図１３（ａ）に示すように、層間絶縁膜２６上に電極層４１、ＭＴＪ層４２、及びハードマスク４３を、例えばスパッタ法により連続成膜する。
電極層４１は、導電材料として例えばＴａ／Ｒｕ／Ｔａを用い、それぞれ５ｎｍ／２５ｎｍ／１５ｎｍ程度の厚みに成膜する。
ＭＴＪ層４２は、図１（ａ）に示したように、ＰｔＭｎを１５ｎｍ、ＣｏＦｅを２．５ｎｍ程度、ＭｇＯを１．０ｎｍ程度、ＣｏＦｅＢを１．４ｎｍ程度、Ｒｕを０．６５ｎｍ程度、ＣｏＦｅＢを４．０ｎｍ程度の厚みにそれぞれ堆積する。これにより、反強磁性層５１、積層フェリー固定層５０、トンネルバリア層２、第１の磁性層３、非磁性層４、第２の磁性層５を形成する。以上により、反強磁性層５１及び積層フェリー固定層５０を備え、積層フェリー固定層５０上にトンネルバリア層２を介して積層磁化自由層１１を有するＭＴＪ層４２が形成される。
ハードマスク４３は、例えばＴａを用い、５０ｎｍ程度の厚みに成膜する。
【００５０】
図１３（ｂ）に示すように、レジストマスク４４を形成する。
詳細には、ハードマスク４３上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、レジストマスク４４が形成される。
【００５１】
図１３（ｃ）に示すように、ハードマスク４３を加工する。
詳細には、レジストマスク４４を用いて、Ｃｌガス、ＣＦ4ガス等をエッチングガスとした反応性イオンエッチング（ＲＩＥ）によりハードマスク４３をドライエッチングする。これにより、レジストマスク４４の形状に倣ってハードマスク４３が加工される。ハードマスク４３は、後にＭＴＪ層４２を加工するために、図１４に示すように、平面視で略楕円形状とされ、その周縁の長手方向（長軸方向）に沿った２辺の略中央部位に、互いに対向する一対の溝４３ａ，４３ｂが形成される。
レジストマスク４４は、アッシング処理等により除去される。
【００５２】
図１３（ｄ）に示すように、ＭＴＪ層４２を加工して、ＭＴＪ１０を形成する。
詳細には、ハードマスク４３を用いて、ＣＯガス＋ＮＨ3ガス等をエッチングガスとしたＲＩＥによりＭＴＪ層４２をドライエッチングする。これにより、ハードマスク４３の形状に倣ってＭＴＪ１０が加工され、ＭＴＪ１０が形成される。
ＭＴＪ１０上のハードマスク４３は、ＭＴＪ１０の上部電極の一部となる。
【００５３】
図１５（ａ）に示すように、レジストマスク４５を形成する。
詳細には、電極膜４１上でＭＴＪ１０を覆うようにレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、レジストマスク４５が形成される。
【００５４】
図１５（ｂ）に示すように、電極膜４１を加工する。
詳細には、レジストマスク４５を用いて、電極膜４１をドライエッチングする。これにより、レジストマスク４５の形状に倣って電極膜４１が加工され、電極３１が形成される。電極３１のその下面でコンタクトプラグ２８と電気的に接続される。
レジストマスク４５は、灰化処理等により除去される。
以上により、電極３１上にＭＴＪ１０を備えてなる磁気メモリ素子３０が形成される。
【００５５】
図１５（ｃ）に示すように、層間絶縁膜２９を形成する。
詳細には、図１３（ｃ）の配線３４及び磁気メモリ素子３０を覆うように、例えばシリコン酸化物をＣＶＤ法により堆積し、例えばＣＭＰによりシリコン酸化物の表面を平坦化する。これにより、層間絶縁膜２９が形成される。
【００５６】
図１５（ｄ）に示すように、ビアプラグ３２を形成する。
詳細には、ＭＴＪ１０の表面の一部が露出するまで層間絶縁膜２９をリソグラフィー及びそれに続くドライエッチングにより加工する。これにより、層間絶縁膜２９にビア孔２９ａが形成される。
ビア孔２９ａの内壁面を覆うように、スパッタ法により例えばＴｉ膜及びＴｉＮ膜を順次堆積して、不図示の下地膜（グルー膜）を形成する。そして、ＣＶＤ法によりグルー膜を介してビア孔２９ａを埋め込むように例えばＷ膜を堆積する。その後、ＣＭＰにより層間絶縁膜２９をストッパーとしてＷ膜及びグルー膜を研磨する。以上により、ビア孔２９ａ内をグルー膜を介してＷで埋め込むビアプラグ３２が形成される。
【００５７】
そして、図１２（ｃ）に示すように、層間絶縁膜２９上に配線材料、例えばＡｌ合金をスパッタ法等により堆積し、リソグラフィー及びドライエッチングでＡｌ合金を加工する。これにより、ビアプラグ３２と電気的に接続されるビット線３３が形成される。
【００５８】
なお、本実施形態では、第１の実施形態で図１（ａ），（ｂ）に示したＭＴＪ１０を備えたメモリセルを形成する場合を例示したが、図２（ａ）〜（ｄ）に示したＭＴＪ１０を備えたメモリセルを形成する場合にも同様である。即ち、図１３（ｃ）において、図２（ａ）〜（ｄ）のＭＴＪ１０の各溝に対応する溝を有するハードマスクを形成すれば良い。
【００５９】
図３に示したＭＴＪ１０を備えたメモリセルを形成する場合には、例えば、図１４（ｃ）〜（ｅ）の工程において、以下のようにすることが考えられる。
溝１０Ａ，１０Ｂのみを形成するための第１のハードマスクを形成し、これを用い、トンネルバリア層２をエッチングストッパーとして、ＭＴＪ層４２の第２の磁性層５、磁性層４、及び第１の磁性層３のみをドライエッチングする。これにより、第２の磁性層５、磁性層４、及び第１の磁性層３のみに図３の溝１０Ａ，１０Ｂが形成される。第１のハードマスクを除去する。楕円形状の第２のハードマスクを形成し、これを用いてＭＴＪ層４２を第２の磁性層５から反強磁性層５１までドライエッチングする。第２のハードマスクを除去する。以上により、図３に示したＭＴＪ１０が形成される。
【００６０】
以上説明したように、本実施形態によれば、第１の実施形態によるＭＴＪ１０を磁気メモリ素子３０に適用して、ＭＲＡＭを構成することにより、高い熱揺らぎ耐性を確保しつつ、スイッチング電流を低減するも、記憶保持特性を向上させ、更なる高速動作化及び高集積化が可能となる。
【００６１】
以下、磁気抵抗素子及び磁気記憶装置の諸態様について、付記としてまとめて記載する。
【００６２】
（付記１）磁化固定層と、トンネルバリア層と、非磁性層を間に挟持した第１の磁性層と第２の磁性層とを有する積層磁化自由層とを有し、
前記積層磁化自由層は、その周縁において、当該積層磁化自由層の面内磁化容易軸の方向と垂直となる方向に溝が形成されていることを特徴とする磁気抵抗素子。
【００６３】
（付記２）前記溝は、前記トンネルバリア層及び前記磁化固定層まで延在して形成されていることを特徴とする付記１に記載の磁気抵抗素子。
【００６４】
（付記３）前記積層磁化自由層は横長形状であり、その周縁の長手方向に沿った部位に前記溝が形成されていることを特徴とする付記１又は２に記載の磁気抵抗素子。
【００６５】
（付記４）前記溝は、一対の溝として、前記積層磁化自由層の周縁の長手方向に沿った部位において互いに偏倚した位置にそれぞれ形成されていることを特徴とする付記３に記載の磁気抵抗素子。
【００６６】
（付記５）前記第２の磁性層は、前記第１の磁性層よりも厚いことを特徴とする付記１〜４のいずれか１項に記載の磁気抵抗素子。
【００６７】
（付記６）磁気抵抗素子及び駆動トランジスタを備えたメモリセルが複数配置されてなる磁気記憶装置であって、
前記磁気抵抗素子は、磁化固定層と、トンネルバリア層と、非磁性層を間に挟持した第１の磁性層と第２の磁性層とを有する積層磁化自由層とを有し、
前記積層磁化自由層は、その周縁において、当該積層磁化自由層の面内磁化容易軸の方向と垂直となる方向に溝が形成されていることを特徴とする磁気記憶装置。
【００６８】
（付記７）前記溝は、前記トンネルバリア層及び前記磁化固定層まで延在して形成されていることを特徴とする付記６に記載の磁気記憶装置。
【００６９】
（付記８）前記積層磁化自由層は横長形状であり、その周縁の長手方向に沿った部位に前記溝が形成されていることを特徴とする付記６又は７に記載の磁気記憶装置。
【００７０】
（付記９）前記溝は、一対の溝として、前記積層磁化自由層の周縁の長手方向に沿った部位において互いに偏倚した位置にそれぞれ形成されていることを特徴とする付記８に記載の磁気記憶装置。
【００７１】
（付記１０）前記第２の磁性層は、前記第１の磁性層よりも厚いことを特徴とする付記６〜９のいずれか１項に記載の磁気記憶装置。
【符号の説明】
【００７２】
２ トンネルバリア膜
３ 第１の強磁性層（Ｍ１）
４ 非磁性層
５ 第２の強磁性層（Ｍ２）
１０ ＭＴＪ
１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０Ａ，１０Ｂ，４３ａ，４３ｂ 溝
１１ 積層磁化自由層
２０ シリコン基板
２１ 素子分離構造
２２ ウェル
２３ ゲート絶縁膜
２４ ゲート電極
２５ 不純物拡散領域
２６，２９ 層間絶縁膜
２６ａ，２６ｂ コンタクト孔
２７，２８ コンタクトプラグ
２９ａ ビア孔
３２ ビアプラグ
３０ 磁気メモリ素子
３１ 電極
３３ ビット線
３４ 配線
４１ 電極層
４２ ＭＴＪ層
４３ ハードマスク
４４，４５ レジストマスク
５０ 積層フェリー固定層
５１ 反強磁性層
５２ ＣｏＦｅ層
５３ Ｒｕ層
５４ ＣｏＦｅＢ層
ＭＣ メモリセル
【技術分野】
【０００１】
本発明は、磁気抵抗素子及び磁気記憶装置に関する。
【背景技術】
【０００２】
電源を断っても記憶が消失しない不揮発性メモリ素子の一つに、磁気ランダムアクセスメモリ（Magnetic random access memory：ＭＲＡＭ）がある。ＭＲＡＭは、ＳＲＡＭに匹敵する高速な読み書き動作が可能であり、消費電力がフラッシュメモリの１／１０程度であること、高集積化が可能であること等の長所を有している。即ちＭＲＡＭは、メモリ素子として重要な属性を殆ど備えている。このため、ＳＲＡＭ（高速動作性）、ＤＲＡＭ（高集積性）、フラッシュメモリ（不揮発性）の全ての機能を備えた、いわゆるユニバーサルメモリとしての応用が期待されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１９８８７５号公報
【非特許文献】
【０００４】
【非特許文献１】J. Hayakawa, S. Ikeda, Y. M. Lee, R. Sasaki, T. Meguro, F. Matsukura, H. Takahashi, and H. Ohno, Jpn. J. Appl. Phys., Part 2 45, L1057 (2006).
【非特許文献２】S. Yakata, H. Kubota, T. Sugano, T. Seki, K. Yakushiji, A. Fukushima, S. Yuasa, and K. Ando, Appl. Phys. Lett., 95, 242504 (2009).
【非特許文献３】K. J. Lee and B. Dieny, Appl. Phys. Lett., 88, 132506 (2006).
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スピン注入型のトンネル型磁気抵抗素子(Magnetic Tunnel Junction：ＭＴＪ)は、磁化固定層、トンネルバリア層、磁化自由層が順次積層されてなる。ＭＴＪは、磁化固定層と磁化自由層との磁化の向きによって抵抗が異なることを利用して情報を記憶し、双方向の電流を流すことによって書き換える。
【０００６】
ＭＲＡＭの更なる高速動作化及び高集積化を実現するには、書込み電流（スイッチング電流：ＪC）の低減と、書込み情報の記憶保持特性の維持とを両立させることが必須である。スイッチング電流は素子体積に比例するため、素子サイズを小さくすることで低減することができる。ところが、素子サイズを小さくすれば、ＭＲＡＭは熱安定性が損なわれて記憶情報を保持できなくなり、記憶保持特性が劣化する。即ちＭＲＡＭでは、スイッチング電流の低減と記憶保持特性の向上とがトレード・オフの関係にある。
【０００７】
本発明は、上記の課題に鑑みてなされたものであり、高い熱揺らぎ耐性を確保しつつ、更なる高速動作化及び高集積化を可能にする信頼性の高い磁気抵抗素子及び磁気記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
磁気抵抗素子の一態様は、磁化固定層と、トンネルバリア層と、非磁性層を間に挟持した第１の磁性層と第２の磁性層とを有する積層磁化自由層とを有し、前記積層磁化自由層は、その周縁において、当該積層磁化自由層の面内磁化容易軸の方向と垂直となる方向に溝が形成されている。
【０００９】
磁気記憶装置の一態様は、磁気抵抗素子及び駆動トランジスタを備えたメモリセルが複数配置されてなる磁気記憶装置であって、前記磁気抵抗素子は、磁化固定層と、トンネルバリア層と、非磁性層を間に挟持した第１の磁性層と第２の磁性層とを有する積層磁化自由層とを有し、前記積層磁化自由層は、その周縁において、当該積層磁化自由層の面内磁化容易軸の方向と非垂直となる部位に溝が形成されている。
【発明の効果】
【００１０】
上記の諸態様によれば、高い熱揺らぎ耐性を確保しつつ、更なる高速動作化及び高集積化を可能にする信頼性の高い磁気抵抗素子及び磁気記憶装置が実現する。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態によるＭＴＪの概略構成を示す模式図である。
【図２】第１の実施形態によるＭＴＪの他の諸形態を示す模式図である。
【図３】第１の実施形態によるＭＴＪの他の形態を示す模式図である。
【図４】マイクロマグネティクス・シミュレーションによる実験結果を示す図である。
【図５】マイクロマグネティクス・シミュレーションによる実験結果を示す図である。
【図６】ＭＴＪに１ｎｓで磁気渦が発生したシミュレーション結果を示す平面図である。
【図７】マイクロマグネティクス・シミュレーションによる実験結果を示す図である。
【図８】マイクロマグネティクス・シミュレーションによる実験結果を示す図である。
【図９】マイクロマグネティクス・シミュレーションによる実験結果を示す図である。
【図１０】マイクロマグネティクス・シミュレーションによる実験結果を示す図である。
【図１１】第２の実施形態によるＭＲＡＭの概略構成を示す平面図である。
【図１２】第２の実施形態によるＭＲＡＭの製造方法を工程順に示す概略断面図である。
【図１３】第２の実施形態によるＭＲＡＭの磁気メモリ素子の製造方法を工程順に示す概略断面図である。
【図１４】形成されたハードマスクを示す概略平面図である。
【図１５】図１３に引き続き、第２の実施形態によるＭＲＡＭの磁気メモリ素子の製造方法を工程順に示す概略断面図である。
【発明を実施するための形態】
【００１２】
以下、磁気抵抗素子及び磁気記憶装置の具体的な諸実施形態について、図面を参照しながら詳細に説明する。
【００１３】
（第１の実施形態）
本実施形態では、ＭＴＪの構造を開示する。
図１は、第１の実施形態によるＭＴＪの概略構成を示す模式図であり、（ａ）が断面図、（ｂ）が平面図を示す。
【００１４】
本実施形態によるＭＴＪ１０は、図１（ａ）に示すように、下側から順に反強磁性層５１、積層フェリー固定層５０、トンネルバリア層２、及び積層磁化自由層１１を含む。積層フェリー固定層５０は、下側から順に積層されたＣｏＦｅ層５２、Ｒｕ層５３、及びＣｏＦｅＢ層５４を含む。反強磁性層５１はＰｔＭｎを材料とし、その厚みは例えば１０ｎｍ〜２０ｎｍとすることができる。トンネルバリア層２はＭｇＯを材料とし、その厚みは例えば０．８ｎｍ〜１．２ｎｍ（本実施形態では１．０ｎｍ）とすることができる。
トンネルバリア層２上には、積層磁化自由層１１が構成される。
【００１５】
積層磁化自由層１１は、面内磁化容易軸を有しており、例えばＲｕ等からなる非磁性層４を間に挟持したＣｏＦｅＢ等からなる第１の磁性層３と第２の磁性層５とを備えて構成される。第２の磁性層５は、第１の磁性層３よりも厚く形成される。第１の磁性層３は例えば１．５ｎｍ〜２ｎｍ程度の範囲内の厚みに、第２の磁性層５は、例えば３ｎｍ〜５ｎｍ程度の範囲内の厚みに形成される。第２の磁性層５を第１の磁性層３よりも厚くすることにより、熱揺らぎ耐性が向上する。一方、第１の磁性層３を厚くするとスイッチング電流（ＪC）が大きくなる。第１及び第２の磁性層３，５を、後者が前者よりも厚くなるように、それぞれ上記の範囲内の厚みに規定することで、スイッチング電流を小さく抑えて熱揺らぎ耐性を確保することができる。
【００１６】
本実施形態では、ＭＴＪ１０は、図１（ｂ）に示すように、平面視で横長形状、ここでは楕円形状に形成されている。その周縁の長手方向（長軸方向）に沿った２辺の略中央部位に、互いに対向するように、第２の磁性層５から反強磁性層５１まで切り欠いた溝１０ａ，１０ｂが形成されている。溝１０ａ，１０ｂは、その長手方向が積層磁化自由層１１の面内磁化容易軸の方向と垂直となる方向に、例えばそれぞれ、その最大幅が１０ｎｍ程度、最大深さが１０ｎｍ程度に、積層磁化自由層１１、トンネルバリア層２、積層フェリー固定層５０、及び反強磁性層５１に略同一形状の長溝状の切り欠きとして形成される。
【００１７】
ＭＴＪ１０の他の諸形態を図２及び図３に示す。
図２（ａ）のＭＴＪ１０は、その周縁の長手方向に沿った１辺、ここでは上辺の略中央部位のみに、第２の磁性層５から反強磁性層５１まで切り欠いた溝１０ａが形成されている。溝１０ａは、その最大幅及び最大深さは図２（ａ）の溝１０ａと同様であり、長手方向が積層磁化自由層１１の面内磁化容易軸の方向と垂直となる方向に、積層磁化自由層１１、トンネルバリア層２、積層フェリー固定層５０、及び反強磁性層５１に略同一形状の長溝状の切り欠きとして形成される。
【００１８】
図２（ｂ）のＭＴＪ１０は、その周縁の長手方向に沿った２辺において互いに偏倚する部位に、第２の磁性層５から反強磁性層５１まで切り欠いた溝１０ｃ，１０ｄが形成されている。溝１０ｃが左側に、溝１０ｄが右側に、それぞれ各長辺の中央部位から偏倚した部位に位置する。溝１０ｃ，１０ｄは、その最大幅及び最大深さは図２（ａ）の溝１０ａ，１０ｂと同様であり、それぞれ長手方向が積層磁化自由層１１の面内磁化容易軸の方向と垂直となる方向に、積層磁化自由層１１、トンネルバリア層２、積層フェリー固定層５０、及び反強磁性層５１に略同一形状の長溝状の切り欠きとして形成される。
【００１９】
図２（ｃ）のＭＴＪ１０は、その周縁の長手方向に沿った２辺において互いに偏倚する部位に、第２の磁性層５から反強磁性層５１まで切り欠いた溝１０ｃ，１０ｄが形成されている。溝１０ｃが右側に、溝１０ｄが左側に、それぞれ各長辺の中央部位から偏倚した部位に位置する。溝１０ｅ，１０ｆは、その最大幅及び最大深さは図２（ａ）の溝１０ａ，１０ｂと同様であり、それぞれ長手方向が積層磁化自由層１１の面内磁化容易軸の方向と垂直となる方向に、積層磁化自由層１１、トンネルバリア層２、積層フェリー固定層５０、及び反強磁性層５１に略同一形状の長溝状の切り欠きとして形成される。
【００２０】
図３のＭＴＪ１０は、その長辺となる２辺の略中央部位に、互いに対向するように、積層磁化自由層１１のみを切り欠いた溝１０Ａ，１０Ｂが形成されている。溝１０Ａ，１０Ｂは、その最大幅及び最大深さは図２（ａ）の溝１０ａ，１０ｂと同様であり、長手方向が積層磁化自由層１１の面内磁化容易軸の方向と垂直となる方向に、積層磁化自由層１１を構成する第２の磁性層５、非磁性層４、及び第１の磁性層３のみに略同一形状の長溝状の切り欠きとして形成される。
【００２１】
ＭＴＪ１０では、磁化自由層として、単層のものではなく、上記のように非磁性層４を間に挟持した第１の磁性層３と第２の磁性層５とを備えた積層構造の積層磁化自由層１１を用いる。
単層の磁化自由層では、膜厚を薄くするとスイッチング電流は小さくできるが、記憶保持特性が劣化し、膜厚を厚くするとスイッチング電流が大きくなる。
積層構造の磁化自由層を用いることにより、スイッチング電流が単層の磁化自由層ほど増大することなく、記憶保持特性を向上させることができる。
【００２２】
積層磁化自由層では、非磁性層の厚みを変えることで、第１及び第２の強磁性層の間に働く交換結合力（ＪEX）が変わり、反強磁性結合(ＪEX＜０)、及び強磁性結合(ＪEX＞０)をするようになることが知られている（非特許文献１，２を参照）。積層磁化自由層を用いることにより、熱揺らぎ耐性が向上する。その一方で、磁気メモリ素子を高速で動作させる（情報の書換え時間を高速化する）ためには、スイッチング電流の更なる低減化を実現することを要する。本実施形態では、これを実現すべく、上記のようにＭＴＪに溝を形成する。
【００２３】
マイクロマグネティクス・シミュレーションを用いて、ＭＴＪのスピン注入磁化反転の計算を行い、以下の点を明らかにした。
ＭＴＪの積層磁化自由層において、下層の第１の強磁性層をＭ１層、上層の第２の強磁性層をＭ２層とする。計算に用いたモデルでは、Ｍ１層，Ｍ２層の材料を共にＣｏＦｅＢ、非磁性層の材料をＲｕとした。スイッチング電流を小さく抑えて熱揺らぎ耐性を確保することを考慮して、Ｍ１の厚みを一定(例えば１．４ｎｍ)、Ｍ２層の厚みが大きい場合(３ｎｍ〜５ｎｍ程度)とした場合について検討した。
【００２４】
本実施形態の溝を有しないＭＴＪについて、反平行結合の積層磁化自由層（ＪEX＝−０．１５ｍＪ／ｍ2）で、Ｍ２層の厚みが４ｎｍの場合における磁化反転過程を、図４に示す。２．４ｎｓ幅の電流パルスを印加した後に、磁化反転が観測された場合（Ｊ＝３８ＭＡ／ｃｍ2)と、磁化反転が観測されなかった場合（Ｊ＝３７ＭＡ／ｃｍ2)とを（ａ）に示す。また、各時間における、積層磁化自由層の磁化分布を（ｂ）に示す。
【００２５】
磁化反転を観測した場合（Ｊ＝３８ＭＡ／ｃｍ2）には、Ｍ２層に磁化渦が発生していることが確認された。この場合、磁気渦は時間０．７５ｎｓで発生し、電流パルスの終端まで安定して存在する。電流がオフになると磁気渦は消滅し、それに伴ってＭ１層の磁化が安定な反平行状態を採るようになる。
一方、磁化反転を観測しない場合（Ｊ＝３７ＭＡ／ｃｍ2）には、Ｍ２層に磁化渦は発生しない。この場合でも、パルス幅を４．８ｎｓと大きくすると、磁化反転が生じることを確認した。このとき、時間４．５ｎｓ付近でＭ２層に磁気渦が発生している。
【００２６】
磁気渦が観測されるのは、Ｍ２層が２．８ｎｍ以上の厚い場合であり、磁化反転を観測したＭＴＪのＭ２層には、必ず、磁気渦が発生していることが判った。即ち、磁気渦がトリガーとなって、磁化反転が引き起こされると考えられる。磁気渦の発生は確率事象であると思われる。
【００２７】
磁気渦の発生は、低抵抗化（スピン：反平行状態から平行状態）の場合にも、高抵抗化（スピン：平行状態から反平行状態）の場合にも、また、平行結合膜(ＪEX＞０)の場合にも、同様に観測された。なお、Ｍ２層の厚みが比較的薄い場合（約２．８ｎｍ以下の場合)には、磁気渦の発生は観測されなかった。磁気渦が形成されたとき、Ｍ２層の磁化は固定されるが、Ｍ１層はスピントルクの影響を受け続け、磁化反転が引き起こされると考えられる。
なお、磁気渦の発生は、単層の磁化自由層の場合でも報告されている。単層の磁化自由層に発生する磁気渦は、磁化反転を遅延させ、積層磁化自由層の磁気渦とは異なった働きをしていると考えられる。
【００２８】
以上のシミュレーション結果を踏まえて、本実施形態では、図１に示すＭＴＪ１０のように、その長辺となる２辺の略中央部位に、互いに対向するように、第２の磁性層５から反強磁性層５１まで切り欠いた溝１０ａ，１０ｂを形成する。これにより、磁気渦が発生し易くなり、比較的小さいスイッチング電流でも、高速パルスでより短時間に磁化反転を確実に起こすことができる。
【００２９】
本実施形態による、溝を有するＭＴＪを用いて、上記のシミュレーションで磁化反転が観測されなかったＪ＝３７ＭＡ／ｃｍ2の場合における磁気渦の発生の有無について、マイクロマグネティクス・シミュレーションにより調べた。比較例として、溝を有しないＭＴＪについても同様に調べた。
【００３０】
シミュレーション結果を図５に示す。Ｍ２の厚みが４ｎｍの反平行結合したＭＴＪ(ＪEX＝−０．１５ｍＪ／ｍ2)にＪ＝３７ＭＡ／ｃｍ2の電流を流した場合を考える。溝を有するＭＴＪでは、１ｎｓで磁気渦の発生が確認された。溝を有しないＭＴＪでは磁気渦の発生時間が４．５ｎｓであったのに対して、溝を有するＭＴＪでは磁気渦の発生時間が大幅に短縮することが判る。それに伴い、溝を有するＭＴＪでは、溝を有しないＭＴＪで４．８ｎｓであった書込み電流パルスの幅を、２．０ｎｓに小さくしても磁化反転が観測された。
【００３１】
図６に、本実施形態による、溝１０ａ，１０ｂを有するＭＴＪ１０に１ｎｓで磁気渦が発生した様子を示す。本実施形態によるＭＴＪ１０では、縦８０ｎｍ、横１６０ｎｍの楕円形状で長辺となる２辺の略中央部位で互いに対向するように一対の溝１０ａ，１０ｂが形成されている。図６では、ＭＴＪ１０の長軸方向に磁化ｍｙを＋１（右向き）から−１（左向き）までの間で、面内磁化容易軸の方向を示している。ＭＴＪ１０における溝１０ａ，１０ｂの近傍では、溝１０ａ，１０ｂの形成方向（ＭＴＪ１０の短手方向に沿った方向）が面内磁化容易軸の方向と非垂直、ここでは略直交するように、磁気渦が形成される。
【００３２】
ＭＴＪにおける溝の有効な形成位置について、マイクロマグネティクス・シミュレーションにより調べた。シミュレーション結果を図７（ａ）に示す。本実施形態によるＭＴＪ１０（図７（ｃ））と共に、溝を有しないＭＴＪ１０１（図７（ｂ））、長辺ではなく短辺（周縁で短手方向に沿った部位）の２箇所に一対の溝１０１ａ，１０１ｂを有するＭＴＪ１０１（図７（ｄ））について調べた。
図５と同様に、厚みが４ｎｍのＭ２を有し、反平行結合したＭＴＪ(ＪEX＝−０．１５ｍＪ／ｍ2)にＪ＝３７ＭＡ／ｃｍ2の電流を流した場合を考える。図７（ｄ）に示すように、短辺の２辺に一対の溝１０１ａ，１０１ｂを有するＭＴＪ１０１では、磁気渦の発生は確認されなかった。従って、楕円形状のＭＴＪではその長辺が溝の有効な形成位置であることが確認された。
【００３３】
以上のように、本実施形態によるＭＴＪでは、高い熱揺らぎ耐性を確保しつつ、磁気渦が発生し易くなり、比較的小さいスイッチング電流でも、高速パルスでより短時間に磁化反転を確実に起こすことができる。
【００３４】
図２及び図３で示した本実施形態によるＭＴＪの他の諸形態について、磁気渦の発生の有無について、マイクロマグネティクス・シミュレーションにより調べた。
図２（ａ）のＭＴＪ１０を対象としたシミュレーション結果を図８（ａ）に示す。Ｍ２の厚みが４ｎｍの反平行結合したＭＴＪ(ＪEX＝−０．１５ｍＪ／ｍ2)にＪ＝３７ＭＡ／ｃｍ2の電流を流した場合を考える。１つの溝を有するＭＴＪ（図８（ｃ））では、３．２５ｎｓで磁気渦の発生が確認された。溝を有しないＭＴＪ（図８（ｂ））では、磁気渦の発生時間が４．５ｎｓであったのに対して、１つの溝を有するＭＴＪでは磁気渦の発生時間が短縮することが判る。それに伴い、１つの溝を有するＭＴＪでは、溝を有しないＭＴＪで４．８ｎｓであった書込み電流パルスの幅を、４ｎｓに小さくしても磁化反転が観測された。
【００３５】
図２（ｂ），（ｃ）のＭＴＪ１０を対象としたシミュレーション結果を図９（ａ）に示す。Ｍ２の厚みが４ｎｍの反平行結合したＭＴＪ(ＪEX＝−０．１５ｍＪ／ｍ2)にＪ＝３７ＭＡ／ｃｍ2の電流を流した場合を考える。上辺で左に、下辺で右に偏倚した一対の溝を有するＭＴＪ（図９（ｂ））では、１．５ｎｓで磁気渦の発生が確認された。上辺で右に、下辺で左に偏倚した一対の溝を有するＭＴＪ（図９（ｃ））では、２．０ｎｓで磁気渦の発生が確認された。溝を有しないＭＴＪでは磁気渦の発生時間が４．５ｎｓであったのに対して、左右に偏倚する一対の溝を有するＭＴＪでは磁気渦の発生時間が大幅に短縮することが判る。それに伴い、左右に偏倚する一対の溝を有するＭＴＪでは、溝を有しないＭＴＪで４．８ｎｓであった書込み電流パルスの幅を、２．５ｎｓに小さくしても磁化反転が観測された。
【００３６】
図３のＭＴＪ１０を対象としたシミュレーション結果を図１０（ａ）に示す。Ｍ２の厚みが４ｎｍの反平行結合したＭＴＪ(ＪEX＝−０．１５ｍＪ／ｍ2)にＪ＝３７ＭＡ／ｃｍ2の電流を流した場合を考える。図１（ｂ）で示した一対の溝を有するＭＴＪ（図１０（ｂ））では、１．０ｎｓで磁気渦の発生が確認された。積層磁化自由層のみに一対の溝を有するＭＴＪ（図１０（ｃ））では、磁気渦の発生は確認されなかった。このときの積層フェリ固定層２４の磁化は、約０．４Ｔであった。積層磁化自由層のみに一対の溝を有するＭＴＪで、積層フェリ固定層の磁化を約０.２Ｔと小さくして漏れ磁場の影響を抑えた場合に（図１０（ｄ））は、図１０（ｂ）よりも短い０．７５ｎｓで磁気渦の発生が確認された。図１０（ｃ）の結果を踏まえればＭＴＪを高速スイッチングさせるには、溝を設けるだけでなく、漏れ磁場の大きさを調節する必要がある。
【００３７】
溝を有しないＭＴＪでは磁気渦の発生時間が４．５ｎｓであったのに対して、層磁化自由層のみに一対の溝を有するＭＴＪで磁化固定層の磁化を小さくしたものでは磁気渦の発生時間が大幅に短縮することが判る。それに伴い、当該ＭＴＪでは、溝を有しないＭＴＪでは４．８ｎｓであった書込み電流パルスの幅を、２．５ｎｓに小さくしても磁化反転が観測された。
【００３８】
以上のように、図２及び図３で示した各ＭＴＪでも、高い熱揺らぎ耐性を確保しつつ、磁気渦が発生し易くなり、比較的小さいスイッチング電流でも、高速パルスでより短時間に磁化反転を確実に起こすことができる。
【００３９】
（第２の実施形態）
本実施形態では、第１の実施形態によるＭＴＪを備えたＭＲＡＭを開示する。ＭＲＡＭの構造を、その製造方法と共に説明する。なお、第１の実施形態と同一の構成部材等については同符号を付す。
【００４０】
本実施形態によるＭＲＡＭは、図１１に示すように、複数のメモリセルＭＣが行列状に配設されている。列方向に並ぶ各メモリセルＭＣにおいては、ゲート電極２４が共通とされており、各ゲート電極２４がワード線として機能する。このようにゲート電極２４を列ごとに共通とする代わりに、各メモリセルＭＣのゲート電極２４を列ごとに電気的に接続するワード線を別途設けるようにしても良い。行方向に並ぶ各メモリセルＭＣにおいては、ビット線３３が共通とされている。ワード線とビット線３３とは互いに絶縁されて交差、ここでは直交するように配設される。
【００４１】
図１２〜図１５は、本実施形態によるＭＲＡＭの製造方法を工程順に示す概略図である。本実施形態では、第１の実施形態で図１（ａ），（ｂ）に示したＭＴＪ１０を備えたメモリセルを形成する場合を例示する。
【００４２】
先ず、図１２（ａ）に示すように、メモリセル領域において、シリコン基板２０上に選択トランジスタとして機能するＭＯＳトランジスタを形成する。
詳細には、シリコン基板２０の表層に例えばＳＴＩ（Shallow Trench Isolation）法により素子分離構造２１を形成し、素子活性領域を確定する。
次に、素子活性領域に不純物、ここではホウ素（Ｂ+）を例えばドーズ量３．０×１０13／ｃｍ2、加速エネルギー３００ｋｅＶの条件でイオン注入し、ウェル２２を形成する。
【００４３】
次に、素子活性領域に熱酸化等により薄いゲート絶縁膜２３を形成し、ゲート絶縁膜２３上にＣＶＤ法により多結晶シリコン膜を堆積し、多結晶シリコン膜及びゲート絶縁膜２３をリソグラフィー及びそれに続くドライエッチングにより電極形状に加工することにより、ゲート絶縁膜２３上にゲート電極２４をパターン形成する。
【００４４】
次に、ゲート電極２４をマスクとして素子活性領域に不純物、ここではｎ型不純物である砒素（Ａｓ+）をイオン注入する。これにより、素子活性領域でゲート電極２４の両側にソース／ドレインとして機能する不純物拡散領域２５が形成される。
なお、不純物拡散領域２５としては、浅いＬＤＤ領域（エクステンション領域）を形成した後に、これと一部重畳するようにソース／ドレインを形成するようにしても良い。
以上により、各メモリセルで選択トランジスタとして機能するＭＯＳトランジスタが形成される。
【００４５】
続いて、図１２（ｂ）に示すように、ＭＯＳトランジスタを覆う層間絶縁膜２６を形成した後、ＭＯＳトランジスタの不純物拡散領域２５と電気的に接続されるコンタクトプラグ２７，２８を形成する。
詳細には、ＭＯＳトランジスタを覆うように、例えばシリコン酸化物をＣＶＤ法により堆積し、例えば化学機械研磨（ＣＭＰ）によりシリコン酸化物の表面を平坦化する。これにより、層間絶縁膜２６が形成される。
【００４６】
不純物拡散領域２５の表面の一部が露出するまで層間絶縁膜２６をリソグラフィー及びそれに続くドライエッチングにより加工する。これにより、層間絶縁膜２６にコンタクト孔２６ａ，２６ｂが形成される。
コンタクト孔２６ａ，２６ｂの内壁面を覆うように、スパッタ法により例えばＴｉ膜及びＴｉＮ膜を順次堆積して、不図示の下地膜（グルー膜）を形成する。そして、ＣＶＤ法によりグルー膜を介してコンタクト孔２６ａ，２６ｂを埋め込むように例えばＷ膜を堆積する。その後、ＣＭＰにより層間絶縁膜２６をストッパーとしてＷ膜及びグルー膜を研磨する。以上により、コンタクト孔２６ａ，２６ｂ内をグルー膜を介してＷで埋め込むコンタクトプラグ２７，２８が同時形成される。
【００４７】
続いて、図１２（ｃ）に示すように、配線３４、第１の実施形態で開示したＭＴＪ１０を備えた磁気メモリ素子３０等を形成する。
磁気メモリ素子３０の作製方法について、図１３〜図１５を用いて説明する。ここでは、磁気メモリ素子３０及びその周辺部分のみを拡大して示す。
【００４８】
層間絶縁膜２６上に配線材料、例えばＡｌ合金をスパッタ法等により堆積し、リソグラフィー及びドライエッチングでＡｌ合金を加工する。これにより、コンタクトプラグ２７と電気的に接続される配線３４が形成される。
【００４９】
図１３（ａ）に示すように、層間絶縁膜２６上に電極層４１、ＭＴＪ層４２、及びハードマスク４３を、例えばスパッタ法により連続成膜する。
電極層４１は、導電材料として例えばＴａ／Ｒｕ／Ｔａを用い、それぞれ５ｎｍ／２５ｎｍ／１５ｎｍ程度の厚みに成膜する。
ＭＴＪ層４２は、図１（ａ）に示したように、ＰｔＭｎを１５ｎｍ、ＣｏＦｅを２．５ｎｍ程度、ＭｇＯを１．０ｎｍ程度、ＣｏＦｅＢを１．４ｎｍ程度、Ｒｕを０．６５ｎｍ程度、ＣｏＦｅＢを４．０ｎｍ程度の厚みにそれぞれ堆積する。これにより、反強磁性層５１、積層フェリー固定層５０、トンネルバリア層２、第１の磁性層３、非磁性層４、第２の磁性層５を形成する。以上により、反強磁性層５１及び積層フェリー固定層５０を備え、積層フェリー固定層５０上にトンネルバリア層２を介して積層磁化自由層１１を有するＭＴＪ層４２が形成される。
ハードマスク４３は、例えばＴａを用い、５０ｎｍ程度の厚みに成膜する。
【００５０】
図１３（ｂ）に示すように、レジストマスク４４を形成する。
詳細には、ハードマスク４３上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、レジストマスク４４が形成される。
【００５１】
図１３（ｃ）に示すように、ハードマスク４３を加工する。
詳細には、レジストマスク４４を用いて、Ｃｌガス、ＣＦ4ガス等をエッチングガスとした反応性イオンエッチング（ＲＩＥ）によりハードマスク４３をドライエッチングする。これにより、レジストマスク４４の形状に倣ってハードマスク４３が加工される。ハードマスク４３は、後にＭＴＪ層４２を加工するために、図１４に示すように、平面視で略楕円形状とされ、その周縁の長手方向（長軸方向）に沿った２辺の略中央部位に、互いに対向する一対の溝４３ａ，４３ｂが形成される。
レジストマスク４４は、アッシング処理等により除去される。
【００５２】
図１３（ｄ）に示すように、ＭＴＪ層４２を加工して、ＭＴＪ１０を形成する。
詳細には、ハードマスク４３を用いて、ＣＯガス＋ＮＨ3ガス等をエッチングガスとしたＲＩＥによりＭＴＪ層４２をドライエッチングする。これにより、ハードマスク４３の形状に倣ってＭＴＪ１０が加工され、ＭＴＪ１０が形成される。
ＭＴＪ１０上のハードマスク４３は、ＭＴＪ１０の上部電極の一部となる。
【００５３】
図１５（ａ）に示すように、レジストマスク４５を形成する。
詳細には、電極膜４１上でＭＴＪ１０を覆うようにレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、レジストマスク４５が形成される。
【００５４】
図１５（ｂ）に示すように、電極膜４１を加工する。
詳細には、レジストマスク４５を用いて、電極膜４１をドライエッチングする。これにより、レジストマスク４５の形状に倣って電極膜４１が加工され、電極３１が形成される。電極３１のその下面でコンタクトプラグ２８と電気的に接続される。
レジストマスク４５は、灰化処理等により除去される。
以上により、電極３１上にＭＴＪ１０を備えてなる磁気メモリ素子３０が形成される。
【００５５】
図１５（ｃ）に示すように、層間絶縁膜２９を形成する。
詳細には、図１３（ｃ）の配線３４及び磁気メモリ素子３０を覆うように、例えばシリコン酸化物をＣＶＤ法により堆積し、例えばＣＭＰによりシリコン酸化物の表面を平坦化する。これにより、層間絶縁膜２９が形成される。
【００５６】
図１５（ｄ）に示すように、ビアプラグ３２を形成する。
詳細には、ＭＴＪ１０の表面の一部が露出するまで層間絶縁膜２９をリソグラフィー及びそれに続くドライエッチングにより加工する。これにより、層間絶縁膜２９にビア孔２９ａが形成される。
ビア孔２９ａの内壁面を覆うように、スパッタ法により例えばＴｉ膜及びＴｉＮ膜を順次堆積して、不図示の下地膜（グルー膜）を形成する。そして、ＣＶＤ法によりグルー膜を介してビア孔２９ａを埋め込むように例えばＷ膜を堆積する。その後、ＣＭＰにより層間絶縁膜２９をストッパーとしてＷ膜及びグルー膜を研磨する。以上により、ビア孔２９ａ内をグルー膜を介してＷで埋め込むビアプラグ３２が形成される。
【００５７】
そして、図１２（ｃ）に示すように、層間絶縁膜２９上に配線材料、例えばＡｌ合金をスパッタ法等により堆積し、リソグラフィー及びドライエッチングでＡｌ合金を加工する。これにより、ビアプラグ３２と電気的に接続されるビット線３３が形成される。
【００５８】
なお、本実施形態では、第１の実施形態で図１（ａ），（ｂ）に示したＭＴＪ１０を備えたメモリセルを形成する場合を例示したが、図２（ａ）〜（ｄ）に示したＭＴＪ１０を備えたメモリセルを形成する場合にも同様である。即ち、図１３（ｃ）において、図２（ａ）〜（ｄ）のＭＴＪ１０の各溝に対応する溝を有するハードマスクを形成すれば良い。
【００５９】
図３に示したＭＴＪ１０を備えたメモリセルを形成する場合には、例えば、図１４（ｃ）〜（ｅ）の工程において、以下のようにすることが考えられる。
溝１０Ａ，１０Ｂのみを形成するための第１のハードマスクを形成し、これを用い、トンネルバリア層２をエッチングストッパーとして、ＭＴＪ層４２の第２の磁性層５、磁性層４、及び第１の磁性層３のみをドライエッチングする。これにより、第２の磁性層５、磁性層４、及び第１の磁性層３のみに図３の溝１０Ａ，１０Ｂが形成される。第１のハードマスクを除去する。楕円形状の第２のハードマスクを形成し、これを用いてＭＴＪ層４２を第２の磁性層５から反強磁性層５１までドライエッチングする。第２のハードマスクを除去する。以上により、図３に示したＭＴＪ１０が形成される。
【００６０】
以上説明したように、本実施形態によれば、第１の実施形態によるＭＴＪ１０を磁気メモリ素子３０に適用して、ＭＲＡＭを構成することにより、高い熱揺らぎ耐性を確保しつつ、スイッチング電流を低減するも、記憶保持特性を向上させ、更なる高速動作化及び高集積化が可能となる。
【００６１】
以下、磁気抵抗素子及び磁気記憶装置の諸態様について、付記としてまとめて記載する。
【００６２】
（付記１）磁化固定層と、トンネルバリア層と、非磁性層を間に挟持した第１の磁性層と第２の磁性層とを有する積層磁化自由層とを有し、
前記積層磁化自由層は、その周縁において、当該積層磁化自由層の面内磁化容易軸の方向と垂直となる方向に溝が形成されていることを特徴とする磁気抵抗素子。
【００６３】
（付記２）前記溝は、前記トンネルバリア層及び前記磁化固定層まで延在して形成されていることを特徴とする付記１に記載の磁気抵抗素子。
【００６４】
（付記３）前記積層磁化自由層は横長形状であり、その周縁の長手方向に沿った部位に前記溝が形成されていることを特徴とする付記１又は２に記載の磁気抵抗素子。
【００６５】
（付記４）前記溝は、一対の溝として、前記積層磁化自由層の周縁の長手方向に沿った部位において互いに偏倚した位置にそれぞれ形成されていることを特徴とする付記３に記載の磁気抵抗素子。
【００６６】
（付記５）前記第２の磁性層は、前記第１の磁性層よりも厚いことを特徴とする付記１〜４のいずれか１項に記載の磁気抵抗素子。
【００６７】
（付記６）磁気抵抗素子及び駆動トランジスタを備えたメモリセルが複数配置されてなる磁気記憶装置であって、
前記磁気抵抗素子は、磁化固定層と、トンネルバリア層と、非磁性層を間に挟持した第１の磁性層と第２の磁性層とを有する積層磁化自由層とを有し、
前記積層磁化自由層は、その周縁において、当該積層磁化自由層の面内磁化容易軸の方向と垂直となる方向に溝が形成されていることを特徴とする磁気記憶装置。
【００６８】
（付記７）前記溝は、前記トンネルバリア層及び前記磁化固定層まで延在して形成されていることを特徴とする付記６に記載の磁気記憶装置。
【００６９】
（付記８）前記積層磁化自由層は横長形状であり、その周縁の長手方向に沿った部位に前記溝が形成されていることを特徴とする付記６又は７に記載の磁気記憶装置。
【００７０】
（付記９）前記溝は、一対の溝として、前記積層磁化自由層の周縁の長手方向に沿った部位において互いに偏倚した位置にそれぞれ形成されていることを特徴とする付記８に記載の磁気記憶装置。
【００７１】
（付記１０）前記第２の磁性層は、前記第１の磁性層よりも厚いことを特徴とする付記６〜９のいずれか１項に記載の磁気記憶装置。
【符号の説明】
【００７２】
２ トンネルバリア膜
３ 第１の強磁性層（Ｍ１）
４ 非磁性層
５ 第２の強磁性層（Ｍ２）
１０ ＭＴＪ
１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０Ａ，１０Ｂ，４３ａ，４３ｂ 溝
１１ 積層磁化自由層
２０ シリコン基板
２１ 素子分離構造
２２ ウェル
２３ ゲート絶縁膜
２４ ゲート電極
２５ 不純物拡散領域
２６，２９ 層間絶縁膜
２６ａ，２６ｂ コンタクト孔
２７，２８ コンタクトプラグ
２９ａ ビア孔
３２ ビアプラグ
３０ 磁気メモリ素子
３１ 電極
３３ ビット線
３４ 配線
４１ 電極層
４２ ＭＴＪ層
４３ ハードマスク
４４，４５ レジストマスク
５０ 積層フェリー固定層
５１ 反強磁性層
５２ ＣｏＦｅ層
５３ Ｒｕ層
５４ ＣｏＦｅＢ層
ＭＣ メモリセル
【特許請求の範囲】
【請求項１】
磁化固定層と、トンネルバリア層と、非磁性層を間に挟持した第１の磁性層と第２の磁性層とを有する積層磁化自由層とを有し、
前記積層磁化自由層は、その周縁において、当該積層磁化自由層の面内磁化容易軸の方向と垂直となる方向に溝が形成されていることを特徴とする磁気抵抗素子。
【請求項２】
前記溝は、前記トンネルバリア層及び前記磁化固定層まで延在して形成されていることを特徴とする請求項１に記載の磁気抵抗素子。
【請求項３】
前記積層磁化自由層は横長形状であり、その周縁の長手方向に沿った部位に前記溝が形成されていることを特徴とする請求項１又は２に記載の磁気抵抗素子。
【請求項４】
前記溝は、一対の溝として、前記積層磁化自由層の周縁の長手方向に沿った部位において互いに偏倚した位置にそれぞれ形成されていることを特徴とする請求項３に記載の磁気抵抗素子。
【請求項５】
磁気抵抗素子及び駆動トランジスタを備えたメモリセルが複数配置されてなる磁気記憶装置であって、
前記磁気抵抗素子は、磁化固定層と、トンネルバリア層と、非磁性層を間に挟持した第１の磁性層と第２の磁性層とを有する積層磁化自由層とを有し、
前記積層磁化自由層は、その周縁において、当該積層磁化自由層の面内磁化容易軸の方向と垂直となる方向に溝が形成されていることを特徴とする磁気記憶装置。
【請求項１】
磁化固定層と、トンネルバリア層と、非磁性層を間に挟持した第１の磁性層と第２の磁性層とを有する積層磁化自由層とを有し、
前記積層磁化自由層は、その周縁において、当該積層磁化自由層の面内磁化容易軸の方向と垂直となる方向に溝が形成されていることを特徴とする磁気抵抗素子。
【請求項２】
前記溝は、前記トンネルバリア層及び前記磁化固定層まで延在して形成されていることを特徴とする請求項１に記載の磁気抵抗素子。
【請求項３】
前記積層磁化自由層は横長形状であり、その周縁の長手方向に沿った部位に前記溝が形成されていることを特徴とする請求項１又は２に記載の磁気抵抗素子。
【請求項４】
前記溝は、一対の溝として、前記積層磁化自由層の周縁の長手方向に沿った部位において互いに偏倚した位置にそれぞれ形成されていることを特徴とする請求項３に記載の磁気抵抗素子。
【請求項５】
磁気抵抗素子及び駆動トランジスタを備えたメモリセルが複数配置されてなる磁気記憶装置であって、
前記磁気抵抗素子は、磁化固定層と、トンネルバリア層と、非磁性層を間に挟持した第１の磁性層と第２の磁性層とを有する積層磁化自由層とを有し、
前記積層磁化自由層は、その周縁において、当該積層磁化自由層の面内磁化容易軸の方向と垂直となる方向に溝が形成されていることを特徴とする磁気記憶装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−２４４０５１（Ｐ２０１２−２４４０５１Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１１４７８８（Ｐ２０１１−１１４７８８）
【出願日】平成２３年５月２３日（２０１１．５．２３）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２２年度、経済産業省、「低炭素社会を実現する超低電圧デバイスプロジェクト」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月２３日（２０１１．５．２３）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２２年度、経済産業省、「低炭素社会を実現する超低電圧デバイスプロジェクト」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]