高容量不揮発性ストレージ用のキャッシュとしてのソリッドステートストレージのための装置、システム及び方法が開示されている。その装置、システム及び方法はキャッシュフロントエンドモジュールとキャッシュバックエンドモジュールを具える複数のモジュールで提供される。キャッシュフロントエンドモジュールはストレージ要求に関連するデータ転送を管理する。要求デバイスとソリッドステートストレージとの間のデータ転送は、１又はそれ以上のＨＣＮＶストレージデバイス用のキャッシュとして機能し、データ転送はデータ、メタデータ及びメタデータインデックスのうちの１又はそれ以上を含むことができる。ソリッドステートストレージは不揮発性のソリッドステートデータストレージエレメントのアレイを具えることができる。キャッシュバックエンドモジュールはソリッドステートストレージと、１又はそれ以上のＨＣＮＶストレージデバイスとの間のデータ転送を管理する。 （もっと読む）

【課題】マルチレベルインクルージョンを満足しつつ、小さい回路規模で、検索を高速に行える複数のプロセッサの階層キャッシュメモリ装置およびデータ検索方法を提供する。
【解決手段】１次キャッシュメモリ装置を内蔵する複数のプロセッサと、主記憶装置と、その間に設けられる２次キャッシュメモリ装置とを有する情報処理装置において、アドレスの一部から一意に決定される順番で、１つのＬ１用インデックスから複数のＬ２用インデックスを作成する手段（１１１、１２１、１３１、１４１）を設け、当該複数のＬ２用インデックスにより指定される２次キャッシュメモリ装置内の記憶領域の検索を行う手段とを備えた。 （もっと読む）

【課題】光線追跡法を効率的に実装するための方法及び装置を提供する。
【解決手段】配布されるタイム・ベース信号は、メモリ・キャッシュ内にあるデータのためにアドレス変換を提供する、メモリ・ディレクトリに結合される。メモリ・ディレクトリは、メモリ・ディレクトリ・エントリが配布されるタイム・ベース信号によってアクセスされたか否かを指示する属性ビットを有する。さらに、メモリ・ディレクトリは、配布されるタイム・ベース信号による１つのメモリ・ディレクトリ・エントリへのアクセスの後に、当該メモリ・ディレクトリ・エントリが無効であると見なすべきか否かを指示する属性ビットを有する。当該メモリ・ディレクトリ・エントリがタイム・ベース信号によるアクセスの後に無効であると見なすべきであれば、当該メモリ・ディレクトリ・エントリを使用する、如何なるアドレス変換の試みもキャッシュ・ミスを生じさせることになろう。 （もっと読む）

【課題】デバイス依存性、ドライアバソフトウェア依存性の無いプリフェッチ方法を擁する低遅延データ転送方式を提供する。
【解決手段】ローカルメモリ側データ転送装置１が、単純にアドレスをインクリメントしてローカルメモリからデータを取り込んでリモートメモリ側データ転送装置２のキャッシュメモリ６に蓄える。キャッシュメモリ６にローカルメモリと一致しないデータが蓄えられないように、ローカルメモリ側の書き換えロックがはずされて次の転送命令がくるのに相当する、ローカルメモリ−リモートメモリ間の転送のラウンドトリップタイム経過ごとに、キャッシュをクリアする。または、ローカルメモリ側からの、指定されたアドレスのデータ転送を通知する信号を受信したときに、キャッシュをクリアする。 （もっと読む）

【課題】外部デバイスを用いた所定の処理を行うためのCPUのオーバーヘッドを低減する。
【解決手段】DMA C２３は、外部デバイス４において、入力データの物理アドレスとして設定されたメモリ３の物理アドレスに基づいて、メモリ３からの入力データのデータ転送を行い、かつ出力データの物理アドレスとして設定されたメモリ３の物理アドレスに基づいて、メモリ３への出力データのデータ転送を行う。外部デバイス４は、所定の処理の対象データの仮想アドレスに対応する物理アドレスをMMU１１から取得し、所定の処理の結果データの仮想アドレスに対応する物理アドレスをMMU１１から取得する。外部デバイス４は、取得された対象データの物理アドレスと結果データの物理アドレスとを、それぞれ入力データの物理アドレスと出力データの物理アドレスとして設定する。 （もっと読む）

【課題】 キャッシュされたアドレス変換を使用して、ローカルに接続された入出力装置と通信するように構成された入出力（Ｉ／Ｏ）アダプタと通信するための装置および方法を提供することにある。
【解決手段】 この装置および方法により、記憶トランザクション要求を受信したことに応答して、未変換バッファ・アドレスを指定するキュー・エレメントがコマンド・キュー内に作成される。キュー・エレメントは入出力アダプタによって検索することができ、キュー・エレメントが読み取り動作コマンドを含むかどうかに関する判断を行うことができる。キュー・エレメントが読み取り動作コマンドを含む場合、読み取り動作コマンドがローカルに接続された外部記憶装置に送信されるのとほぼ同時に、入出力アダプタからルート複合体に変換要求を送信することができる。キュー・エレメントの未変換アドレスに対応する変換済みアドレスは、外部記憶装置から読み取られたデータを受信する前に、返され、入出力アダプタに保管することができる。 （もっと読む）

共有メモリへの書込みアクセスを処理するためにデータ処理装置と方法を提供する。データ処理装置は、共有メモリ内のデータへのアクセスを要求するデータ処理操作を実行するための複数の演算処理装置を有し、各演算処理装置は、該演算処理装置によるアクセスのためにデータのサブセットを格納することができる、それに関連付けられたキャッシュを有する。各演算処理装置によりアクセスされるデータが最新であることを保障するために、キャッシュ・コヒーレンシー・プロトコルを用いたキャッシュ・コヒーレンシー論理が提供される。各演算処理装置は、共有メモリ内に格納するためのデータ値を出力する際に、書込みアクセス要求を発行し、その書込みアクセス要求が、関連付けられたキャッシュ及び共有メモリの両方の更新を要求する種類のものである場合に、コヒーレンシー操作が、キャッシュ・コヒーレンシー論理内で開始される。次に、キャッシュ内のデータがコヒーレントを保つことを保障するために、書込みアクセス要求を発行する演算処理装置に関連付けられたキャッシュを含む、複数の演算処理装置に関連付けられた全てのキャッシュに関してコヒーレンシー操作を行う。更に、キャッシュ・コヒーレンシー論理は、書込みアクセス要求の対象となる各データ値に関して、共有メモリに更新要求を発行することができる。このような方法は、特に、複雑度を増すことなく、又、発行元の演算処理装置とそれに関連付けられたキャッシュのアクセスタイミングに影響を与えることなく、書込みアクセス要求の正確な動作を保障するための簡単で効率的な機構を提供する。
（もっと読む）

【課題】 フラッシュメモリに対応するシステムにおいて、コストの削減、及びファイルシステム立ち上げ処理時間の短縮等を図る。
【解決手段】 ＦＡＴが利用する論理−物理アドレス変換テーブルを板状メモリ１に対して格納する。これにより、セット本体のマイコンでは、ファイルシステム立ち上げ時に論理−物理アドレス変換テーブルを構築する必要が無くなる。また、板状メモリ１の論理−物理アドレス変換テーブルから必要なデータ部分を読み出して利用すればよいので、このデータは、比較的小容量の内部ＲＡＭに格納してもマイコンの処理能力を低下させない。従って、論理−物理アドレス変換テーブル保持のための外付けＲＡＭを省略することが出来る。 （もっと読む）

【課題】仮想マシンでゲストソフトウェアが実行される時、ゲストの物理アドレス（ゲスト物理アドレス）から仮想化に基づくシステムのホストの物理アドレス（ホスト物理アドレス）への変換におけるオーバヘッド削減。
【解決手段】プロセッサは、仮想化に基づくシステムのゲスト物理アドレスから仮想化に基づくシステムのホスト物理アドレスまでの翻訳ルックアサイドバッファ（ＴＬＢ）に格納されたマッピングと仮想化に基づくシステムの拡張ページングテーブル（ＥＰＴ）に格納された対応するマッピングとを同期させる命令を実行するロジックを含む。 （もっと読む）

【課題】簡易な処理で高速にメモリからレジスタへのデータ転送を行う。
【解決手段】データ転送装置は、命令キャッシュ１から発行された命令をデコードするデコーダ２と、３２ビット単位で読み書きが可能なキャッシュメモリ３と、３２ビット単位で読み書きが可能な１２８ビットのデータ幅を持つ長レジスタ４と、キャッシュメモリ３から長レジスタ４へのデータ転送を制御する制御部５と、長レジスタ４に格納済みのデータの上書きを禁止するマスク制御部６と、長レジスタ４に格納されたデータの入れ替えを行う順序変更演算器７とを備える。転送データの開始アドレスがキャッシュメモリ３の３２ビット境界位置からずれていても、わずか１命令で、キャッシュメモリ３から長レジスタ４へのデータ転送を指示でき、命令数の削減が図れる。開始アドレスが３２ビット境界位置にずれている場合の転送処理をハードウェアにて行うため、転送データの開始アドレスが３２ビット境界位置からずれているかどうかをソフトウェアで考慮する必要がない。 （もっと読む）

【課題】キャッシュを有するＣＰＵと、そのキャッシュのタグのコピー（スヌープタグ）を有するシステムコントローラを搭載し、かつキャッシュタグのリプレース情報の発行がないＣＰＵを持つ情報処理システムにおいて、ＣＰＵ内のキャッシュタグの過剰なリプレースを抑制することにより、キャッシュミス率を減らし、性能低下を抑えることを目的とする。
【解決手段】システムコントローラ内のスヌープタグのＷＡＹを、ＣＰＵ内のキャッシュタグのＷＡＹ数よりも多くした情報処理システムにより、上記課題の解決を図る。 （もっと読む）

【課題】この発明は、ディスク状記録媒体に対するキャッシュとして備えられた複数の半導体メモリの中から、書き込み要求を受けた情報を最も速く書き込むことが可能なメモリを選択して、情報処理速度の高速化を効果的に促進させるようにした情報記録装置及びその制御方法を提供することを目的としている。
【解決手段】ハードディスク（１３）に対して、フラッシュメモリ（１５）と、それより情報の書き込み及び読み出し速度が速いＳＤＲＡＭ（１４）とをキャッシュとして備える。書き込む情報のサイズ分の空き容量がＳＤＲＡＭ（１４）になく、その情報のサイズ分の空き容量がＳＤＲＡＭ（１４）に形成されることが予想される場合、その情報をＳＤＲＡＭ（１４）及びフラッシュメモリ（１５）のいずれに書き込む方が速いかを判別し、速い方のメモリ（１４，１５）に情報を書き込ませる。 （もっと読む）

【課題】マルチプロセッサシステムに関し，キャッシュリプレース要求によってグローバルバスに負荷がかかることを防ぐことが可能となる技術を提供する。
【解決手段】ＣＰＵ１２０ａから発行されたリクエストは，ＣＰＵバス１３０ａ，ＣＰＵ発行リクエストキュー１１２ａを介し，ローカルアービタ１１３から出力される。キャッシュリプレース要求折り返し回路１４０は，折り返し判定回路１４１によって，出力されたリクエストがキャッシュリプレース要求か否かを判定する。キャッシュリプレース要求以外のリクエストは，ローカルバス３００ａに出力される。キャッシュリプレース要求は，セレクタ１４２に出力され，グローバルバス３０１に有効なリクエストがないタイミングで，リクエスト処理部１１４に送られる。 （もっと読む）

【課題】マルチプロセッサシステムを制御するシステムコントローラに関し，システムコントローラによるＥｖｉｃｔｉｏｎの数を減らし，システムの性能低下を防止することができるようにする。
【解決手段】マルチプロセッサシステムにおいて，システムコントローラ１１０は，各ＣＰＵ１２０が保持するキャッシュタグ１２２のコピー情報であるスヌープタグ１１１を備える。同一のＣＰＵバス１３０に接続されたＣＰＵ１２０同士でキャッシュタグ１２２にＳ（共有状態）の同じアドレスが登録される場合には，その同じアドレスが登録されるＣＰＵ１２０に対応するスヌープタグ１１１のいずれか１つにのみ，Ｓ（共有状態）でアドレスが登録されるようにする。 （もっと読む）

【課題】 アドレス変換情報を検索するためのシステムメモリアクセスを減少又は排除する回路、方法及び装置を提供すること。
【解決手段】 一つの実施形態では、これらのアクセスは、ＧＰＵによって使用される仮想アドレスをシステムメモリによって使用される物理アドレスに変換するのに使用されるエントリーをグラフィックスＴＬＢに予め格納することにより、減少又は排除される。変換情報は、ディスプレイアクセスのために必要とされるグラフィックスＴＬＢにおけるエントリーをロック又は制限することにより維持される。これは、グラフィックスＴＬＢにフラグ又は他の識別情報を記憶させることにより、又は他の適当な方法により、グラフィックスＴＬＢの特定のロケーションへのアクセスを制限することで行うことができる。 （もっと読む）

【課題】 ロックのオーバヘッドなしに更新される集中キャッシュを提供すること。
【解決手段】 更新は、途中で割り込むことができない点で「アトミック」である。アプリケーションは、参照テーブルを介してデータにアクセスして、常に自由に集中キャッシュ内のデータを読み込む。アプリケーションは直接キャッシュを更新せず、その代わりに更新要求をサービスルーチンに送る。キャッシュを更新するために、サービスルーチンは、２つの段階で進行する。第１の段階で、サービスルーチンは、参照テーブルを更新することなしに、新しいデータを準備し、それらをキャッシュに追加する。第１段階の間、キャッシュにアクセスするアプリケーションは、参照テーブルがまだ更新されていないため、新しいデータを「見る」ことができない。第１段階が完了した後で、サービスルーチンは、更新プロセスの第２段階、すなわち参照テーブルの自動更新を実行する。この２段階更新プロセスは、キャッシュを常に一貫した状態にしておく。 （もっと読む）

【課題】マルチプロセッサを構成する各プロセッサ（ＣＰＵ）のスヌープ処理回数を減らすことができ、これにより、ＣＰＵの性能向上および低消費電力化を図ることができるバス結合型マルチプロセッサを提供する。
【解決手段】本発明では、各ＣＰＵ＃０〜＃７は、各ＣＰＵ＃０〜＃７が所定の動作モードのときに、スヌープ処理を行うか否かを示す第一のビットを含む、ビット列が格納されているレジスタ１５および、レジスタ１０に格納されている第一のビットと、所定のＣＰＵがバスアクセスの際に出力する、動作モードの種別を示すモード情報とを比較する比較部１７を備える。さらに、比較部１７における比較の結果に基づいて、前記スヌープ処理を選択的に行う。 （もっと読む）

【課題】情報処理装置からＨＤＤ等のストレージ装置に対するデータ記録処理動作における消費電力及び所要時間の削減を実現できる技術を提供する。
【解決手段】情報処理装置（ホスト）からストレージドライブ（ＳＤ）であるＨＤＤのディスクに対するデータ記録処理において、そのＤＭＡ転送を、ＳＤのメモリ上に用意したライトバッファ（ＷＢ）を境にパイプライン化し、この動作のためのコマンドをＳＤに追加した構成である。ＨＤＣ（コントローラ）は、情報処理装置のＣＰＵからのコマンドを解釈し、主記憶に対するＤＭＡリードを試みてＷＢに蓄積し、蓄積した一定量のデータを駆動部のディスクに一気に書き込む。直後、ＨＤＣは、ファイル管理情報をディスクのＦＡＴ領域に書き込んで、自発的にアクティブ状態からスタンバイ状態に遷移させることにより節電する。 （もっと読む）

【課題】有効なライトデータが存在するキャッシュメモリへ更にライトデータを転送する場合に停電が発生しても、ライトデータを正しくディスクに書き込むこと。
【解決手段】本発明は、ホスト計算機１７からのデータの、ディスク１５への書き込みを制御するディスクコントローラ１０であって、ディスクへ書き込まれるホスト計算機からのデータを記憶する不揮発性のキャッシュメモリ１２と、ホスト計算機からのデータを記憶する不揮発性の記憶領域１１と、データ転送手段３１とを備えている。データ転送手段は、ホスト計算機からデータを取得し、取得したデータを記憶領域に書き込み、記憶領域に書き込まれたデータをキャッシュメモリに転送し、ホスト計算機から次のデータを取得し、この取得したデータを記憶領域に書き込む。停電によりデータ転送が中断した場合には、記憶領域に書き込まれているデータを、復電時にキャッシュメモリに再度転送する。 （もっと読む）

【課題】キャッシュメモリ内にリードバック・データをキャッシングする方法および装置を得る。
【解決手段】キャッシュされたリードバック・データがホスト装置へ転送されると、キャッシュ・マネージャはその時間パラメータおよび局所性パラメータに関連してリードバック・データのキャッシュメモリ内への保持を強制するように動作する。リードバック・データはキャッシュヒットを満たすことを願って保持されるか、または保持されずにキャッシュされたデータを調節する。キャッシュ・マネージャは時間パラメータを時間閾値と比較し局所性パラメータを局所性閾値と比較し、両方の閾値が満たされればリードバック・データの保持を強制する。リードバック・データはＲＡＩＤストライプ等のデータ構造と関連付けられ、時間パラメータは構造への最終アクセス以来の経過時間を示し、局所性パラメータは構造へのアクセスを示す。 （もっと読む）