【課題】調停用の信号線を用いずに、メモリを共有する。
【解決手段】第一の判定部１１は、複数のプロセッサによって共有されるメモリと各プロセッサとを接続するバスの信号を監視することで当該バスが未使用であるか否かを判定する。バス権要求部１２は、第一の判定部１１によってバスが未使用であると判定された場合に、自装置が設けられているプロセッサがバスを介してメモリへアクセスするためのバス権を要求するバス権要求信号をバスに送信する。第二の判定部１３は、第一の判定部１１によってバスが未使用であると判定され、かつ、バス権要求部１２によって送信されたバス権要求信号のみがバスに送信されている場合に、バス権の取得が成功したと判定する。アクセス制御部１４は、第二の判定部１３によってバス権の取得が成功したと判定された場合に、自装置が設けられているプロセッサがメモリにアクセスするよう制御する。 （もっと読む）

【課題】 動作遅延の発生を回避しつつ回路モジュールでの電源消費をより低減する。
【解決手段】 この情報処理装置は、データ処理回路をそれぞれ有する複数のモジュール１−１〜１−３と、バス３と、複数のモジュール１−１〜１−３のうちのいずれかにバスの使用権を与える調停器２と、複数のモジュール１−１〜１−３のうち、調停器２により使用権を与えられないモジュール１−ｉの電源を遮断する電源管理部６とを備える。 （もっと読む）

【課題】データ交換時の読出しアクセスを向上可能な、データを交換するための方法及びシステムを提供する。
【解決手段】ネットワークの第１の加入者と少なくとも１つの第２の加入者との間でデータを交換する方法であって、データがフレーム（６、８、１０、１２、１６、１８、２０、２２）を用いて交換され、第１の加入者が少なくとも１つの第２の加入者にｋ個のユーザデータを問合せる際に、少なくとも１つのｎ番目のフレームで、ｎ番目のユーザデータのための読み出し命令を少なくとも１つの第２の加入者へ伝送し、少なくとも１つの第２の加入者が第１の加入者に応答する際に、直近の後続のｎ＋１番目のフレーム（６、８、１０、１２、１６、１８、２０、２２）の全ての利用可能なビットを、ｎ番目のユーザデータの直接的な伝送のために利用する。 （もっと読む）

【課題】 複数のマスターデバイスが一つの共通バスを共有する場合、これらのマスターデバイスからの共通バス使用要求が競合すると、どのマスターデバイスにバス使用権を与えるか調停を行う必要がある。
【解決手段】 マスターデバイス１Ａと、マスターデバイス２Ａ、及び、それぞれのマスターデバイスが自身のバス使用権獲得か否かの判定に用いるIDを生成するID生成器１０において、バス使用終了時には、他のマスターデバイスへバス使用権を遷移させるために、BusReq７の立ち上がり状態を生成し、ID１１を変化させることで、ID１１と同じＩＤを有する他のマスターデバイスがバス使用権を得る。 （もっと読む）

【課題】オンチップバスにおけるイニシエータによる実際の転送開始タイミングを把握することなくイニシエータのアクセス競合に対して的確な優先制御を行う。
【解決手段】イニシエータ（１０１＿０〜１０１＿２）、ターゲット（１０２）及び調停回路（１０３）を有する半導体装置（１０）であって、調停のための処理単位の時間と前記処理単位の時間に許容される最大転送量とをレジスタ（１０９、１１０）に格納し、当該格納した値に基づき、前記処理単位の時間毎に、夫々のイニシエータの残り時間（２０２）と残りデータ量（３０２）を演算し、当該演算結果から優先度（１１３＿０〜１１３＿２）を繰り返し生成する。ターゲットに対するイニシエータのアクセス要求が競合した場合には、夫々のイニシエータの前記優先度を比較し、いずれかのイニシエータに対してアクセスの許可を発行する。 （もっと読む）

【課題】バンド幅を無駄なく使用することにより、バンド幅不足によるメモリアクセス装置の動作の異常を防止する。
【解決手段】必要バンド幅取得部１４０は、機能ブロック１１０毎に設けられ、それぞれが、水平同期信号の水平周波数及び１周期あたりの有効画素数に基づいて、対応する機能ブロックの必要バンド幅を示す必要バンド幅情報を出力する。メモリバス調停部１３０は、必要バンド幅情報に基づいて、複数の機能ブロック１１０の必要バンド幅の合計を算出し、複数の機能ブロック１１０の必要バンド幅の合計がデータバスの全体バンド幅を超えているか否かを判定する。必要バンド幅の合計が全体バンド幅を超えていると判定された場合には、複数の機能ブロック１１０の少なくとも１つの必要バンド幅が削減される一方、必要バンド幅の合計が全体バンド幅を超えていないと判定された場合には、複数の機能ブロック１１０が必要バンド幅算出時の必要バンド幅を使用してアクセスを行う。 （もっと読む）

【課題】複数プロセッサのメモリへのアクセス性能保証を実現する。
【解決手段】複数のプロセッサに優先度を設定し、複数のプロセッサの夫々についてメモリＩ／Ｆ内で発生した待ちサイクルを計測し、計測した値に基づき優先度の低いプロセッサからの要求を受理しないようにアービタを用いて複数のプロセッサ毎のメモリへのアクセスを制御することとした。 （もっと読む）

【課題】プロセッサの内蔵メモリに対して、小規模で常に優先かつ高速なメモリへのデータ入出力機構を実現する。
【解決手段】命令をパイプライン処理するプロセッサと、プロセッサに内蔵するメモリと、メモリに対し高い優先度でアクセスをする入出力制御手段からなる情報処理装置において、メモリアクセス調停方法は、プロセッサと入出力制御手段のメモリへのアクセスが競合した場合に、プロセッサに供給するクロックをウェイトさせるステップ（Ｓ５１２）と、入出力制御手段のメモリへのアクセスを実行するステップ（Ｓ５０６）と、入出力制御手段のメモリへのアクセス終了後にプロセッサのクロックウェイトを解除し、プロセッサのメモリへのアクセスを実行するステップ（Ｓ５０７、Ｓ５１１）からなる。 （もっと読む）

【課題】 データ転送のスループットの向上を図りながらも、各バスマスタがバス使用許可を取得するまでの待ち時間を極力短縮でき、かつ、バス使用効率の向上を図ることができるバス調停装置を提供する。
【解決手段】 バスマスタは、リード／ライトを行うデータのサイズを示すサイズ信号（例えばＣＤＳＺ）を与える。ステートマシン１５５は、サイズ信号に応じた数のバスサイクルを与えるので、バスマスタは、データを連続してリード／ライトできる。バスマスタが要求したサイズに応じた数のバスサイクルを単位として、必ず調停動作が行われる。サイズ信号はバスマスタが発行するので、データ転送に必要充分なサイズ情報の発行が可能であり、そうすると、ステートマシン１５５は、バスサイクルの最適な数を設定できる。 （もっと読む）

【課題】効率的にバスを使用すること。
【解決手段】バスにアクセスする優先度がそれぞれ異なる複数のバスマスターのうちの一つの注目バスマスターの保証転送帯域に対応するリクエスト許可数を記憶することと、前記バスにアクセス要求している前記注目バスマスター以外のバスマスターの数を、前記注目バスマスターのリクエスト許可数以内でリクエスト数として記憶することと、前記リクエスト数と同数の前記注目バスマスター以外のアクセス要求が処理された後に、前記注目バスマスターのアクセス要求を処理することと、を含む、バス制御方法。 （もっと読む）

【課題】ＣＰＵモジュールの接続台数に変更があっても、バス調停の必要なく、簡易にかつ容易に、各ＣＰＵモジュールにバス使用権を与えること。
【解決手段】本プログラマブルコントローラは、ＣＰＵ内蔵の複数のＣＰＵモジュール２と、上記各ＣＰＵモジュールが並列に多重接続される外部バス１と、を具備し、各ＣＰＵモジュール２は、それぞれ、外部バス１から所定データを入力し、内部で所定の並列演算を実行すると共に、各実行結果を外部バス１に制御データとして出力する一方、外部バスクロックに所定周期ごと順次的に同期して、当該外部バス１を使用してデータ伝送を行う。 （もっと読む）

本発明は、回路構成における、データシンクの少なくとも１つの集合と、データソースの少なくとも１つの集合との間のデータ交換を制御する方法、および回路構成に関し、当該回路構成は、少なくとも１つの調停ユニットを有する。さらに、調停ユニットは、所定の順番にしたがって、第１のデータソースのアドレス、および、要求信号を出力する第１のデータシンク（データシンク調停）を選択し、または、第１のデータシンクのアドレス、および、有効信号を出力する第１のデータソース（データソース調停）を選択する。第１のデータソースのデータは、第１のデータシンクに格納される。 （もっと読む）

【課題】電子システム内においてコンポーネントへのアクセス権を信頼性をもって実施するアクセス制御方法、デバイス及びアーキテクチャを提供する。
【解決手段】アクセス制御デバイスは、許可されないイニシエータとターゲットとのペア間において、バス上のデータ転送を禁止する。各々のターゲットに対する各々のイニシエータのアクセス許可を識別する許可マトリックスが維持される。アクセス・デバイスは、バスをモニタし、イニシエータ及び意図されたターゲットの識別情報を決定する。もしイニシエータがターゲットへの適切なアクセス権を有するならば、バス通信の発生が許可され、そうでなければ、通信は遮断され、エラー信号が発効する。更なるセキュリティを提供するために、アクセス制御デバイスに対してローカルであるイニシエータの識別子が、各々のイニシエータへの直接配線接続を介してアクセス制御デバイスへ通信される。 （もっと読む）

【課題】本発明は、データ転送を効率的に行うデータ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体に関する。
【解決手段】画像処理装置１は、メインＣＰＵ３を介したデータ転送要求が、複数のＤＭＡＣ２０ａ〜５０ａからあると、内部アービタ７０が、該データ転送要求に対して公平に所定転送期間だけデータ転送を許可するデータ転送の許可／不許可を制御するとともに、許可したデータ転送が該転送期間を経過すると、該ＤＭＡＣ２０ａ〜５０ａからのデータ転送要求をマスク期間だけマスクするマスク処理を制御する際に、メインＣＰＵ３の内部バッファのデータ量をフローコントロール処理時間毎に取得して、取得した内部バッファのデータ量に基づいてメインＣＰＵ３によるデータ転送状況を判定し、該判定結果に基づいてマスク処理を制御する。 （もっと読む）

【課題】優先度が比較的低いデバイスによるバスの使用が許可されない状態が継続することを防止することが可能なデータ転送装置を提供すること。
【解決手段】この装置１００は、バス１３０と、バスに接続された複数のデバイス１２０ａ，１２０ｂ，…と、デバイスによるバスの使用を制御するバス制御部１１０と、を備える。バス制御部は、デバイスにより送信された使用要求信号を受信する。バス制御部は、複数のデバイスから使用要求信号を受信した場合において、その使用要求信号を受信した時点である受信時点が第１の期間内にあるとき、第１の優先度が最大であるデバイスを選択し、一方、当該受信時点が当該第１の期間と異なる第２の期間内にあるとき、当該第１の優先度と異なる第２の優先度が最大であるデバイスを選択する。バス制御部は、選択されたデバイスへ、バスの使用を許可する旨を表す使用許可信号を送信する。 （もっと読む）

【課題】複数のＩＰコアによりバスが共用される場合におけるバスの使用のリアルタイム性を保証し、さらにバスの使用効率の向上を図る。
【解決手段】複数のＩＰコア３０によるバスの使用権を制御する装置であって、主制御部１０と、個々のＩＰコア３０に対応して個別に設けられた副制御部２０とを備える。主制御部１０は、所定のタイム・スライスに基づいて予め定められたスケジュールにしたがって、各々のＩＰコア３０とバスとの間の接続を切り替える。副制御部２０は、主制御部１０の制御下で、このスケジュールにしたがって、ＩＰコア３０によるバスの使用を制御する。 （もっと読む）

【課題】排他処理に伴って抑止されるべきアクセス要求を調停前に排除することができ、調停によって受理されるべきアクセス要求を早く確定することができる半導体装置を提供する。
【解決手段】排他的アクセスの対象となるアドレス情報などを排他情報バッファ（８１）に保持し、イニシエータ（６０，６１，６２）が出力するアドレス情報と前記保持されたアドレス情報を比較する。これにより、排他的アクセスの対象であるアドレスを対象とするピンポイントの排他処理を実現する。調停処理に先立って排他処理に伴うアクセス要求の排除を行う。このため、排他処理に伴って抑止されるべきアクセス要求が調停処理されることを防止し、イニシエータがアクセス要求を行ってからアクセス要求が受理されるまでの時間を短くすることが出来る。 （もっと読む）

【課題】バスの使用要求を抑制してバスの占有によるオーバーヘッドを低減するマルチコアシステム等を提供すること。
【解決手段】複数のＣＰＵコア１２、メモリ１４及び入出力インターフェイス１３が共通のバス１５を介して接続され、バスの使用権をバスアービタ１６が調停するマルチコアシステム１００において、プログラムの実行単位であるスレッドを第１、第２のＣＰＵコアに割り当てるスケジューラ２２と、第１のＣＰＵコアによるスレッドの実行に伴いメモリ１４にアクセス中か否かのアクセス情報を提供するメモリ状態提供手段２３と、アクセス情報に基づき、第２のＣＰＵコアのスレッドが切り替わる毎にメモリにアクセス中か否かを判定し、アクセス中の場合、第２のＣＰＵコアによるスレッドの実行前に、１つのスレッドの実行時間よりも短い時間だけ継続するアイドル状態を第２のＣＰＵコアに割り当てるアイドル状態挿入手段２４と、を有する。 （もっと読む）

【課題】低優先度のプロセッサが行うバスアクセスにより高優先度のプロセッサのアクセス性能が低下されるのを抑制若する。
【解決手段】第１のプロセッサ（１００）が第１の信号によって第２のプロセッサ（２００−ｋ）に調停開始要求を送信する。調停開始要求を受け取った第２のプロセッサはメモリ管理機構（２７０−ｋ）によいバスアクセスを禁止し、調停要求を受け取る前に実行していたタスクの実行を再開する。第２のプロセッサがバスアクセスを伴う命令を実行したときは、当該第２のプロセッサのメモリ管理機構が当該アクセスを中止し、例外処理を要求して、第１のプロセッサから第２の信号によって調停終了通知を受信するまで待機する。第２のプロセッサは第１のプロセッサから調停終了通知を受信すると、そのメモリ管理機構をアドレス変換可能な状態に復帰させ、タスクの実行を再開する。このタスクの実行はバスアクセスを伴う命令からの再開となる。 （もっと読む）

【課題】リソースへのアクセス要求が発生していない状態でも、最低必要なアクセスバンド幅を維持するデータ転送制御装置および方法を提供する。
【解決手段】リソース転送バス(20)の状態が“待機中”であることを空時間監視部(7)が検知すると(ST10でNo)、分割転送指示部(6)は、単位時間(T)に必要なデータ転送量(M)の転送完了時間を分割なし(T₀)，分割あり(T₁)のそれぞれの場合について予測し(ST20,ST30)、その結果に応じて分割転送指示(21,22,23)をマスタ(1,2,3)に与える(ST40,ST50)。分割転送指示(21,22,23)を受けたマスタ(1,2,3)は、その時点で蓄積されているデータを共有リソース(5)へ転送し(分割転送)、その後は平均転送レート(TR₁)にて共有リソース(5)へのデータ転送を実行する。これにより、単位時間(T)内に所定量(M)のデータをリソース(5)に転送できなくなる事態を防ぐことができる。 （もっと読む）