【課題】記憶媒体に存在するデータを複数のＣＰＵで共有する車載情報端末を提供する。
【解決手段】切替制御回路２４は、MAILBOXレジスタとパーティションレジスタを備えている。一方のＣＰＵがバス権を要求するときは、MAILBOXレジスタへバス権要求を示す値を書き込み他方のＣＰＵへバス権要求を通知する。他方のＣＰＵでは、MAILBOXレジスタを参照することにより、バス権を要求されていることがわかる。他方のＣＰＵがパーティションに対して何らかの変更を加えていた場合、パーティションレジスタの、変更を加えたパーティションに対応するビットを１にする。その後、MAILBOXレジスタを用いて他方のＣＰＵへＨＤＤアクセスを終えたことを通知する。通知を受け取ったＣＰＵは、パーティションレジスタを調べ、どのパーティションが更新されているのかを確認する。その後、必要に応じて、ＨＤＤから更新されたデータを読み込む。 （もっと読む）

【課題】マルチＣＰＵシステムにおいて、各ＣＰＵが、共有メモリにアクセス中でも、それぞれの内部バスに接続されている各種メモリの使用を可能として、また、各ＣＰＵ自体はバス調停を行う必要性をなくす。
【解決手段】本方式は、ＣＰＵ２１に内部バスＢ２１を介してＦＰＧＡ２６を接続し、ＦＰＧＡ１６，２６それぞれを外部バスＢ１３，Ｂ２３を介してモジュールバス３０に共通接続すると共に、ＦＰＧＡ２６にメモリバスＢ２２を介して共有メモリ２７を接続し、ＦＰＧＡ２６は、ＣＰＵ２１が共有メモリ２７にアクセス中でメモリバスＢ２２を占有中のときに、ＣＰＵ１１からアクセス要求があると、ＣＰＵ２１のアクセス優先、アクセス先着順、ＣＰＵ１１アクセス優先かの判断により、共有メモリ２７にＣＰＵ１１がアクセスするためのバス調停を行う。 （もっと読む）

【課題】専用の信号線を追加せずに、調停回路が備える調停制御用のレジスタを操作する車載情報端末を提供する。
【解決手段】電源オン直後は、メインＣＰＵ１０ＡおよびサブＣＰＵ１０Ｂが、切替制御回路２４と通信を行えない状態となっている。切替制御回路２４は、メインＣＰＵ１０ＡおよびサブＣＰＵ１０ＢがＡＴＡバス上に送信する、ＨＤＤ５０のレジスタへの書き込み信号を常時監視している。所定のレジスタへの書き込みが検知されたとき、切替制御回路２４はブリッジ回路２５および２６を制御し、切替制御回路２４が備えるレジスタへの読み書きを行えるようにする。これにより、メインＣＰＵ１０ＡおよびサブＣＰＵ１０Ｂから切替制御回路２４が備えるレジスタへ、バス権の要求などを行えるようになる。 （もっと読む）

【課題】処理速度を低下させることなく、システムバスの本数を削減する。
【解決手段】マスタモジュールがシステムバスを介して、スレーブモジュールに対してアクセスを行う場合のアクセス制御を行うアクセス制御手段を備えるバスアクセス回路装置であって、システムバスの数より多い数のマスタモジュールのそれぞれから要求信号が入力された場合に、入力された要求信号の中からいずれか１つの要求信号を選択し、該選択された要求信号を除く要求信号の中からいずれか１つを選択する動作を、該選択動作によって選択された要求信号の数がシステムバスの数になるまで繰り返し行う要求信号選択手段と、要求信号選択手段によって選択された要求信号を出力したマスタモジュールがスレーブモジュールに対してアクセスするのに必要な信号の授受をシステムバスを介して行う信号入出力手段とを備えた。 （もっと読む）

【課題】共通バス方式を使用する場合において、低コストを実現するだけでなく、効率よくバスを使用して高パフォーマンスを実現できるバス調停装置を提供する。
【解決手段】ＤＭＡデータ転送を制御するＤＭＡ制御手段によるＤＭＡアクセスと、ＣＰＵによるＣＰＵアクセスとの両方に共通で使用される共通バスと接続され、共通バスにおけるＤＭＡアクセスとＣＰＵアクセスとの間のバス調停を行うバス調停装置であって、ＣＰＵの処理量に応じて、ＤＭＡアクセスとＣＰＵアクセスとの間のバス調停の割合を変更する。 （もっと読む）

【課題】簡易的にバス使用権を分配する割合を変えて調停を行うことができるバス使用権の調停装置を提供する。
【解決手段】バスに接続されたバスマスタに与えるバス使用権を調停するための調停方法に対応する設定値を複数記憶するシフトレジスタ１１ａに記憶された複数の設定値から一の設定値を選択することによって、複数の調停方法から一の調停方法を選択する調停方法選択回路１１と、調停方法選択回路１１により選択された調停方法に従って、バスのバス使用権を与えるバスマスタを決定するバスマスタ決定回路１２と、バスマスタ決定回路１２により、調停方法選択回路１１により選択された調停方法に従って、バス使用権の決定が所定回数行われると、シフトレジスタ１１ａに記憶された複数の設定値から一の設定値を新たに選択するように調停方法選択回路１１を制御する制御部１３とを備える。 （もっと読む）

【課題】複雑・多機能化するデータ処理システムにおいて、データプロセッサがメモリインタフェースとは別にデータ転送を行うためのデータ転送インタフェースを実現する。
【解決手段】一のデータプロセッサ１０１に他のデータプロセッサ１００との接続を可能にするためのインタフェース手段１１９を設け、このインタフェース手段に、一のデータプロセッサ内の内部バス１０８に他のデータプロセッサをバスマスタとして接続可能にする機能を設け、内部バスにメモリマップされた周辺機能を前記インタフェース手段を介して外部より当該他のデータプロセッサが直接操作できるようにする。これにより、データプロセッサは、実行中のプログラムを中断することなく、別のデータプロセッサの周辺機能等を使うことが可能となる。要するに、一のデータプロセッサは別のデータプロセッサの周辺リソースを共有することが可能になる。 （もっと読む）

【課題】適切にアクセス権を与え、システム全体としてのスループットを向上する。
【解決手段】複数のバスマスタ１が共通のバス６に接続されて成るデータ転送システムに用いられる調停装置４において、調停部１４が、各バスマスタ１の読出しおよび書込みのバッファメモリ１２，１３のそれぞれデータ残量および空き容量に応じてアクセス権を調停するにあたって、さらに処理速度判定部１５を設けて、各バスマスタ１の処理回路１１の処理速度を判定し、前記調停部１４は、前記バッファメモリ１２，１３のデータ残量および空き容量と処理速度とに応じて、各バスマスタ１のアクセス権を調停する。したがって、読出し時のデータの欠乏や、書込み時のデータのオーバーフローに備えて、各バスマスタ１のバッファメモリ１２，１３を必要以上に大きくすることなく、各バスマスタ１に適切にアクセス権を与え、システム全体としてのスループットを向上することができる。 （もっと読む）

【課題】ラウンドロビン方式等のバス調停における上記不具合を解消でき、かつ簡易な構成で実現することができるデータ転送システム及びこれに用いるターゲット装置を提供する。
【解決手段】ターゲットデバイス３が、所定のリトライ応答回数をカウントするリトライカウンタ１７を有し、複数のイニシエータＡ，Ｂの各々との間でデータ転送を逐次実行するにあたり、データ転送が完了してビジー状態が解除された時点からリトライカウンタ１７が所定のリトライ応答回数をカウントするまで、リトライ応答させるための制御信号を出力し、この制御信号に従ってリトライ応答する。 （もっと読む）

【課題】複数の知的コアの自動統合を可能にするシステム・オン・チップ（ＳＯＣ）構造を提供する。
【解決手段】このＳＯＣ構造は、チップ上の共通バスに接続された複数のセルを組み込む。各セルは、機能コアと、機能コアに接続された自動統合ユニット（ＡＩＵ）とを組み込む。各ＡＩＵは、その機能コアに関する統合情報を、共通バスを介して他のセル内のＡＩＵに通信する。ＡＩＵ間の情報の交換は、統合ユニット自体またはコントローラによって制御される。受信した統合情報に基づいて、各ＡＩＵは、統合のために必要とされるどんな構成調節も自動的に行うことができる。さらに、この情報の交換に基づいて、各機能コアは、ＳＯＣ動作中に、必要に応じて対話することができる。そのようなＳＯＣ構造を形成する関連方法、およびそのようなＳＯＣ構造のための設計構造も提供される。 （もっと読む）

【課題】全体的なレイテンシを小さくし、かつシステム全体のメモリコストを削減することのできるマルチコアシステムを得る。
【解決手段】入力バッファ部５−１〜５−ｍは、各バスマスタ２−１〜２−ｍからの転送データを蓄積する。グリッドキューメモリ６は、バスマスタ２−１〜２−ｍの個数とバススレーブ３−１〜３−ｎの個数を乗じた数だけ転送データを格納可能で、これら格納した転送データを同時に出力することが可能に構成されている。グリッドキューメモリ６からの転送データは、クロスバ８によって調停され、バススレーブ３−１〜３−ｎに対応して設けられた出力バッファ部９−１〜９−ｎに出力される。 （もっと読む）

【課題】安価な構成にて複雑膨大な負荷を高速処理することが可能なマルチＣＰＵバス占有方式を提供すること。
【解決手段】共有メモリ５が接続されているバス１に複数のＣＰＵ２，３，４を接続すると共に、いずれかのＣＰＵをマスタＣＰＵ２、他のＣＰＵをスレーブＣＰＵ３，４となし、マスタＣＰＵ２により、バス解放、バス使用のウエイト、およびスレーブＣＰＵ３，４のバス占有許可を、所定のラダープログラムに従い、制御するシステム。 （もっと読む）

【課題】相互接続１６を介して通信するため、多数のデバイス４，６，８，１０，１２，１４を備えた集積回路２を提供する。
【解決手段】送信デバイス１８は、その繰り返しデータワード自体の代わりに、繰り返しデータワードの表示の使用を示す、サイドバンド信号を含んでいる。次いで、受信デバイスは、表示の受信に応じて、データワードの繰り返しパターンを構成することができる。これによって、相互接続１６によって消費される帯域幅を削減する。 （もっと読む）

【課題】バス調停を行うように構成されたデータ転送制御装置において、ソフトウェアを用いることなく簡単な構成で特定のアクセスの転送スピードを確保でき、パケットが連続にこなくてもコントローラの動作を阻害しないデータ転送制御装置を実現すること。
【解決手段】バス調停を行うように構成されたデータ転送制御装置において、バスに接続される特定のデバイスに、このバスに対してバスロックをかけるバスロック手段を設けたことを特徴とするもの。 （もっと読む）

【課題】マイクロプロセッサとＤＭＡマスターのメモリアクセスの際の処理待ち時間を少なくし、高速にメモリ読み出しを実行できるメモリアクセス制御装置を実現する。
【解決手段】マイクロプロセッサとＤＭＡマスターからのメモリアクセスを制御するメモリアクセス制御装置に関する。マイクロプロセッサとＤＭＡマスターからの読み出し要求を調停するアクセス調停手段と、アクセス調停手段の調停結果に従いメモリへ送るコマンド信号を生成するコマンド生成手段とを設け、アクセス調停手段が、マイクロプロセッサとＤＭＡマスターから同時に読み出し要求があったと判断した場合、コマンド生成手段は、マイクロプロセッサ用のコマンド信号とＤＭＡマスター用のコマンド信号を、定められた優先順位に従い連続してメモリへ送る構成とした。 （もっと読む）

【課題】リアルタイム性の要求される処理を所定時間以下で実施できると共に、リアルタイム性の要求される処理を行う場合の共通メモリへのデータアクセス量を必要以上に大きくすることなく、データ通信性能を確保することができるバス調停装置を得る。
【解決手段】リアルタイム性を要求される処理を実施する場合、ＣＰＵ１１の共通メモリ１５へのアクセスの際の優先順位を、リアルタイム性の要求されない処理を実施する際の処理と比較して高く設定すると共に、ＣＰＵ１１の優先度が高く設定されている場合は、共通メモリ１５へアクセスする際の最大バースト長を通常と比較して短くするよう、バス調停を実施する。 （もっと読む）

【課題】 伝送速度を一定に保つ必要がある映像データの伝送に影響を与えず、データバスの帯域を効率的に使用することを目的とする。
【解決手段】 映像データ処理装置１００が有するデータバス１０１のスロットの帯域幅を、映像データがコマ落ちしないで伝送できる帯域幅にし、制御部１０４はそのスロットに映像データを割当し、バスアービタ１０３がその割当されたスロットの映像データのみをラウンドロビンで伝送を許可することによって調停する。 （もっと読む）

【課題】複数のバスマスターが同一の資源にアクセスするコンピュータ装置において、いずれのバスマスターも該資源にアクセスしない無駄なタイミングの発生を抑制して、装置全体としての動作効率を向上させることができるバスマスターシステムを提供する。
【解決手段】本発明に係るバスマスターシステム１は、複数のバスマスター１０〜１５と、複数のバスマスターによって共有されるコンピュータ資源１７と、複数のバスマスターの各々に対応し、コンピュータ資源にアクセスしようとするバスマスターがデータを記録するフラグ２０〜２５と、固定タイミングに該当するバスマスターに対応するフラグにデータが記録されていれば該バスマスターにコンピュータ資源へのアクセスを許可し、記録されていなければ該バスマスター以外のバスマスターにコンピュータ資源へのアクセスを許可する調停装置１６とを有する。 （もっと読む）

【課題】本発明は、予め固定された優先順位を用い、かつ当該優先順位の他には資源要求装置間の関係を関知することなく、各資源要求装置へのサービス品質を管理する資源要求調停装置を提供する。
【解決手段】本発明の資源要求調停装置において、リクエストマスク部５０、５１は、それぞれメモリアクセス要求部８０、８１が必要最小頻度を超えて発行したメモリアクセス要求ＲＥＱをマスクし、調停部４０は、リクエストマスク部５０、５１によってマスクされなかったメモリアクセス要求ＲＲＥＱの一つを、予め固定された優先順位に従って承認する。これにより、当該優先順位の他には各メモリアクセス要求部間の関係を関知することなく、しかも、固定優先順位のごく簡便な調停によって、各メモリアクセス要求部が必要とする資源要求の承認頻度が保証される。 （もっと読む）

【課題】バスアービタを設けなくても、バスの競合状態を回避できる技術を提供すること。
【解決手段】プロセッサは、バスに接続され、前記バスの使用権を有する制御装置に、前記バスの使用権を要求するバス権要求信号を出力する出力手段と、前記制御装置から、前記バス権要求信号に対する応答としてバス解放応答信号が入力される入力手段と、前記解放信号が入力されてから第１の待ち時間が経過した後で前記バスに対してアクセスするバスアクセス手段とを有する。 （もっと読む）