【課題】セラミック素体にクラックが発生した場合であっても、導通不良の発生時期を遅らせることにより、長寿命化を図ることができるセラミック電子部品を提供する。
【解決手段】積層チップバリスタ１では、外部電極５１において、第２の内部電極３３の引出部分３３ａが接続される第１の領域６１と、ハンダ電極５３が接続される第２の領域６２とが同一の平面部において互いに重ならない位置に形成されている。このため、バリスタ素体１１側にクラックが発生した場合であっても、第２の内部電極３３の引出部分３３ａの断裂が生じることはなく、内部電極対２１から外部電極５１における第２の領域６２の外側部分を経由してハンダ電極５３に至る導通経路Ｒが維持される。したがって、クラックが進行してハンダ電極５３が完全に剥離してしまうまで、導通不良の発生時期を遅らせることが可能となる。 （もっと読む）

【課題】本発明は、静電気対策部品を回路基板に実装した際の回路基板上の静電気対策部品の取り付け位置における伝送線路の特性インピーダンスの落ち込みを小さくすることができる静電気対策部品の実装方法を提供することを目的とするものである。
【解決手段】本発明の静電気対策部品の実装方法は、絶縁基板１１の上面（上面保護樹脂層１７を有する面）側が回路基板２５に接するようにして裏面配線２０を上向きにして実装するようにしたものである。 （もっと読む）

【課題】
異種材料が複合化された磁性体及び誘電体複合電子部品を提供する。
【解決手段】
複数の磁性体シートが積層された第１領域と、複数の誘電体シートが積層された第２領域と、前記第１領域と第２領域の間に挿入される中間層であって、前記第１領域と第２領域を同時に焼成する時、物質の拡散を防止するＺｎ−Ｔｉ系物質が含まれている第３領域を含み、前記第１領域、第２領域及び第３領域が、一つの単一体に一体化されている磁性体及び誘電体複合電子部品を提供する。本発明によると、バリスター機能を含む低帯域フィルターを具現して、ＥＭＩ機能とともにＥＳＤ抑制効果を得ることができる。また、複合機能の単一チップ電子部品を簡単な工程で製造することができ、磁性体及び誘電体を構成する異種物質間での相互拡散を防止して、製品の耐久性及び電気的特性を確保することができる。 （もっと読む）

【課題】 チップ型サーミスタ及びこれを備えた回路基板において、基板の端部に温度測定対象物が配されても正確に温度を検出すること。
【解決手段】 端部に温度測定対象物１が配置される回路基板１２において前記端部から所定距離離間した位置に設けられた一対の導電ランド３上に実装されるチップ型サーミスタ１４であって、前記端部に一方の端面が配されるチップ状のサーミスタ素体１４ａと、該サーミスタ素体１４ａの一方の端面から所定距離離間した位置に設けられ一対の導電ランド３に金属融着材で接着される一対の外部電極１５と、を備えている。 （もっと読む）

【課題】 素子の厚みを増大させることなく十分にサーミスタ素体が保護され、しかも実装時や搬送時等における封止部分の剥がれも生じ難いサーミスタを提供すること。
【解決手段】 好適な実施形態のサーミスタ１０は、樹脂中に導電性粒子が分散されたサーミスタ層２と、サーミスタ層２を挟むように対向配置され、それぞれ外周部がサーミスタ層２よりも面方向に張り出している一対の電極１と、一対の電極１の対向領域内に、サーミスタ層を囲むように配置された樹脂３とを備える。 （もっと読む）

【課題】積層ずれが抑制された積層電子部品の製造方法を提供すること。
【解決手段】積層電子部品の製造方法は、以下の工程を含んでいる。乾燥させたグリーンシート１８で構成されるブランクシート２２Ｂと、乾燥させたグリーンシート１８及びその上に設けられた電極パターン２０で構成される電極シートＡと、を形成する。電極パターン２０を挟むように電極シートＡとブランクシート２２Ｂとを積層して、中間シート積層体２６を形成する。中間シート積層体２６を複数積層して、シート積層体２８を形成する。シート積層体２８を焼成する。 （もっと読む）

【課題】 温度を精度良く検知することが可能な積層型セラミック素子及びその実装構造を提供すること。
【解決手段】 ＮＴＣコンデンサ１は、複数の絶縁体層１６〜１８が積層されたコンデンサ素体１５と、コンデンサ素体１５内に配置された第１〜第３の内部電極１９、２０、２１〜２４と、コンデンサ素体１５の外表面に配置された第１〜第３の端子電極１１〜１４とを備える。第１の内部電極１９は、第１の端子電極１１にのみ接続され、第２の内部電極２０は、第２の端子電極１２にのみ接続され、第３の内部電極２１、２２は、第３の端子電極１３にのみ接続され、第３の内部電極２３、２４は、第３の端子電極１４にのみ接続される。第３の内部電極２１〜２４は、第１及び第２の内部電極１９、２０の何れとも絶縁体層１６〜１８の積層方向に対向しない （もっと読む）

互いに上下に配置された誘電層２と電極層３とからなる積層体１を有する、電気的多層構成要素が明記される。ここに、同一の電気的極性をもつ電極層が積層体の側部面に配置された外部接点５ａ、５ｂに共に接触する。積層体に焼結され、セラミック抵抗材料を含む抵抗器４が積層体の端部面上に配置される。 （もっと読む）

酸化パラジウムを含む内部電極２が付されたグリーンホイル積層体が焼結される、多層素子１の製造方法が記載される。焼結された積層体は、さらなる加熱段階で焼結積層体へと焼成される、外部電極３のための銀ペーストを２面以上に付されて提供される。 （もっと読む）

【課題】外部電極に端子電極がめっき形成されるときに、多孔質素体の表面へのめっき付着を十分に抑止でき、製品の信頼性低下を防止することが可能な積層電子部品およびその製造方法を提供する。
【解決手段】積層電子部品１は、セラミックスからなり複数の空孔を有する多孔質素体２と、多孔質素体２内に形成された複数の内部電極３とを含む積層体４を有するＰＴＣサーミスタであり、多孔質素体２と内部電極３が積層された単位構造１０を少なくとも１つ備えたものである。内部電極２には、外部電極５，５が接続されており、更にその上に端子電極７，７がめっきにより形成されている。多孔質素体２の複数の空孔には、付加重合型の樹脂が充填されている。 （もっと読む）

【課題】外部電極に端子電極がめっき形成されるときに、多孔質素体の表面へのめっき付着を十分に抑止でき、製品の信頼性低下を防止することが可能な積層電子部品およびその製造方法を提供する。
【解決手段】積層電子部品１は、セラミックスからなり複数の空孔を有する多孔質素体２と、多孔質素体２内に形成された複数の内部電極３とを含む積層体４を有するＰＴＣサーミスタであり、多孔質素体２と内部電極３が積層された単位構造１０を少なくとも１つ備えたものである。内部電極２には、外部電極５，５が接続されており、更にその上に端子電極７，７がめっきにより形成されている。多孔質素体２の複数の空孔には、樹脂が６０％以上の充填率で充填されている。 （もっと読む）

【課題】改良されたプリント回路基板レベルの過電流回路保護装置を提供する。
【解決手段】回路保護装置は、正の温度係数（ＰＴＣ）サーミスタ層と並列に置かれたヒューズ素子を含む。ヒューズ素子とＰＴＣサーミスタ層は、ＦＲ−４またはポリイミド基板のような１つまたは２つ以上の絶縁基板上に設けられる。第１及び第２の導体は、ヒューズ素子とＰＴＣサーミスタ層とを電気的に並列に接続し、これにより電流は最初は正常動作下で主にヒューズ素子及びＰＴＣサーミスタ層を通して低い電圧降下で流れ、ヒューズ素子の開放後は、正常動作下でＰＴＣサーミスタ層を通して高い電圧降下で流れる。 （もっと読む）

【課題】電圧非直線特性を良好に維持しつつ、低静電容量化を図ることが可能なバリスタを提供すること。
【解決手段】積層チップバリスタは、電圧非直線性抵抗体層と、電圧非直線性抵抗体層を挟むように配置された内部電極と、を備えている。電圧非直線性抵抗体層を構成する電圧非直線性抵抗体磁器組成物は、酸化亜鉛を主成分として含む第一相Ｐ１と、ＣａとＳｉとの酸化物からなる第ニ相Ｐ２とが混在してなる混相を含んでいる。 （もっと読む）

【課題】バリスタ機能が低下しない、特にＥＳＤ耐量が低下しない積層型複合電子部品を提供すること。
【解決手段】積層型複合電子部品Ｅ１は、インダクタ部２３とバリスタ部３７とを備えている。インダクタ部２３は、非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄが積層されてなる第１の焼結体と、第１の焼結体の内部に配されたコイル導体１８、１９とを有している。バリスタ部３７は、バリスタ層２６ａ〜２６ｊが積層されてなる第２の焼結体と、ホット電極３０及びグランド電極２８ａ，２８ｂとを有している。第１の焼結体と第２の焼結体とは一体焼成されている。第１の焼結体のうち、コイル導体１８とコイル導体２０との間に挟まれた領域、及びコイル導体１８，２０それぞれの内側の領域は、磁性体又は非磁性体からなると共に、Ｃｕ成分をＣｕＯに換算して０．０５モル％〜２モル％含有するフェライト材料を含んでいる。 （もっと読む）

【課題】電圧非直線特性を良好に維持しつつ、低静電容量化を図ることが可能な電圧非直線性抵抗体磁器組成物、電子部品、及び積層チップバリスタを提供すること。
【解決手段】電圧非直線性抵抗体層１１を構成する電圧非直線性抵抗体磁器組成物は、酸化亜鉛を含む主成分と、希土類金属の酸化物を含む第１副成分と、Ｃａの酸化物を含む第２副成分と、Ｓｉの酸化物を含む第３副成分と、を有している。主成分１００モルに対する第２副成分の比率は、Ｃａに換算して、２原子％≦第２副成分＜８０原子％である。主成分１００モルに対する第３副成分の比率は、Ｓｉに換算して、１原子％≦第３副成分＜４０原子％である。ＣａとＳｉとの原子比（Ｃａ／Ｓｉ）は、１以上である。 （もっと読む）

【課題】低い室温抵抗率と大きいジャンプ特性とを高水準で両立可能な積層型ＰＴＣサーミスタを提供すること。
【解決手段】積層型ＰＴＣサーミスタ１は、半導体セラミック層２と内部電極３とが交互に積層されている本体４と、この本体４の両端面４ａ，４ｂにそれぞれ設けられ、内部電極３と電気的に接続されている一対の外部電極５ａ，５ｂとを備える。半導体セラミック層２は、チタン酸バリウム系化合物の結晶粒を含む多孔質の焼結体で構成されており、該焼結体の粒界及び空隙部の少なくとも一方に、アルカリ金属元素が偏在している。 （もっと読む）

【課題】耐候性に優れ、構造が簡単で且つ加工成形が容易である表面実装型過電流過熱保護デバイスを提供する。
【解決手段】 本発明は、高分子複合導電材料からなるPTCチップ（６）と、PTCチップを埋め込みる層状シェルを含む。シェル構造は内層、中間層、外層から構成される。内層はPTCチップを収納できるスペースを置く基板（７）である。中間層は、基板の上下に放置された各一枚の蓋板（４，９）からなる。蓋板と基板の間に半分の導電フィルム（５、８）を入れ、PTCチップの二つの電極と接触させる。外層は蓋板の外側に貼り付けた二つの半田パッド（１、２、１０、１１）と半田付き防止フィルム（３、１２）からなる。二つの端子はシェルの両端に設けられ、それぞれに半田パッドと導電フィルムを接続させる。 （もっと読む）

【課題】高速差動伝送回路における静電気対策に適した静電気対策部品を提供することを目的とする。
【解決手段】セラミック焼結体２００に、第１の入力用外部電極と第１の出力用外部電極とに電気的に接続する第１の抵抗体２０５ａを形成し前記第１の出力用外部電極とグランド用外部電極とに電気的に接続する第１のバリスタ２０４ａを形成し、第２の入力用外部電極と第２の出力用外部電極とに電気的に接続する第２の抵抗体２０５ｂを形成し前記第２の出力用外部電極と前記グランド用外部電極とに電気的に接続する第２のバリスタ２０４ｂを形成した静電気対策部品であり、これにより、差動インピーダンスの変動を小さくすることができ、高速差動伝送回路における伝送特性と静電気パルスに対する吸収抑制効果がともに良好で、高速差動伝送回路における静電気対策に適した静電気対策部品となる。 （もっと読む）

【課題】差動伝送回路のような信号遅延時間をできる限り一致させることが必要な回路で用いられる電子部品において、静電容量値の差が確実に所望の範囲内に入る積層バリスタの製造方法並びにその選別装置を提供する。
【解決手段】複数のバリスタ要素を有する積層バリスタの各バリスタ要素の静電容量値を測定する容量測定部と、前記各バリスタの静電容量値の差を計算し、あらかじめ決められた所定の容量値差との比較を行う演算部と、前記所定の容量値差よりも前記各バリスタの静電容量値差が大きな積層バリスタを除外する選別部とを有する積層バリスタの選別装置により複数のバリスタ要素から選ばれた２個または２個以上のバリスタ要素の容量値の差があらかじめ決められた所定の値の範囲内になるように選別を行う。 （もっと読む）

【課題】はんだ濡れ性、耐はんだ喰われ性、耐衝撃性、及び、熱サイクル環境下での接続信頼性に優れた外部電極を備えるセラミック電子部品を提供すること。
【解決手段】積層チップバリスタは、バリスタ素体１１と、バリスタ素体１１に配置された外部電極５１と、を備えている。外部電極５１は、第１の電極層５１ａと、第２の電極層５１ｂとを有している。第１の電極層５１ａは、バリスタ素体１１の外表面上に形成され、Ａｇ及びガラス物質を含んでいる。第２の電極層５１ｂは、第１の電極層５１ａ上に形成され、Ｐｔを含むと共に複数箇所において第１の電極層５１ａに至る孔５３ｃが形成されている。 （もっと読む）