表面実装部品（１００）の製造方法は、Ｂ段階の上層（３００）と下層（３１５）と、開口部を有するＣ段階の中間層（３１０）とを含む複数の層を準備する工程を含む。コア部品（３０５）は、開口部に挿入され、それから、上層および下層は、それぞれ中間層の上下に配置される。これらの層はＣ段階になるまで硬化される。コア部品は、約０．４ｃｍ^３・ｍｍ／ｍ^２・ａｔｍ・ｄａｙよりも小さい酸素透過率を有する酸素遮蔽材料により実質的に囲まれる。
（もっと読む）

【課題】寸法精度、形状精度が高く、また緻密でボイド等がなく、かつ形成も容易な端子電極を備える電子部品およびその製造方法を提供する。
【解決手段】端子電極を形成すべき端面１６ａ、１６ｂを有する素子本体１６を、該素子本体１６が端面１６ａ、１６ｂに略垂直な方向に嵌入される保持孔４２が複数個設けられた保持板４０の各保持孔４２に、素子本体１６の端面１６ａ、１６ｂと保持板４０の板面４０ａ、４０ｂが略面一になるように保持させるとともに、素子本体１６の端面１６ａ、１６ｂに導電性接着シート２６を積層して一体に接着させ、次いで、保持板４０の各保持孔４２の周縁部に沿って導電性接着シート２６を切断し、各端面１６ａ、１６ｂに端子電極１８を形成する。 （もっと読む）

【課題】Ｂ値と抵抗値とを広い範囲にわたり変えることができるエレクトロセラミックＴＮＣデバイスの提供
【解決手段】なる材料からなるそれぞれ少なくとも１つの第１の空間的に形成されたセラミック部分領域と少なくとも１つの第２の空間的に形成されたセラミック部分領域とを有する基体を有し、第１のセラミック部分領域の材料と第２のセラミック部分領域の材料とはそれぞれ負の温度係数を有する抵抗を有し、少なくとも１つの第１のコンタクト層と第２のコンタクト層とが基体の表面上に設けられていて、２つのセラミック部分領域は第１のコンタクト層と第２のコンタクト層との間に配置されていて、かつ基体中に間隔を置いて配置された複数の導電性電極層が存在し、この導電性電極層はそれぞれコンタクト層の一方と導電性に接続していて、２つの電極積層体を形成し、前記の電極積層体はそれぞれ一方のコンタクト層と接触している電気デバイス。 （もっと読む）

【課題】ノイズの除去、挿入損失などの周波数特性が向上した積層チップ素子を提供する。
【解決手段】積層チップ素子は、両対向端部の方向にそれぞれ離れた第１及び第２の導電体パターンが、各単位素子ごとにそれぞれ配置されるように連続的に複数形成された少なくとも１枚の第１のシートと、両対向端部の方向と交差する方向に第３の導電体パターンが複数の単位素子を跨いで形成された少なくとも１枚の第２のシートと、第１及び第２のシートの上に各単位素子ごとにそれぞれ形成された複数の抵抗体パターンと、を含み、第１のシート及び第２のシートは交互に積層され、第１の導電体パターンと第３の導電体パターンとが重なり合う領域の面積、及び第２の導電体パターンと第３の導電体パターンとが重なり合う領域の面積がそれぞれ異なる。 （もっと読む）

【課題】 リニアサーミスタにおいて、熱結合端子が高電圧回路に接合されていても高電圧回路と温度検出回路との高い絶縁性を確保すること。
【解決手段】 サーミスタ素子部１と該サーミスタ素子部１に接続された第１の抵抗２及び第２の抵抗３とが設けられた複合サーミスタチップ１１と、該複合サーミスタチップ１１に電気的に接続されたグランド端子ＧＮＤ、電源端子ＶＣＣ、出力端子ＯＵＴ、複合サーミスタチップ１１に電気的に絶縁されている熱結合端子５を有したリードフレーム６と、複合サーミスタチップ１１を封止した直方体形状の樹脂封止部７と、を備え、樹脂封止部７の一つの側面に、グランド端子ＧＮＤと電源端子ＶＣＣと出力端子ＯＵＴとが配されていると共に、この側面の反対側の側面に熱結合端子５が配されている。 （もっと読む）

【課題】優れた電圧非直線性を有する電圧非直線抵抗体を低不良率で提供すること。
【解決手段】酸化亜鉛粒子と、亜鉛及びアンチモンを主成分とするスピネル粒子と、酸化ビスマス相とから主として構成される焼結体からなり、酸化ビスマス相中にカリウム及びナトリウムからなる群から選択される少なくとも１種のアルカリ金属が存在し且つ焼結体における正方晶Ｂｉ₁₆ＣｒＯ₂₇の（１２３）面のＸ線回折ピーク強度（Ａ）に対する立方晶Ｂｉ₃₈ＣｒＯ₆₀の（３２１）面のＸ線回折ピーク強度（Ｂ）の比（Ｂ／Ａ）が０以上０．２４未満の範囲であることを特徴とする電圧非直線抵抗体である。 （もっと読む）

本発明は、少なくとも２個の外部電極（２，２´）を有する基体（１）を備える電気的多層コンポーネントに関する。電気的多層コンポーネントは、それぞれ１個の外部電極（２，２）に接続した、少なくとも第１および第２内部電極（３，４）を備える。本発明による電気的多層コンポーネントは、少なくとも第１内部電極（３）を包囲する、少なくとも１つのセラミックバリスタ層（５）を備える。本発明の電気的多層コンポーネントは、少なくとも１つの誘電体層（６）を備え、誘電体層（６）を、少なくとも１つのバリスタ層（５）と第２内部電極（４）との間に配置する。誘電体層（６）は、ガス状の媒体を充填する少なくとも１つの開口（８）を有する。 （もっと読む）

本発明は、以下の材料：Ｚｎを主成分として、Ｐｒを０．１〜３原子％の割合で、Ｙ，Ｈｏ，Ｅｒ，Ｙｂ，Ｌｕから選択される金属Ｍを０．１〜５原子％の割合で含む、バリスタセラミックに関する。
（もっと読む）

電気的多層コンポーネントは、外部接点（２, ２´）および内部電極（３, ４）を設けた基体１、第１内部電極３を設けたセラミックバリスタ層５、ならびにバリスタ層５に隣接する誘電体層６を有する。誘電体層６には、少なくとも１つの開口８を設け、半導体材料または金属材料で充填する。 （もっと読む）

本発明は、Ｚｎを主成分として、Ｐｒを０．１〜３原子％の割合で含む、バリスタセラミックに関する。
（もっと読む）

【課題】静電容量が小さく、且つ、放電特性に優れるのみならず、耐熱性及び耐候性が高められた、静電気対策素子等を提供すること。
【解決手段】絶縁性基板１１上において相互に離間して対向配置された電極２１，２２の間に、絶縁性無機材料３２のマトリックス中に導電性無機材料３３が不連続に分散したコンポジットである機能層３１を配設する。 （もっと読む）

【課題】大規模な装置や複雑な方法を要することなく、リード線の先端部分の加工と金属線からの被覆除去を効率よく行うことができ、かつ電子部品がダメージを受けることもなく、接合強度や電気接続の信頼性を確保できるリード線付き電子部品を短時間で効率良く製造できるようにする。
【解決手段】第２のリード線６ｂを所定長さに切断すると同時に、第１のリード線６ａの先端部両側面２０、２１及び第２のリード線６ｂの先端部外側面２２の絶縁部材８ａ、８ｂを除去する。先端部を加圧して平坦状に形成すると共に、絶縁部材８ｂが除去された終端部分に対応する箇所に切込みを入れる。第１及び第２のリード線６ａ、６ｂの各先端部をはんだ槽に浸漬し、先端部の絶縁部材８ａ、８ｂを溶融除去すると共に、第１及び第２の金属線露出部にはんだを塗布した後、第１及び第２の金属線露出部とサーミスタとを加圧・加熱して接合する。 （もっと読む）

【課題】導通不良の発生時期を遅らせることにより、長寿命化を図ることができるセラミック電子部品を提供すること。
【解決手段】積層チップバリスタ１では、外部電極５１が、第２の内部電極３３の引出部分３３ａが接続される第１の領域６１を含む第１の面５３と実装用の半田電極５７が接続される第２の領域６２を含む第２の面５５とを有し、第１の領域６１は、第１及び第２の面５３，５５に垂直な方向からみて、第２の領域６２の輪郭の一部を跨ぐように位置する。このため、半田電極５７の形成位置に対応してバリスタ素体１１にクラックが発生するような場合であっても、内部電極３３の引出部分３３ａにより、第１の領域６１がクラック発生の起点となることが回避され、内部電極３３から半田電極５７に至る導通経路が維持される。 （もっと読む）

【課題】本発明は、ショート不良が発生しにくく、かつ初期抑制ピーク電圧も低く、さらには静電気等の過電圧の繰り返し印加に対する耐久性にも優れている過電圧保護部品を提供することを目的とするものである。
【解決手段】本発明の過電圧保護部品は、絶縁基板１１の上面に形成され、かつギャップ１５を隔てて対向する一対の下部電極１３，１４と、前記ギャップ１５を覆うように形成された過電圧保護材料層とを備え、前記過電圧保護材料層をギャップ１５を覆う第１の過電圧保護材料層１６と、この第１の過電圧保護材料層１６上に重なるように形成された第２の過電圧保護材料層１７とにより構成し、かつ前記第１の過電圧保護材料層１６に含まれる導電性粒子の濃度を第２の過電圧保護材料層１７に含まれる導電性粒子の濃度よりも高くしたものである。 （もっと読む）

【課題】ＥＳＤに対する耐性が高く、しかも容易にショートしない積層型セラミック電子部品を提供する。
【解決手段】半導体セラミック層１０と内部電極１２ａ〜１２ｃ，１４ａ〜１４ｃとが交互に積層された素子本体４と、前記素子本体の端部に形成された複数の端子電極６と、を有する積層型セラミック電子部品２であって、前記端子電極６と、該端子電極の極性と異なる極性を有し、最外に配置された内部電極１４ａと、の最短距離をｄ（ｄ１）とし、極性の異なる内部電極間の最短距離をｔ（ｔ１）とすると、前記ｄおよびｔが、ｄ／ｔ≦０．９６である関係を満足する。 （もっと読む）

【解決手段】多層式電気部品は、交互に積層された複数のセラミック層（２）と複数の電極層（３）とを有する単一の基体（１）を備える。基体（１）は、互いに対向する２つの端面（４，４’）と、互いに対向する２つの側面（５，５’）とを備える。多層式電気部品は、複数の外部電極（６，６’）と、電極層（３）に配置された複数の内部電極（７，８，９）とを備え、複数の内部電極（７，８，９）が、少なくとも部分的に重なり合って重複領域を形成している。内部電極（７，８，９）のそれぞれは、外部電極（６，６’）に割り振られている。端面（４，４’）の一方から延びる少なくとも１つの第１内部電極（７）は、端面（４，４’）の他方から延びる少なくとも１つの第２内部電極（８）と重なっている。側面（５，５’）の１つから延びる少なくとも１つの第３内部電極（９）が第１内部電極（７）及び第２内部電極（８）に重なっている。 （もっと読む）

【課題】抵抗体の抵抗値をリニア正温度係数チップ抵抗器の特性を損なうことなく高くすることができるとともに、抵抗体のＥＳＤ特性を向上させることができ、従来からリニア正温度係数チップ抵抗器の抵抗体に使用される抵抗体ペーストを変えることなく上記の各作用効果を得ることができるリニア正温度係数チップ抵抗器を提供する。
【解決手段】抵抗体３０は、電極間方向と直角の方向に形成された４つの帯状部３２ａ、３２ｂ、３２ｃ、３２ｄと、隣接する帯状部間に設けられ隣接する帯状部間を接続する帯状部接続部３６ａ、３６ｂ、３６ｃとを有して、全体に蛇行状に形成され、帯状部接続部３６ｂの幅Ｓ１が帯状部接続部３６ａの幅Ｓ２及び帯状部接続部３６ｃの幅Ｓ３よりも大きく形成されている。なお、帯状部の数は４つ以上で、ターン部分が３つ以上であればよい。 （もっと読む）

【課題】静電容量が小さく且つ放電特性に優れた静電気対策素子とコモンモードフィルタとを組み合わせて構成された小型で高性能な複合電子部品を提供する。
【解決手段】複合電子部品１００は、第１及び第２の磁性基体１１ａ、１１ｂに挟まれたコモンモードフィルタ層１２ａ及び静電気対策素子層１２ｂによって構成されている。コモンモードフィルタ層１２ａは互いに磁気結合されたスパイラル導体１７，１８を備えている。静電気対策素子層１２ｂは、下地絶縁層２７の表面に形成されたギャップ電極２８，２９と、ギャップ電極２８，２９を覆う静電気吸収層３０とを備えている。ギャップ電極２８，２９は、磁性基体１１ａの表面に下地絶縁層２７を介して形成されている。静電気吸収層３０は低電圧放電タイプの静電気保護材料として機能し、静電気などの過電圧が印加された際に、この静電気吸収層３０を介して電極間で初期放電が確保される。 （もっと読む）

【課題】静電容量が小さく且つ放電特性に優れた静電気対策素子とコモンモードフィルタとを組み合わせて構成された小型で高性能な複合電子部品を提供する。
【解決手段】複合電子部品１００は、第１及び第２の磁性基体１１ａ、１１ｂに挟まれたコモンモードフィルタ層１２ａ及び静電気対策素子層１２ｂによって構成されている。コモンモードフィルタ層１２ａは互いに磁気結合されたスパイラル導体１７，１８を備えている。静電気対策素子層１２ｂは、下地絶縁層２７の表面に形成されたギャップ電極２８，２９と、ギャップ電極を覆う静電気吸収層３０とを備えている。ギャップ電極２８，２９のギャップはインダクタンス素子の導体パターンと重ならない位置に配置されている。静電気吸収層３０は低電圧放電タイプの静電気保護材料として機能し、静電気などの過電圧が印加された際に、この静電気吸収層３０を介して電極間で初期放電が確保される。 （もっと読む）

【課題】エネルギ耐量に優れた電流−電圧非直線抵抗体を提供することを目的とする。
【解決手段】電流−電圧非直線抵抗体１０は、酸化亜鉛を主成分とし、副成分として少なくともビスマス（Ｂｉ）、アンチモン（Ｓｂ）を含んだ混合物の焼結体２０を備える。また、電流−電圧非直線抵抗体１０における焼結体２０は、焼結体２０の微細構造を主に構成する通電成分である酸化亜鉛粒子の粒子間の最大離隔距離Ｄと酸化亜鉛粒子の平均粒径Ｚとの比（Ｄ／Ｚ）が０．５未満となるように構成されている。 （もっと読む）