【課題】電源制御の特性を低下させることなく、より小型な電源制御回路モジュールを提供する。
【解決手段】積層体２０の表面には、スイッチングレギュレータ用素子３１Ａ，３１Ｂ，３１Ｃ，３１Ｄおよびリニアレギュレータ用素子３２が間隔をおいて実装されている。積層体２０の誘電体層２０２，２０３の界面には、電極非形成部３００によって分離された内部グランド電極２２１１，２２１２，２２１３，２２１４，２２１５が形成されている。内部グランド電極２２１１，２２１２，２２１４，２２１５は、それぞれスイッチングレギュレータ用素子３１Ａ，３１Ｂ，３１Ｃ，３１Ｄに接続されている。内部グランド電極２２１３は、リニアレギュレータ用素子３２に接続されている。内部グランド電極２２１１，２２１２，２２１３，２２１４，２２１５は、それぞれ異なる外部グランド端子に接続されている。 （もっと読む）

【課題】 複数のメタライズ層に形成されている導電トラックで構成されているコイルによって発生する、垂直巻線軸に沿う磁界の一様性を高めることができるプリント基板を提供する。
【解決手段】 このプリント基板においては、垂直方向に連続している第１のメタライズ層と第２のメタライズ層とに形成されている導電トラック（９０、９２、１０２、１０４、１１４、１１６、１３０、１３２、１４０、１４２、１５０、１５２）の、メタライズ層に平行な１つの平面上への重ね合わせによって、互いに直交しており、かつメタライズ層に平行である軸ＸおよびＹを対称軸とする２軸対称性を有するパターンが形成され、重ね合わされる第１のメタライズ層および第２のメタライズ層の各々の単一または複数の導電トラックは、それだけでは、軸Ｘおよび／またはＹを対称軸とする軸対称性を有していない。 （もっと読む）

【課題】層間接続導体を形成する複数の接続端子が支持体に挿入されてなるる端子集合体を形成し、この端子集合体を配線基板に実装することで、層間接続導体を備えるモジュールを低コストかつ短い製造時間で製造できる技術を提供する。
【解決手段】層間接続導体を形成する柱状の接続端子１１および電子部品１０２を配線基板１０１上に実装し、樹脂封止してなるモジュール１００を製造する場合に、配線基板１０１の一方主面に、電子部品１０２を実装するとともに、複数の孔が形成された支持体１２に接続端子１１を挿入して成る端子集合体１０を実装し（第１実装工程）、実装された電子部品１０２ならびに端子集合体１０を樹脂層により封止する（第１封止工程）。こうすることにより、層間接続導体を有するモジュール１００を低コストかつ短い時間で製造できる。 （もっと読む）

【課題】接続端子の狭ピッチ化を図ることのできる配線基板及びその製造方法、及び半導体装置を提供する。
【解決手段】配線基板１１の表面となる第１の主面と、前記第１の主面とは反対側に位置する第２の主面とを備えた第１の絶縁層１４と、前記第１の絶縁層を前記第１の主面側から前記第２の主面側に貫通して設けられた開口部１４Ａと、前記開口部内から前記開口部の壁面を経由して前記第２の主面上に延出して設けられ、一体に形成された導体層と、前記導体層を被覆して前記第２の主面に設けられた第２の絶縁層２１と、前記第２の絶縁層に設けられたビア２４と、を有し、前記開口部内に設けられた前記導体層の、前記第１の主面に露出する部分が、接続端子１５となり、前記導体層の、前記開口部の壁面を経由して前記第２の主面上に延出して設けられた部分が、配線パターン１６となり、前記ビアが、前記第２の主面上に延出した前記配線パターンに接続されている。 （もっと読む）

【課題】コア基板の収容部内に内蔵部品を収容する際、複雑な加工を行うことなく内蔵部品の正確な位置決めが可能な部品内蔵配線基板を提供する。
【解決手段】部品内蔵配線基板１０は、コア基板１１と、コア基板１１を貫通する収容部２１と、収容部２１に収容された内蔵部品５０と、コア基板１１の上下に積層形成した配線積層部１２、１３とを備えている。収容部２１は、平面視で方向が異なる第１及び第２の内壁面を含むコア基板１１の内壁面２０によって画定され、内蔵部品５０は、第１及び第２の内壁面のそれぞれと部分的に接した状態で収容部２１に収容され、内壁面２０と内蔵部品５０との間隙部において内蔵部品５０が第１及び第２の内壁面と接していない領域に樹脂充填材Ｆが充填されている （もっと読む）

【課題】デバイス側の設計の自由度を増大させると共に、さらなる高アスペクト比および高精細化を可能とし、特に剥離に対する耐性を増すことができる部品内蔵基板を提供する。
【解決手段】部品内蔵基板１００は、概して、第２の基材４、スペーサ２、第３の基材５、第１の基材３が、この順で積層一体化された構造となっている。更に、スペーサ２および第３の基材５の層における中央部分は、これらに代わり、部品としてのＩＣ積層体が内蔵されている。ＩＣ積層体は、第１の内蔵ＩＣ１１と、第２の内蔵ＩＣ１２と、それらを接合するＩＣ接合剤１３とで構成されている。ここで、第１の内蔵ＩＣ１１は、電極１１１と、その電極１１１上に微小バンプ１１２とを含んでいる。また、第２の内蔵ＩＣ１２は、ウエハ状態のＩＣに形成された電極と、そのウエハの両面に形成された回路とを含んでいる。電極１１１部分の貫通孔には、層間接着剤４３が充填される。 （もっと読む）

【課題】ハンダ等の再溶融がなくなり、工程を簡略化可能な部品内蔵基板およびその製造方法を提供する。
【解決手段】第１積層基板１１の一方の面１１ａに第１電子部品Ｔ１を載置する第１電極１３と、第１積層基板に凹部１４を設け、第１積層基板内部の配線回路が凹部内に露呈され、第２電子部品Ｔ２の一端Ｔ２ａと接続する第２電極１６とを備える第１配線基板１７と、第２積層基板２１の一方の面に凹部２４を設け、第２積層基板内部の配線回路が凹部内に露呈され、第２電子部品Ｔ２の他端Ｔ２ｂと接続する第３電極２６とを備える第２配線基板２７と、を備えており、第１配線基板と第２配線基板との一方の面はそれぞれの凹部が互いに対向する内面に向いて開口するように配されており、各々の電子部品と各々の電極とは、導電性ペーストＰからなる層間導通部により接続される。 （もっと読む）

【課題】電子部品を内蔵するための開口部を小さくできる部品内蔵基板を提供する。
【解決手段】第１絶縁層３ｃに第１導電層４ｃ１と層間導通部１ｃ２が形成された第１の基板３Ａと、層間導通部１ｃ２と接続される電子部品２と、第２絶縁層３ｂに第２導電層４ｂ１が形成され、電子部品２を内蔵する位置に開口部６を有する第２の基板２Ａと備えた部品内蔵基板１０。第２導電層４ｂ１は、平面視枠状の枠状部７ｂ１を有する。開口部６は、枠状部７ｂ１の内側領域８ｂ１全域の第２絶縁層３ｂを厚さ方向に貫通して形成されている。 （もっと読む）

【課題】内蔵部品をビア導体を介して電気的に接続する際の接続信頼性を高めることが可能な部品内蔵配線基板を提供する。
【解決手段】本発明の部品内蔵配線基板１０は、コア基板１１に内蔵された板状の部品７０と、絶縁層と導体層とが交互に積層されたビルドアップ層１２（１３）を備えている。部品７０は、その両端部に側面部及び主面部を有する端子電極が形成され、主面部の側の絶縁層２０（２１）には、端子電極の側面部及び主面部と接続されるビア導体６０（６１）が形成されている。ビア導体６０は、下方の端子電極に近接するほどビア径が小さくなるテーパ状に形成され、端子電極の表面部との接続箇所におけるビア径が端子電極の主面部の長さよりも大きい。これにより、ビア導体６０と部品７０の端子電極との接続面積を拡大し、かつ位置ずれに対する許容度を高めることで、接続信頼性が向上する。 （もっと読む）

【課題】 基板の補強材にガラスクロスを用いた場合、マイグレーションの発生に伴う電気的特性の悪化を招き、また、キャビティ形成時にガラスクロスの切断加工が必要で製造コストのアップを招く。
【解決手段】 複合多層基板２０は、金属製材料からなる平板状のコア部材２１と、コア部材２１の表面と裏面を覆う表面側樹脂層２２および裏面側樹脂層２３と、表面側樹脂層２２および裏面側樹脂層２３のいずれか一方又は双方に形成された電極（第１及び第２の電極）と、コア部材２１の表裏を貫通して形成された無底穴２４または有底穴と、無底穴２４または有底穴に実装する電子部品２５とを備え、電子部品２５に対する電気的接続を第１の電極を介して行うようにし、コア部材に対する電気的接続を第２の電極を介して行うようにしたことを特徴とする。 （もっと読む）

【課題】
１枚の集合配線基板から同時に製造できる電子部品の数量減少を防ぎ、もって作業効率低下やコスト増といった問題を解決することができるとともに、平坦な配線基板に半導体素子が搭載され、他の回路基板に良好に実装することが可能な電子装置を安定して供給することが可能な集合配線基板を提供すること。
【解決手段】
半導体素子１５が搭載される搭載部８を上面中央部に有する複数の配線基板１０と、前記搭載部８を囲繞する大きさの複数の貫通口２４を有するフレーム２０とを備え、前記配線基板１０の上面周端部と前記フレーム２０の前記貫通口２４周辺部とを、前記搭載部８を前記貫通口２４から露出させるように接合して成ることを特徴とする集合配線基板３０。 （もっと読む）

【課題】放熱性の向上されたセラミック回路基板および電子装置を提供すること。
【解決手段】セラミック回路基板は、多層基板と、多層基板の上面または下面にろう材２によって接合された表層金属回路板３と、多層基板の内部に設けられた内層金属回路板４および金属柱５とを含んでいる。多層基板は、複数のセラミック基板１と複数のセラミック基板１の間に設けられた金属板11とを含んでいる。金属板11は、回路貫通孔11ａを有している。複数のセラミック基板１および金属板11は、互いにろう材によって接合されている。内層金属回路板４は、回路貫通孔11ａ内に設けられている。金属柱５は、複数のセラミック基板１に形成された貫通孔１ａ内に配置されており、内層金属回路板４にろう材によって接合された第１の端部と表層金属回路板３にろう材によって接合された第２の端部とを有している。 （もっと読む）

【課題】能動素子及び受動素子が基板の内部に実装された埋め込み回路基板において、夫々の素子の連結状態をテストするための基板構造及びそのテスト方法を提供する。
【解決手段】回路基板及び前記回路基板の内部に実装された素子のテスト方法が開始される。本発明の一実施形態による回路基板は、回路基板の内部に実装されて、一つ以上の接続端子を含む能動素子、一端が前記能動素子の接続端子のうち一つと電気的に連結されて、他端が前記回路基板の表面の信号パッドと電気的に連結される受動素子、及び前記受動素子の前記一端と電気的に連結されるテストパッドを含む。本発明によれば、能動素子及び受動素子が基板の内部に実装された場合にも夫々の素子の連結状態を効果的にテストすることができて、回路基板の不良の有無を容易に判別することができる。 （もっと読む）

【課題】接続信頼性に優れる配線基板の製造方法を提供する。
【解決手段】表面及び裏面を有し、表面に半導体チップＳが実装される配線基板１の製造方法であって、導体層２１，２２，３１，３２，１３１，１３２及び樹脂絶縁層３３，３４，１３３，１３４をそれぞれ１層以上積層し、表面側及び裏面側の表層にそれぞれ少なくとも１以上の接続端子Ｔ１，Ｔ１１を有するビルドアップ層３，１３を形成する工程と、表面側のビルドアップ層３４，１３４上にフィルム状の第１のソルダーレジストを積層して第１のソルダーレジスト層４を形成し、裏面側のビルドアップ層上に第１のソルダーレジスト層４よりも厚みの厚いフィルム状の第２のソルダーレジストを積層して第２のソルダーレジスト層１４を形成する工程と、を有する。 （もっと読む）

【課題】絶縁板中に半導体チップがフリップ接続で埋設、実装された部品内蔵配線板において、フリップ接続の信頼性向上、配線板としての機能性の保全、および低コスト化。
【解決手段】積層状の第１、第２の絶縁層と、第１の絶縁層上に設けられた最外層の第１の配線パターンと、第２の絶縁層上に設けられた他方の最外層の第２の配線パターンと、第２の絶縁層に埋設された、端子パッドを有する半導体チップと、第１の絶縁層と第２の絶縁層とに挟まれた、半導体チップ用の実装用ランドを含む第３の配線パターンと、端子パッドと実装用ランドとの間に挟設された導電性バンプと、半導体チップと第１の絶縁層および第３の配線パターンとの間に設けられた樹脂とを具備し、第１の配線パターンの第１の絶縁層側とは反対側および第２の配線パターンの第２の絶縁層側とは反対側が粗化されていない一方、第３の配線パターンの第２の絶縁層側の表面が粗化されている。 （もっと読む）

【課題】微細な配線層を有するにもかかわらず、低いオープン不良率を有し、且つ高い高温高湿信頼性を有する、積層セラミック配線基板を提供する。
【解決手段】面内導体の少なくとも一部がファインライン化され、ファインライン化された面内導体の断面形状を台形とし、且つ当該台形状の断面の高さａ、下底の長さｃ及び上底の長さｄ、並びに基板の主面に平行な面内において隣り合う面内導体の台形状の断面の下底の間隔ｂが特定の関係を満たすように構成する。 （もっと読む）

【課題】 多配線への対応及び電源強化を図りながら歩留まりが下がらない半導体実装部材を提供する。
【解決手段】 半導体実装部材１００を第２基板１１０と第１基板１０との２つのプリント配線板で構成するため、多配線への対応及び電源強化の目的で、１枚のビルドアップ基板の層数を増やしサイズを大きくするのと比較し、歩留まりが低下しない。第１基板１０と第２基板１１０との間に支持体１８８が介在するので、第１基板１０と第２基板１１０との間にアンダーフィルを充填させる必要が無い。 （もっと読む）

【課題】チップ状の電気素子及び膜素子を含む素子内蔵配線基板であって、これらの素子の接続距離を短縮化して高周波特性を改善するとともに、小型化及び高集積化された素子内蔵配線基板を提供する。
【解決方法】相対向して配置される一対の第１の配線層及び第２の配線層、並びにこれらの配線層間に配設された第１の絶縁層を有する両面配線基板と、両面配線基板の、第１の配線層と対向するようにして設けられた第３の配線層と、第１の配線層及び第３の配線層間に配設された第２の絶縁層と、第２の絶縁層内に配設されるとともに、第１の配線層に実装されたチップ状の電気素子と、第１の絶縁層上又は第１の絶縁層内において、第１の配線層と電気的に接続されるとともに、電気素子と相対向するようにして配設され、電気素子より外方に露出したトリミング領域を有する膜素子と、を具えるようにして、素子内蔵配線基板を構成する。 （もっと読む）

【課題】本発明は、電気的信頼性を改善した配線基板およびその実装構造体を提供することによって上記要求を解決する。
【解決手段】本発明の一形態にかかる配線基板３は、第１ネック構造１３ａを介して互いに接続した、酸化ケイ素を含む複数の第１無機絶縁粒子１４ａと、該第１無機絶縁粒子１４ａ同士の間に配された、シロキサン結合を骨格とする樹脂を含む樹脂部材１５とを有する絶縁層を備える。また、本発明の一形態にかかる実装構造体１は、上記配線基板３と、該配線基板３に実装された電子部品２とを備える。 （もっと読む）

【課題】チップ状の電気素子及び膜素子を含む素子内蔵配線基板であって、これらの素子の接続距離を短縮化して高周波特性を改善するとともに、小型化及び高集積化された素子内蔵配線基板を提供する。
【解決方法】相対向して配置される一対の第１の配線層及び第２の配線層、並びにこれらの配線層間に配設された第１の絶縁層を有する両面配線基板と、両面基板の、第１の配線層と対向するようにして設けられた第３の配線層と、第１の配線層及び第３の配線層間に配設された第２の絶縁層と、第２の絶縁層内に配設されるとともに、第１の配線層に実装されてなるチップ状の電気素子と、第１の絶縁層内又は第２の絶縁層内において、第１の配線層と電気的に接続されるとともに、電気素子と相対向するようにして配設され、電気素子より外方に露出したトリミング領域を有する膜素子と、を具える。 （もっと読む）