【課題】材料コストが安く、しかもパッケージとした際に、薄型化が可能で、異物の発生を抑制可能な電子部品素子搭載用基板及びその製造方法を提供する。
【解決手段】基材１４の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔６と、この非貫通孔６の底部に設けられた電子部品素子搭載部１２と、を有する配線基板２と、配線基板２の基材１４の一方の面上に接着層４を介して配置され、電子部品素子搭載部１２上に空隙部１５を形成するスペーサ層３と、スペーサ層３上に接着層４を介して空隙部１５を塞ぐように配置される蓋基板５と、を有する。 （もっと読む）

【課題】支持板の上に接続パッドを含む配線層を形成し、支持板を除去して接続パッドを露出させる方法で製造される配線基板において、半導体チップを信頼性よく接続できるようにすること。
【解決手段】絶縁層３０と、上面が絶縁層３０から露出し、下面と、側面の少なくとも一部とが絶縁層３０に接触して埋設された接続パッドＰと、接続パッドＰの外側周辺部の絶縁層３０に形成された凹状段差部Ｃとを含む。接続パッドＰの上面と絶縁層３０の上面とが同一の高さに配置される。 （もっと読む）

【課題】同一仕様の小型のプリント配線基板を１枚または複数枚用いて基板積層体とすることによって、高いインダクタンス値を有する小型の平面コイルおよび平面トランスを提供する。
【解決手段】同一仕様の複数枚のプリント配線基板１を交互に裏返し、その第１外層面１ａどうしを、或いは第２外層面１ｃどうしを当接させて順次重ね合わせて基板積層体Ｓを構築し、第１および第２選択接続部４１，４２間、第３および第４選択接続部４３、４４間に適宜接続部品である０Ωのチップ抵抗２７を装着すると共に、これらのプリント配線基板Ｐにおける第１導体部１１間を、また第６導体部１６間を順に接続していくことで、簡易に所望とするターン数の平面コイルを実現することができる。 （もっと読む）

【課題】樹脂充填材とコア基板との密着性を改善することにより、信頼性に優れた部品内蔵配線基板を製造することが可能な部品内蔵配線基板の製造方法を提供すること。
【解決手段】コア基板準備工程ではコア基板１１を準備し、収容穴部形成工程では収容穴部９０をコア基板１１に形成し、貫通穴部形成工程では貫通穴部１４を形成する。めっき層形成工程では、収容穴部９０の内壁面９１に対してめっき層９２を形成するとともに、貫通穴部１４の内壁面に対して、空洞部を有するスルーホール導体となるめっき層７１を形成する。収容工程では、部品１０１を収容穴部９０に収容する。樹脂埋め工程では、収容穴部９０の内壁面９１と部品側面１０６との隙間、及び、空洞部に対して、樹脂充填材９３を充填して埋める。 （もっと読む）

【課題】マザー基板から伝わる応力を分散し、マザー基板との接続性に優れた部品内蔵基板を提供する。
【解決手段】本発明の部品内蔵基板２０の樹脂層１２は、コア基板６と固着している面とは反対側の面に凹部１６が形成されている。マザー基板から部品内蔵基板２０に応力が伝わった場合、樹脂層１２に凹部１６が形成されているため、部品内蔵基板２０が撓みやすくなり、応力を分散させることが可能となる。その結果、マザー基板と接続している外部端子１１に係る応力が小さくなり、マザー基板と部品内蔵基板２０の接合性が向上する。 （もっと読む）

【課題】反りを低減可能な半導体パッケージ、及びその製造方法を提供する。
【解決手段】本半導体パッケージ１０は、第１の半導体チップ２０の回路形成面及び側面を封止する第１の封止絶縁層３２と、第１の封止絶縁層３２の前記回路形成面側の面である第１面に積層された配線層３３、３５、３７及び絶縁層３４、３６と、第１の封止絶縁層３２の前記第１面の反対面である第２面に搭載された第２の半導体チップ４０と、第２の半導体チップ４０を封止するように前記第２面に形成された第２の封止絶縁層４９と、を有する。 （もっと読む）

【課題】積層プリント基板に素子を内包したプリント基板の製造方法において、Ｓｎ系合金半田を内層の実装に使用した信頼性の高い素子を内包したプリント基板の製造方法を提供。
【解決手段】素子実装面側に所望の表面実装用の素子をSn系合金半田を使用して表面実装し、実装基板の半田表面および素子の電極表面のSnをSnのエッチング液で選択エッチングすることにより、半田表面に、および電極表面を構成する他の金属のリッチ層およびこの金属表面に酸化膜28を形成するとともに、半田表面表面および電極表面に凹凸を形成する。 （もっと読む）

【課題】積層される半導体チップの個数を増加させて高機能化を果たすとともに、薄板化の要求を満すことができるだけでなく、キャビティの内部下面を平坦化してキャビティに挿入される半導体チップを容易に整列できるようにする効果を有し、多数の半導体チップを同時に収容することができ、容易に高機能化を果たすことができるプリント回路基板及びその製造方法を提供する。
【解決手段】本発明の一実施例によるプリント回路基板１００は、第１絶縁材１１０ａ及び第１絶縁材１１０ａ上に形成された第２絶縁材１１０ｂを含む絶縁層１１０と、絶縁層１１０の内層及び外層に形成された回路パターン１２０と、第１絶縁材１１０ａ又は第２絶縁材１１０ｂに複数個形成された半導体チップ挿入用キャビティ１４０と、を含む。 （もっと読む）

【課題】反りを低減可能な半導体パッケージ、及びその製造方法を提供する。
【解決手段】本半導体パッケージは、第１の半導体チップの回路形成面及び側面を封止する第１の封止絶縁層と、前記第１の封止絶縁層の前記回路形成面側の面である第１面に積層された配線層及び絶縁層と、前記絶縁層上に搭載された第２の半導体チップと、前記第２の半導体チップを封止するように前記絶縁層上に形成された第２の封止絶縁層と、を有する。 （もっと読む）

【課題】ＥＭＣ特性の高い多層プリント配線板を提供する。
【解決手段】上述した課題は、コネクタと、コネクタと接続されたバイパスコンデンサと、コネクタが接続された第１のランドと、第１のランドとは異なる層に、第１のランドと対向する位置に配置され、かつ接地された第２のランドとを備えた多層プリント配線板等により解決される。 （もっと読む）

【課題】電子部品２を搭載する多層基板１０における電子部品２と導電パターン１２１との間における接続信頼性の低下を抑制する。
【解決手段】熱可塑性樹脂をフィルム基材とする第２樹脂フィルム１３、および熱硬化性樹脂をフィルム基材とし、片面に導電パターン１２１が形成された第１樹脂フィルム１２を交互に積層した積層体１０ａと、電子部品２を搭載するベースフィルム１１とを加熱プレスすることで形成される多層基板において、ベースフィルム１１には、導電パターン１２１と電子部品２の電極端子２ａとを接続するための端子接続用貫通穴１１１が形成され、積層体１０ａの積層方向から見たときに電子部品２と重合する部品搭載部位１０１は、端子接続用貫通穴１１１と重合しない非重合部位１０１ｂよりも、端子接続用貫通穴１１１と重合する重合部位１０１ａに、積層方向における導電パターン１２１の数が多くなるように構成されている。 （もっと読む）

【課題】絶縁基板とサーマルビアとの界面におけるクラックの抑制および発光素子で発生した熱の放熱性の向上。
【解決手段】配線基板２０は、外部接続用電極層１２０、セラミックス層１３０および配線層１４０を備える。セラミックス層１３０は、アルミナとホウ珪酸ガラスを材料として形成されており、熱伝導率が６Ｗ／ｍ・Ｋ以下である。セラミックス層１３０は、複数の第１のサーマルビア１３２、および、第１のサーマルビア１３２より小さい直径を有する第２のサーマルビア１３４を配置することにより、熱伝導率の低いセラミックス層１３０を用いた配線基板２０において、発光素子１５０で生じる熱の放熱性能を向上している。第１のサーマルビア１３２は、発光素子搭載領域１５０ａ内に格子状に配置され、第２のサーマルビア１３４は、隣接する全ての第１のサーマルビア１３２から等距離離れた位置に配置されている。 （もっと読む）

【課題】本発明は、印刷回路基板用積層板及び印刷回路基板の製造方法を提供する。
【解決手段】本発明による印刷回路基板の製造方法は、半硬化状態の絶縁体の一面に電子素子を仮接するステップと、電子素子を加圧して絶縁体に電子素子が挿入された印刷回路基板用積層板を準備するステップと、印刷回路基板用積層板の表面に電子素子と電気的に接続される回路パターンを形成するステップと、を含むことを特徴とする。 （もっと読む）

【課題】コンデンサ内蔵基板に生じるインダクタンスを小さくすることが可能なコンデンサ素子、及び該コンデンサ素子を具えたコンデンサ内蔵基板を提供する。
【解決手段】本発明に係るコンデンサ素子は、第１電極層11と第２電極層12との間に誘電体層13が介在したコンデンサ素子１であって、第１電極層11は、第２電極層12側の表面111の一部が該第２電極層12によって覆われ、第１電極層11が金属箔により形成される一方、第２電極層12が金属薄膜又は金属箔により形成されている。本発明に係るコンデンサ内蔵基板は、前記コンデンサ素子１と絶縁基板２とを具え、該絶縁基板２内にコンデンサ素子１を埋設することにより絶縁基板２にコンデンサ素子１が内蔵されている。 （もっと読む）

【課題】チップインダクタ内蔵配線基板において、チップインダクタの漏れ磁束に起因したノイズとしての高周波電流の配線層への影響を低減し、配線基板に実装された他の回路部品や電子部品に対する電位変動や電源供給の変動を抑制して、これら回路部品及び電子部品の動作を良好に保持する。
【解決方法】相対向して配置される一対の第１の配線層及び第２の配線層と、前記第１の配線層及び前記第２の配線層間に配設されてなる絶縁層と、前記絶縁層内に配設されるとともに、前記第１の配線層に実装されてなるチップインダクタとを具え、前記第２の配線層は安定電位を供給する配線層であり、前記第２の配線層の前記チップインダクタと相対向する領域において非連続の複数の開口部が形成され、前記領域が前記非連続の複数の開口部によって画定されるようにして、チップインダクタ内蔵配線基板を構成する。 （もっと読む）

【課題】チップ側面にスルーホールを設ける場合において、樹脂等の絶縁体が充填されたとしてもマザーシートをチップ毎に分割することができる電子部品モジュールを提供する。
【解決手段】絶縁体３１を塗布するより前に、スルーホール内に固体材料５２を充填しておき、絶縁体３１がスルーホール内に流れ込まないようにする。固体材料５２は、ワックスや蝋材等の低融点材料（絶縁体３１の硬化温度よりも低い１００℃未満の融点を有するもの）である。そして、絶縁体３１を熱硬化させると、固体材料５２が溶出または揮発し、スルーホールは空洞となる。したがって、上記Ｖ字型のブレイク用溝５５を外側に、矩形状のブレイク用溝５１およびＶ字型のブレイク用溝５７を内側にして曲げることでマザー積層体を各チップにブレイクすると、スルーホールの側壁に端面電極が露出し、分割後のいずれか一方のチップの側壁に絶縁体が付着している、ということはなくなる。 （もっと読む）

【課題】コンデンサ内蔵基板の製造方法において、絶縁基材上にコンデンサ素子を搭載する工程を簡略化する。
【解決手段】本発明に係るコンデンサ内蔵基板の製造方法は、貼着工程と、剥離工程と、積層工程とを有する。ここで、貼着工程では、外的な作用を与えることによりコンデンサ素子１の貼着と剥離とが可能なシート80を用いて、該シート80の表面の内、１又は複数の所定領域にコンデンサ素子１を貼着して添付することにより素子添付シート８を作製する。剥離工程では、絶縁基材20上の所定位置に、素子添付シート８を、該素子添付シート８に添付されているコンデンサ素子１を絶縁基材20に向けた姿勢で重ね合わせ、その状態で素子添付シート８に外的な作用を与えることにより、コンデンサ素子１をシート80から剥離して絶縁基材20上に搭載する。積層工程では、該絶縁基材20上に別の絶縁基材20を積層することにより絶縁基板を形成する。 （もっと読む）

【課題】はんだの再リフローが不要となることにより製品設計またはプロセス設計などの自由度をより向上させ、かつ、余計な平坦化処理も不要とする。
【解決手段】配線基板１の導電性ペーストビアと、インターポーザ基板２の下面の電極２２とが対応するように、インターポーザ基板２を配線基板１に対して位置決めし、その後、そのように位置決めされた配線基板１およびインターポーザ基板２を熱プレスにより積層する。このとき、導電性ペーストの硬化処理と、インターポーザ基板２の上面の電極２２の平坦化処理が一緒に行われる。その後、インターポーザ基板２の上面の電極２２と、ベアチップ３の微小バンプ３１とが対応するように、ベアチップ３をインターポーザ基板２に対して位置決めし、フリップチップボンダ等で実装する。 （もっと読む）

【課題】簡単な構造及び組立て作業性で、高温化を抑制したトランスを得る。
【解決手段】この発明に係るトランスは、ガラスエポキシ樹脂にコイルパターン１０を内蔵したコイル基板３と、このコイル基板３に対面して設けられているとともにガラスエポキシ樹脂に放熱パターン１１を内蔵した放熱基板６と、この放熱基板６を支持したベース８とを備え、コイルパターン１０に流れる電流により発生した熱は、放熱パターン１１を通じてベース８に流れるようになっている。 （もっと読む）

【課題】電源制御の特性を低下させることなく、より小型な電源制御回路モジュールを提供する。
【解決手段】積層体２０の表面には、スイッチングレギュレータ用素子３１Ａ，３１Ｂ，３１Ｃ，３１Ｄおよびリニアレギュレータ用素子３２が間隔をおいて実装されている。積層体２０の誘電体層２０２，２０３の界面には、電極非形成部３００によって分離された内部グランド電極２２１１，２２１２，２２１３，２２１４，２２１５が形成されている。内部グランド電極２２１１，２２１２，２２１４，２２１５は、それぞれスイッチングレギュレータ用素子３１Ａ，３１Ｂ，３１Ｃ，３１Ｄに接続されている。内部グランド電極２２１３は、リニアレギュレータ用素子３２に接続されている。内部グランド電極２２１１，２２１２，２２１３，２２１４，２２１５は、それぞれ異なる外部グランド端子に接続されている。 （もっと読む）