プリント回路基板及びその製造方法
【課題】積層される半導体チップの個数を増加させて高機能化を果たすとともに、薄板化の要求を満すことができるだけでなく、キャビティの内部下面を平坦化してキャビティに挿入される半導体チップを容易に整列できるようにする効果を有し、多数の半導体チップを同時に収容することができ、容易に高機能化を果たすことができるプリント回路基板及びその製造方法を提供する。
【解決手段】本発明の一実施例によるプリント回路基板１００は、第１絶縁材１１０ａ及び第１絶縁材１１０ａ上に形成された第２絶縁材１１０ｂを含む絶縁層１１０と、絶縁層１１０の内層及び外層に形成された回路パターン１２０と、第１絶縁材１１０ａ又は第２絶縁材１１０ｂに複数個形成された半導体チップ挿入用キャビティ１４０と、を含む。
【解決手段】本発明の一実施例によるプリント回路基板１００は、第１絶縁材１１０ａ及び第１絶縁材１１０ａ上に形成された第２絶縁材１１０ｂを含む絶縁層１１０と、絶縁層１１０の内層及び外層に形成された回路パターン１２０と、第１絶縁材１１０ａ又は第２絶縁材１１０ｂに複数個形成された半導体チップ挿入用キャビティ１４０と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板及びその製造方法に関する。
【背景技術】
【０００２】
電子産業の発達につれて電子部品の高機能化及び小型化が要求されており、特に、ポータブル電子機器の様々な分野における技術的な発達が最も急速に進んでいる。
【０００３】
既存のＩＣとメインボードとを連結するためのインターポーザー（ｉｎｔｅｒｐｏｓｅｒ）としてリードフレームが使用されていたが、ＩＣのＩ／Ｏ数がますます増加するにつれて、インターポーザー（ｉｎｔｅｒｐｏｓｅｒ）として、プリント回路基板を使用するようになった。しかし、近年、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）というパッケージが注目される傾向にある。
【０００４】
そして、初期には、いくつかのＩＣのみがインターポーザー（ｉｎｔｅｒｐｏｓｅｒ）としてＣＳＰを使用したが、現在は、ポータブル機器の小型化の傾向が加速化しており、ほとんどのインターポーザーがＣＳＰ基板を適用する傾向に変化している。
【０００５】
このような変化の中、多層基板の需要が増加し、二層以上の基板において薄板化が要求されている。
【０００６】
一方、特許文献１には、従来技術による半導体パッケージが開示されている。
【０００７】
従来技術による半導体パッケージは、基板上に半導体チップが実装された構造を有している。
【０００８】
しかし、このような従来技術による半導体パッケージの構造は、最近要求されている高機能化及び薄板化を同時に満たすには無理がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】韓国登録特許第０１２７０３４号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、前記従来技術の問題点を解決するためのものであって、本発明の一側面は、高機能化及び薄板化を同時に満すことができるプリント回路基板及びその製造方法を提供することを目的とする。
【００１１】
本発明の他の側面は、内部下面に平坦な半導体チップが挿入されるキャビティを有するプリント回路基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一実施例によるプリント回路基板は、第１絶縁材及び前記第１絶縁材上に形成された第２絶縁材を含む絶縁層と、前記絶縁層の内層及び外層に形成された回路パターンと、前記第１絶縁材又は第２絶縁材に複数個形成された半導体チップ挿入用キャビティと、を含む。
【００１３】
ここで、前記回路パターンは、三層からなることができる。
【００１４】
また、前記絶縁層上に形成され、前記外層に形成された回路パターンのうち一部を露出させる開口部を有するソルダレジスト層をさらに含むことができる。
【００１５】
また、前記外層に形成された回路パターンは、ワイヤボンディング用パッド及びバンプ形成用パッドを含むことができる。
【００１６】
また、前記ワイヤボンディング用パッド及びバンプ形成用パッドの上に形成された表面処理層をさらに含むことができる。
【００１７】
また、本発明の一実施例によるプリント回路基板の製造方法は、内層にキャビティ形成用ストッパー層を含む内層回路パターンが形成された絶縁層からなるベース基板を準備する段階と、前記ベース基板上に外層回路パターンを形成する段階と、前記絶縁層に前記キャビティ形成用ストッパー層を露出させる半導体チップ挿入用キャビティを形成する段階と、前記露出されたキャビティ形成用ストッパー層を除去する段階と、を含む。
【００１８】
ここで、前記ベース基板を準備する段階は、キャリアを準備する段階と、前記キャリア上に第１絶縁材を形成する段階と、形成された前記第１絶縁材上に前記キャビティ形成用ストッパー層を含む内層回路パターンを形成する段階と、前記回路パターンが形成された第１絶縁材上に第２絶縁材を形成する段階と、前記キャリアと第１絶縁材とを分離する段階と、を含むことができる。
【００１９】
また、前記外層回路パターンを形成する段階は、前記ベース基板にビアを形成する段階をさらに含むことができる。
【００２０】
また、前記半導体チップ挿入用キャビティを形成する段階は、レーザ工程により行われることができ、前記レーザは、ＣＯ２レーザ、ＹＡＧレーザ又はエキシマ（ｅｘｉｍｅｒ）レーザであってもよい。
【００２１】
また、前記キャビティ形成用ストッパー層は、銅（Ｃｕ）からなってもよい。
【００２２】
また、前記キャビティ形成用ストッパー層を除去する段階は、前記ベース基板上に前記キャビティ形成用ストッパー層を露出させる開口部を有するエッチングレジストを形成する段階と、前記キャビティ形成用ストッパー層をエッチングする段階と、前記エッチングレジストを除去する段階と、を含むことができる。
【００２３】
ここで、前記キャビティ形成用ストッパー層をエッチングする段階は、エッチング液を用いたエッチング工程により行われることができる。
【００２４】
また、前記エッチングレジストは、ドライフィルム（Ｄｒｙ−ｆｉｌｍ）であってもよい。
【００２５】
また、前記エッチングレジストを除去する段階は、化学的剥離工程又は機械的剥離工程により行われることができる。
【００２６】
また、前記外層回路パターンは、ワイヤボンディング用パッド及びバンプ形成用パッドを含み、前記キャビティ形成用ストッパー層を除去する段階以降に、前記ベース基板上に前記ワイヤボンディング用パッド及びバンプ形成用パッドを露出させる開口部を有するソルダレジスト層を形成する段階をさらに含むことができる。
【００２７】
また、前記露出されたワイヤボンディング用パッド及びバンプ形成用パッドに表面処理層を形成する段階をさらに含むことができる。
【００２８】
ここで、前記表面処理層を形成する段階は、電解ニッケル及び金めっき方式、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、ＥＮＡＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ａｕｔｏｃａｔａｌｙｔｉｃ Ｇｏｌｄ）方式、ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｅｌｅｃｔｒｏｌｅｓｓ Ｐａｌｌａｄｉｕｍ Ｉｎｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、ＥＮＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｐａｌｌａｄｉｕｍ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）方式、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）方式のうち少なくとも何れか一つにより行われることができる。
【００２９】
本発明の特徴及び利点は、添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。
【００３０】
本発明の詳細な説明に先立ち、本明細書及び特許請求の範囲に用いられた用語や単語は、通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されるべきである。
【発明の効果】
【００３１】
本発明は、三層構造を有するプリント回路基板に半導体チップ挿入用キャビティを加工することにより、積層される半導体チップの個数を増加させて高機能化を果たすとともに、薄板化の要求を満すことができるという効果を有する。
【００３２】
また、本発明は、絶縁層の内層にキャビティ形成用ストッパー層を形成した後、レーザ及びエッチング工程を用いてキャビティを形成することにより、キャビティの内部下面を平坦化してキャビティに挿入される半導体チップを容易に整列できるようにする効果を有する。
【００３３】
更に、本発明は、半導体チップ挿入用キャビティを複数個形成することにより、多数の半導体チップを同時に収容することができ、容易に高機能化を果たすことができるという効果を有する。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施例によるプリント回路基板の構造を示す断面図である。
【図２】本発明の一実施例によるプリント回路基板の半導体チップ挿入用キャビティに半導体チップが挿入された状態を示す断面図である。
【図３】本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【図４】本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【図５】本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【図６】本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【図７】本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【図８】本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【発明を実施するための形態】
【００３５】
本発明の目的、特定の長所及び新規の特徴は、添付図面に係わる以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。本明細書において、第１、第２などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、前記構成要素は前記用語によって限定されない。
【００３６】
以下、添付された図面を参照して、本発明の好ましい実施例を詳細に説明する。
【００３７】
（プリント回路基板）
図１は、本発明の一実施例によるプリント回路基板の構造を示す断面図であり、図２は、本発明の一実施例によるプリント回路基板の半導体チップ実装用キャビティに半導体チップが挿入された状態を示す断面図である。
【００３８】
図１を参照すると、本発明によるプリント回路基板１００は、絶縁層１１０と、絶縁層１１０の内層及び外層に形成された回路パターン１２０と、絶縁層１１０に形成された半導体チップ挿入用キャビティ１４０と、を含む。
【００３９】
本実施例において、絶縁層１１０は、図１に図示されたように、第１絶縁材１１０ａと、第１絶縁材１１０ａ上に形成された第２絶縁材１１０ｂと、を含む。
【００４０】
ここで、前記第１絶縁材１１０ａ及び第２絶縁材１１０ｂとしては、樹脂絶縁材が使用されることができる。
【００４１】
前記樹脂絶縁材としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらにガラス繊維又は無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒｅｇ）が使用されてもよく、また熱硬化性樹脂及び／又は光硬化性樹脂などが使用されてもよいが、特にこれに限定されるものではない。
【００４２】
本実施例によるプリント回路基板１００は、図１に図示したように、回路パターン１２０が三層に形成することができる。
【００４３】
即ち、前記のように、二層の絶縁材を積層した絶縁層１１０を形成し、絶縁層１１０の内層には内層回路パターン１２０ａを、絶縁層１１０の外層には外層回路パターン１２０ｂを形成し、図１のように、一層の内層回路パターン１２０ａと、二層の外層回路パターン１２０ｂと、を含む三層構造の回路パターン１２０を形成することができる。
【００４４】
ここで、内層回路パターン１２０ａは、回路パターンだけでなく、半導体チップ挿入用キャビティ１４０を形成するためのストッパー層１２２（図３参照）を含むが、これについては、以下の製造方法で詳細に説明する。
【００４５】
また、本実施例によるプリント回路基板１００は、回路パターン１２０を連結するために形成されたビア１２５をさらに含むことができる。
【００４６】
前記回路パターン１２０及びビア１２５は、めっき層からなってもよく、特にこれに限定されるものではない。
【００４７】
ここで、前記回路パターン１２０及びビア１２５がめっき層からなる場合、前記めっき層は無電解めっき層及び電解めっき層を含むことができる。
【００４８】
また、本実施例によるプリント回路基板１００は、半導体チップ挿入用キャビティ１４０を含むことができる。
【００４９】
図１では、一つの半導体チップ挿入用キャビティ１４０が形成されたことを図示しているが、特にこれに限定されず、複数個の半導体チップ挿入用キャビティ１４０を形成することができる。
【００５０】
また、図１では、第２絶縁材１１０ｂに半導体チップ挿入用キャビティ１４０が形成されたことを図示しているが、特にこれに限定されず、第１絶縁材１１０ａに形成することもまた可能である。
【００５１】
また、本実施例によるプリント回路基板１００は、外層回路パターン１２０ｂを保護するために絶縁層１１０上に形成されたソルダレジスト層１５０をさらに含むことができる。
【００５２】
ここで、外層回路パターン１２０ｂは、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）用パッド１２１ａ及びバンプ形成用パッド１２１ｂを含むことができ、ソルダレジスト層１５０は、半導体チップ挿入用キャビティ１４０、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）用パッド１２１ａ及びバンプ形成用パッド１２１ｂを露出させるように形成されることができる。
【００５３】
ソルダレジスト層１５０は、一般的に最外層回路を保護する保護層の機能を行い、電気的絶縁のために形成されるものである。
【００５４】
ソルダレジスト層１５０は、当業界に公知されたように、例えば、ソルダレジストインク、ソルダレジストフィルム又はカプセル化剤などで構成されてもよく、特にこれに限定されるものではない。
【００５５】
また、本実施例によるプリント回路基板１００は、前記露出されたワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）用パッド１２１ａ及びバンプ形成用パッド１２１ｂの上にそれぞれ形成された表面処理層１３０ａ、１３０ｂをさらに含むことができる。
【００５６】
本実施例によるプリント回路基板１００の半導体チップ挿入用キャビティ１４０に半導体チップ２００が挿入され、前記半導体チップ２００がワイヤ２１０を用いてプリント回路基板１００のワイヤボンディング用パッド１２１ａに連結された状態を図２に示した。
【００５７】
図２では、一つの半導体チップ２００が半導体チップ挿入用キャビティ１４０に挿入されたことを図示しているが、挿入された半導体チップ２００上に複数個の半導体チップ（不図示）を積層実装できることは自明である。
【００５８】
また、図１及び図２には、一つの半導体チップ挿入用キャビティ１４０を図示しているが、本実施例によるプリント回路基板１００は、複数個の半導体チップ挿入用キャビティ１４０を備えることができる。
【００５９】
これにより、同時に多数の半導体チップを収容することができるため、容易にパッケージの高機能化を果たすことができる効果を有する。
【００６０】
従来技術による半導体パッケージでは、基板上に実装された半導体チップ上に複数個の半導体チップを積層する場合、全体製品の厚さに制限があり、多数の半導体チップを積層することが容易でなかったため、高機能化の実現が難しいという問題があった。
【００６１】
しかし、前記のように、本実施例によるプリント回路基板は、半導体チップ挿入用キャビティを形成してプリント回路基板に最初に実装される半導体チップをプリント回路基板内部に挿入することにより、全体製品の厚さを前記半導体チップ挿入用キャビティくらい減らすことができ、半導体チップの追加積層が可能になるため、パッケージの高機能化を容易に果たすことができる。
【００６２】
（プリント回路基板の製造方法）
図３〜図８は、本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【００６３】
まず、図３を参照すると、内層回路パターン１２０ａが形成された絶縁層１１０からなるベース基板Ｂを準備する。
【００６４】
本実施例で絶縁層１１０は、図３に図示したように、第１絶縁材１１０ａと、第１絶縁材１１０ａ上に形成された第２絶縁材１１０ｂと、を含むことができ、内層回路パターン１２０ａは、第１絶縁材１１０ａと第２絶縁材１１０ｂとの間に形成されることができる。
【００６５】
ここで、前記ベース基板Ｂの絶縁層１１０の外層には、銅箔層１１５が形成されることができる。
【００６６】
本実施例において前記ベース基板Ｂを準備する段階は、図示していないが、以下のように説明することができる。
【００６７】
先ず、キャリア（ｃａｒｒｉｅｒ）を準備する。ここで、前記キャリア（ｃａｒｒｉｅｒ）は、絶縁層両面に銅箔層が形成された銅箔積層板（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ；ＣＣＬ）であってもよい。
【００６８】
その後、前記キャリア（ｃａｒｒｉｅｒ）の一面に、第１絶縁材１１０ａを形成する。
【００６９】
その後、第１絶縁材１１０ａ上に、内層回路パターン１２０ａを形成する。
【００７０】
ここで、本実施例による内層回路パターン１２０ａは、後工程で形成される半導体チップ挿入用キャビティ１４０（図７参照）を形成するためのレーザ加工を施す際にストッパー（ｓｔｏｐｐｅｒ）として機能するキャビティ形成用ストッパー層１２２を含むことができる。
【００７１】
ここで、キャビティ形成用ストッパー層１２２は、内層回路パターン１２０ａと同様に銅（Ｃｕ）からなってもよく、特にこれに限定されるものではない。
【００７２】
本実施例において、キャビティ形成用ストッパー層１２２を含む内層回路パターン１２０ａを形成する方法は、当業界に公知の回路形成工程が用いられることができる。
【００７３】
例えば、先ず金属層を形成した後、前記金属層上にエッチングレジストを形成して選択的にエッチングするサブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）法、又は、絶縁層上にめっきレジストを形成して化学銅めっき及び電気銅めっきを含む通常のＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などにより形成することができるが、特にこれに限定されるものではない。
【００７４】
その後、キャビティ形成用ストッパー層１２２を含む内層回路パターン１２０ａが形成された第１絶縁材１１０ａ上に、第２絶縁材１１０ｂを形成する。
【００７５】
ここで、前記第１絶縁材１１０ａ及び第２絶縁材１１０ｂとしては、樹脂絶縁材を使用することができる。
【００７６】
前記樹脂絶縁材としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらにガラス繊維又は無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒｅｇ）が使用されてもよく、また熱硬化性樹脂及び／又は光硬化性樹脂などが使用されてもよいが、特にこれに限定されるものではない。
【００７７】
その後、第２絶縁材１１０ｂ上に、めっき層（１１５）を形成することができる。ここで、前記めっき層（１１５）は、銅（Ｃｕ）からなる銅箔層１１５であってもよく、化学銅めっき層であってもよいが、特にこれに限定されるものではない。
【００７８】
その後、前記キャリアから第１絶縁材１１０ａを分離する。ここで、最初キャリアに形成されていた銅箔層を第１絶縁材１１０ａに転写することができる。
【００７９】
このような工程を経て、図３に図示されたベース基板Ｂを準備することができるが、特にこれに限定されるものではない。
【００８０】
その後、図４に図示したように、第１絶縁材１１０ａ及び第２絶縁材１１０ｂのそれぞれに、ビアホール１２４ａ、１２４ｂを形成する。
【００８１】
ここで、各ビアホール１２４ａ、１２４ｂは、レーザドリル又は機械的ドリルを利用して加工することができ、前記レーザは、ＣＯ２レーザ、ＹＡＧレーザ又はエキシマ（ｅｘｉｍｅｒ）レーザであってもよいが、特にこれに限定されるものではない。
【００８２】
図４を参照すると、第１ビアホール１２４ａ及び第２ビアホール１２４ｂは、それぞれ第１絶縁材１１０ａの下面から上面方向に、第２絶縁材１１０ｂの上面から下面方向に、前記レーザを用いて加工して形成することができる。
【００８３】
ここで、本実施例では、図４に図示されたように、第１ビアホール１２４ａ及び第２ビアホール１２４ｂが接触する位置に形成された内層回路パターン１２０ａは、一つの回路パターンで形成された形態でなく、二つの回路パターンが離れて形成された形態であってもよい。
【００８４】
これは、後工程に、各ビアホール１２４ａ、１２４ｂの内部全体にめっきを施すフィル（ｆｉｌｌ）めっき法を適用する場合、同時に各ビアホール１２４ａ、１２４ｂの内部にめっきを施して迅速にビア１２５を形成できるようにするためであり、形態は、特にこれに限定されるものではない。
【００８５】
その後、図５を参照すると、ベース基板Ｂの各ビアホール１２４ａ、１２４ｂの内部にめっきを施すためのフィル（ｆｉｌｌ）めっき工程により、ビア１２５を形成する。
【００８６】
ここで、各ビアホール１２４ａ、１２４ｂの内部にめっきが施されてビア１２５が形成される間にベース基板Ｂの外層に形成された銅箔層１１５上にも所定厚さのめっき層１１７を形成することができる。
【００８７】
その後、図６を参照すると、ベース基板Ｂの外層回路パターン１２０ｂを形成する。
【００８８】
例えば、前記段階で、ビア１２５を形成するためにフィル（ｆｉｌｌ）めっき工程を行うことにより、ベース基板Ｂの外層に、めっき層１１７が形成されたが、めっき層１１７と銅箔層１１５を選択的にエッチングすることにより、ワイヤボンディング用パッド１２１ａ及びバンプ形成用パッド１２１ｂを含む外層回路パターン１２０ｂを形成することができる。
【００８９】
ここで、後工程で、半導体チップ挿入用キャビティ１４０を形成する部分に対応するめっき層１１７及び銅箔層１１５も除去する。これは、後工程において半導体チップ挿入用キャビティ１４０形成のためのレーザ加工を容易にするためである。
【００９０】
その後、図７を参照すると、ベース基板Ｂに半導体チップ挿入用キャビティ１４０を形成する。
【００９１】
本実施例において、半導体チップ挿入用キャビティ１４０は、レーザを用いて形成することができる。
【００９２】
ここで、前記レーザは、ＣＯ２レーザ、ＹＡＧレーザ又はエキシマ（ｅｘｉｍｅｒ）レーザであってもよいが、特にこれに限定されるものではない。
【００９３】
本実施例による半導体チップ挿入用キャビティ１４０は、ベース基板Ｂの内層に形成されたキャビティ形成用ストッパー層１２２が露出されるように形成することができる。
【００９４】
これは、例えば、レーザのパワーなどを絶縁材のみを加工できるように調節して適用すると、金属（銅（Ｃｕ））からなるキャビティ形成用ストッパー層１２２は加工されないという点を利用して行われることができるが、特にこれに限定されるものではない。
【００９５】
その後、図８を参照すると、露出されたキャビティ形成用ストッパー層１２２を除去し、ソルダレジスト層及び表面処理層を形成する。
【００９６】
本実施例によると、キャビティ形成用ストッパー層１２２を除去する段階は、次のとおりである。
【００９７】
先ず、ベース基板Ｂ上に、キャビティ形成用ストッパー層１２２を露出させる開口部（不図示）を有するエッチングレジスト（不図示）を形成する。
【００９８】
ここで、前記エッチングレジスト（不図示）は、ドライフィルム（Ｄｒｙ−ｆｉｌｍ）であってもよいが、特にこれに限定されるものではない。
【００９９】
その後、露出されたキャビティ形成用ストッパー層１２２をエッチングして除去する。
【０１００】
ここで、前記エッチングは、エッチング液を利用して行われることができるが、特にこれに限定されるものではない。
【０１０１】
その後、前記エッチングレジスト（不図示）を除去する。
【０１０２】
ここで、前記エッチングレジスト（不図示）は、化学的剥離工程又は機械的剥離工程などにより除去することができるが、特にこれに限定されるものではない。
【０１０３】
このように、半導体チップ挿入用キャビティ１４０を形成する位置に、キャビティ形成用ストッパー層１２２を予め形成し、レーザを利用して絶縁層を除去した後、エッチング工程などを経て、キャビティ形成用ストッパー層１２２を除去することにより、内部底面が平坦な半導体チップ挿入用キャビティ１４０を形成することができる。
【０１０４】
このように、内部底面が平坦な半導体チップ挿入用キャビティ１４０を形成することにより、後工程で半導体チップ挿入用キャビティ１４０が挿入される半導体チップ２００が反ったり、チルト（ｔｉｌｔ）される現象を防止することができる。
【０１０５】
一方、本実施例によるベース基板Ｂ上に形成された外層回路パターン１２０ｂは、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）用パッド１２１ａ及びバンプ形成用パッド１２１ｂを含むことができ、前記のようにキャビティ形成用ストッパー層１２２を除去した後、ベース基板Ｂ上に半導体チップ挿入用キャビティ１４０、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）用パッド１２１ａ及びバンプ形成用パッド１２１ｂを露出させる開口部を有するソルダレジスト層１５０を形成することができる。
【０１０６】
ソルダレジスト層１５０は、最外層回路を保護する保護層の機能を有し、電気的絶縁のために形成されるものである。前記ソルダレジスト層１５０は、当業界に公知されたように、例えば、ソルダレジストインク、ソルダレジストフィルム又はカプセル化剤などで構成されてもよく、特にこれに限定されるものではない。
【０１０７】
前記開口部を有するソルダレジスト層１５０を形成することは、当業界に公知された様々な工程により行うことができ、このような工程は、既に公知された技術であるため、それに対する詳細な説明は省略する。
【０１０８】
その後、露出されたワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）用パッド１２１ａ及びバンプ形成用パッド１２１ｂに、それぞれ表面処理層１３０ａ、１３０ｂを形成することができる。
【０１０９】
ここで、表面処理層１３０ａ、１３０ｂは、電解ニッケル及び金めっき方式、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、ＥＮＡＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ａｕｔｏｃａｔａｌｙｔｉｃ Ｇｏｌｄ）方式、ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｅｌｅｃｔｒｏｌｅｓｓ Ｐａｌｌａｄｉｕｍ Ｉｎｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、ＥＮＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｐａｌｌａｄｉｕｍ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）方式、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）方式のうち少なくとも何れか一つにより形成することができるが、特にこれに限定されるものではない。
【０１１０】
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは、本発明を具体的に説明するためのものであり、本発明によるプリント回路基板及びその製造方法は、これに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
【０１１１】
本発明の単純な変形乃至変更は、いずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は、添付の特許請求の範囲により明確になるであろう。
【産業上の利用可能性】
【０１１２】
本発明は、高機能化及び薄板化を同時に満すことができるプリント基板およびその製造方法に適用可能である。
【符号の説明】
【０１１３】
１００ プリント回路基板
１１０ 絶縁層
１１０ａ 第１絶縁材
１１０ｂ 第２絶縁材
１１５ 銅箔層（めっき層）
１１７ めっき層
１２０ 回路パターン
１２０ａ 内層回路パターン
１２０ｂ 外層回路パターン
１２１ａ ワイヤボンディング用パッド
１２１ｂ バンプ形成用パッド
１２２ キャビティ形成用ストッパー層
１２４ａ 第１ビアホール
１２４ｂ 第２ビアホール
１２５ ビア
１３０ａ、１３０ｂ 表面処理層
１４０ 半導体チップ挿入用キャビティ
１５０ ソルダレジスト層
２００ 半導体チップ
２１０ ワイヤ
【技術分野】
【０００１】
本発明は、プリント回路基板及びその製造方法に関する。
【背景技術】
【０００２】
電子産業の発達につれて電子部品の高機能化及び小型化が要求されており、特に、ポータブル電子機器の様々な分野における技術的な発達が最も急速に進んでいる。
【０００３】
既存のＩＣとメインボードとを連結するためのインターポーザー（ｉｎｔｅｒｐｏｓｅｒ）としてリードフレームが使用されていたが、ＩＣのＩ／Ｏ数がますます増加するにつれて、インターポーザー（ｉｎｔｅｒｐｏｓｅｒ）として、プリント回路基板を使用するようになった。しかし、近年、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）というパッケージが注目される傾向にある。
【０００４】
そして、初期には、いくつかのＩＣのみがインターポーザー（ｉｎｔｅｒｐｏｓｅｒ）としてＣＳＰを使用したが、現在は、ポータブル機器の小型化の傾向が加速化しており、ほとんどのインターポーザーがＣＳＰ基板を適用する傾向に変化している。
【０００５】
このような変化の中、多層基板の需要が増加し、二層以上の基板において薄板化が要求されている。
【０００６】
一方、特許文献１には、従来技術による半導体パッケージが開示されている。
【０００７】
従来技術による半導体パッケージは、基板上に半導体チップが実装された構造を有している。
【０００８】
しかし、このような従来技術による半導体パッケージの構造は、最近要求されている高機能化及び薄板化を同時に満たすには無理がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】韓国登録特許第０１２７０３４号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、前記従来技術の問題点を解決するためのものであって、本発明の一側面は、高機能化及び薄板化を同時に満すことができるプリント回路基板及びその製造方法を提供することを目的とする。
【００１１】
本発明の他の側面は、内部下面に平坦な半導体チップが挿入されるキャビティを有するプリント回路基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一実施例によるプリント回路基板は、第１絶縁材及び前記第１絶縁材上に形成された第２絶縁材を含む絶縁層と、前記絶縁層の内層及び外層に形成された回路パターンと、前記第１絶縁材又は第２絶縁材に複数個形成された半導体チップ挿入用キャビティと、を含む。
【００１３】
ここで、前記回路パターンは、三層からなることができる。
【００１４】
また、前記絶縁層上に形成され、前記外層に形成された回路パターンのうち一部を露出させる開口部を有するソルダレジスト層をさらに含むことができる。
【００１５】
また、前記外層に形成された回路パターンは、ワイヤボンディング用パッド及びバンプ形成用パッドを含むことができる。
【００１６】
また、前記ワイヤボンディング用パッド及びバンプ形成用パッドの上に形成された表面処理層をさらに含むことができる。
【００１７】
また、本発明の一実施例によるプリント回路基板の製造方法は、内層にキャビティ形成用ストッパー層を含む内層回路パターンが形成された絶縁層からなるベース基板を準備する段階と、前記ベース基板上に外層回路パターンを形成する段階と、前記絶縁層に前記キャビティ形成用ストッパー層を露出させる半導体チップ挿入用キャビティを形成する段階と、前記露出されたキャビティ形成用ストッパー層を除去する段階と、を含む。
【００１８】
ここで、前記ベース基板を準備する段階は、キャリアを準備する段階と、前記キャリア上に第１絶縁材を形成する段階と、形成された前記第１絶縁材上に前記キャビティ形成用ストッパー層を含む内層回路パターンを形成する段階と、前記回路パターンが形成された第１絶縁材上に第２絶縁材を形成する段階と、前記キャリアと第１絶縁材とを分離する段階と、を含むことができる。
【００１９】
また、前記外層回路パターンを形成する段階は、前記ベース基板にビアを形成する段階をさらに含むことができる。
【００２０】
また、前記半導体チップ挿入用キャビティを形成する段階は、レーザ工程により行われることができ、前記レーザは、ＣＯ２レーザ、ＹＡＧレーザ又はエキシマ（ｅｘｉｍｅｒ）レーザであってもよい。
【００２１】
また、前記キャビティ形成用ストッパー層は、銅（Ｃｕ）からなってもよい。
【００２２】
また、前記キャビティ形成用ストッパー層を除去する段階は、前記ベース基板上に前記キャビティ形成用ストッパー層を露出させる開口部を有するエッチングレジストを形成する段階と、前記キャビティ形成用ストッパー層をエッチングする段階と、前記エッチングレジストを除去する段階と、を含むことができる。
【００２３】
ここで、前記キャビティ形成用ストッパー層をエッチングする段階は、エッチング液を用いたエッチング工程により行われることができる。
【００２４】
また、前記エッチングレジストは、ドライフィルム（Ｄｒｙ−ｆｉｌｍ）であってもよい。
【００２５】
また、前記エッチングレジストを除去する段階は、化学的剥離工程又は機械的剥離工程により行われることができる。
【００２６】
また、前記外層回路パターンは、ワイヤボンディング用パッド及びバンプ形成用パッドを含み、前記キャビティ形成用ストッパー層を除去する段階以降に、前記ベース基板上に前記ワイヤボンディング用パッド及びバンプ形成用パッドを露出させる開口部を有するソルダレジスト層を形成する段階をさらに含むことができる。
【００２７】
また、前記露出されたワイヤボンディング用パッド及びバンプ形成用パッドに表面処理層を形成する段階をさらに含むことができる。
【００２８】
ここで、前記表面処理層を形成する段階は、電解ニッケル及び金めっき方式、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、ＥＮＡＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ａｕｔｏｃａｔａｌｙｔｉｃ Ｇｏｌｄ）方式、ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｅｌｅｃｔｒｏｌｅｓｓ Ｐａｌｌａｄｉｕｍ Ｉｎｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、ＥＮＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｐａｌｌａｄｉｕｍ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）方式、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）方式のうち少なくとも何れか一つにより行われることができる。
【００２９】
本発明の特徴及び利点は、添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。
【００３０】
本発明の詳細な説明に先立ち、本明細書及び特許請求の範囲に用いられた用語や単語は、通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されるべきである。
【発明の効果】
【００３１】
本発明は、三層構造を有するプリント回路基板に半導体チップ挿入用キャビティを加工することにより、積層される半導体チップの個数を増加させて高機能化を果たすとともに、薄板化の要求を満すことができるという効果を有する。
【００３２】
また、本発明は、絶縁層の内層にキャビティ形成用ストッパー層を形成した後、レーザ及びエッチング工程を用いてキャビティを形成することにより、キャビティの内部下面を平坦化してキャビティに挿入される半導体チップを容易に整列できるようにする効果を有する。
【００３３】
更に、本発明は、半導体チップ挿入用キャビティを複数個形成することにより、多数の半導体チップを同時に収容することができ、容易に高機能化を果たすことができるという効果を有する。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施例によるプリント回路基板の構造を示す断面図である。
【図２】本発明の一実施例によるプリント回路基板の半導体チップ挿入用キャビティに半導体チップが挿入された状態を示す断面図である。
【図３】本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【図４】本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【図５】本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【図６】本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【図７】本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【図８】本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【発明を実施するための形態】
【００３５】
本発明の目的、特定の長所及び新規の特徴は、添付図面に係わる以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。本明細書において、第１、第２などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、前記構成要素は前記用語によって限定されない。
【００３６】
以下、添付された図面を参照して、本発明の好ましい実施例を詳細に説明する。
【００３７】
（プリント回路基板）
図１は、本発明の一実施例によるプリント回路基板の構造を示す断面図であり、図２は、本発明の一実施例によるプリント回路基板の半導体チップ実装用キャビティに半導体チップが挿入された状態を示す断面図である。
【００３８】
図１を参照すると、本発明によるプリント回路基板１００は、絶縁層１１０と、絶縁層１１０の内層及び外層に形成された回路パターン１２０と、絶縁層１１０に形成された半導体チップ挿入用キャビティ１４０と、を含む。
【００３９】
本実施例において、絶縁層１１０は、図１に図示されたように、第１絶縁材１１０ａと、第１絶縁材１１０ａ上に形成された第２絶縁材１１０ｂと、を含む。
【００４０】
ここで、前記第１絶縁材１１０ａ及び第２絶縁材１１０ｂとしては、樹脂絶縁材が使用されることができる。
【００４１】
前記樹脂絶縁材としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらにガラス繊維又は無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒｅｇ）が使用されてもよく、また熱硬化性樹脂及び／又は光硬化性樹脂などが使用されてもよいが、特にこれに限定されるものではない。
【００４２】
本実施例によるプリント回路基板１００は、図１に図示したように、回路パターン１２０が三層に形成することができる。
【００４３】
即ち、前記のように、二層の絶縁材を積層した絶縁層１１０を形成し、絶縁層１１０の内層には内層回路パターン１２０ａを、絶縁層１１０の外層には外層回路パターン１２０ｂを形成し、図１のように、一層の内層回路パターン１２０ａと、二層の外層回路パターン１２０ｂと、を含む三層構造の回路パターン１２０を形成することができる。
【００４４】
ここで、内層回路パターン１２０ａは、回路パターンだけでなく、半導体チップ挿入用キャビティ１４０を形成するためのストッパー層１２２（図３参照）を含むが、これについては、以下の製造方法で詳細に説明する。
【００４５】
また、本実施例によるプリント回路基板１００は、回路パターン１２０を連結するために形成されたビア１２５をさらに含むことができる。
【００４６】
前記回路パターン１２０及びビア１２５は、めっき層からなってもよく、特にこれに限定されるものではない。
【００４７】
ここで、前記回路パターン１２０及びビア１２５がめっき層からなる場合、前記めっき層は無電解めっき層及び電解めっき層を含むことができる。
【００４８】
また、本実施例によるプリント回路基板１００は、半導体チップ挿入用キャビティ１４０を含むことができる。
【００４９】
図１では、一つの半導体チップ挿入用キャビティ１４０が形成されたことを図示しているが、特にこれに限定されず、複数個の半導体チップ挿入用キャビティ１４０を形成することができる。
【００５０】
また、図１では、第２絶縁材１１０ｂに半導体チップ挿入用キャビティ１４０が形成されたことを図示しているが、特にこれに限定されず、第１絶縁材１１０ａに形成することもまた可能である。
【００５１】
また、本実施例によるプリント回路基板１００は、外層回路パターン１２０ｂを保護するために絶縁層１１０上に形成されたソルダレジスト層１５０をさらに含むことができる。
【００５２】
ここで、外層回路パターン１２０ｂは、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）用パッド１２１ａ及びバンプ形成用パッド１２１ｂを含むことができ、ソルダレジスト層１５０は、半導体チップ挿入用キャビティ１４０、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）用パッド１２１ａ及びバンプ形成用パッド１２１ｂを露出させるように形成されることができる。
【００５３】
ソルダレジスト層１５０は、一般的に最外層回路を保護する保護層の機能を行い、電気的絶縁のために形成されるものである。
【００５４】
ソルダレジスト層１５０は、当業界に公知されたように、例えば、ソルダレジストインク、ソルダレジストフィルム又はカプセル化剤などで構成されてもよく、特にこれに限定されるものではない。
【００５５】
また、本実施例によるプリント回路基板１００は、前記露出されたワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）用パッド１２１ａ及びバンプ形成用パッド１２１ｂの上にそれぞれ形成された表面処理層１３０ａ、１３０ｂをさらに含むことができる。
【００５６】
本実施例によるプリント回路基板１００の半導体チップ挿入用キャビティ１４０に半導体チップ２００が挿入され、前記半導体チップ２００がワイヤ２１０を用いてプリント回路基板１００のワイヤボンディング用パッド１２１ａに連結された状態を図２に示した。
【００５７】
図２では、一つの半導体チップ２００が半導体チップ挿入用キャビティ１４０に挿入されたことを図示しているが、挿入された半導体チップ２００上に複数個の半導体チップ（不図示）を積層実装できることは自明である。
【００５８】
また、図１及び図２には、一つの半導体チップ挿入用キャビティ１４０を図示しているが、本実施例によるプリント回路基板１００は、複数個の半導体チップ挿入用キャビティ１４０を備えることができる。
【００５９】
これにより、同時に多数の半導体チップを収容することができるため、容易にパッケージの高機能化を果たすことができる効果を有する。
【００６０】
従来技術による半導体パッケージでは、基板上に実装された半導体チップ上に複数個の半導体チップを積層する場合、全体製品の厚さに制限があり、多数の半導体チップを積層することが容易でなかったため、高機能化の実現が難しいという問題があった。
【００６１】
しかし、前記のように、本実施例によるプリント回路基板は、半導体チップ挿入用キャビティを形成してプリント回路基板に最初に実装される半導体チップをプリント回路基板内部に挿入することにより、全体製品の厚さを前記半導体チップ挿入用キャビティくらい減らすことができ、半導体チップの追加積層が可能になるため、パッケージの高機能化を容易に果たすことができる。
【００６２】
（プリント回路基板の製造方法）
図３〜図８は、本発明の一実施例によるプリント回路基板の製造方法を順に説明するための工程断面図である。
【００６３】
まず、図３を参照すると、内層回路パターン１２０ａが形成された絶縁層１１０からなるベース基板Ｂを準備する。
【００６４】
本実施例で絶縁層１１０は、図３に図示したように、第１絶縁材１１０ａと、第１絶縁材１１０ａ上に形成された第２絶縁材１１０ｂと、を含むことができ、内層回路パターン１２０ａは、第１絶縁材１１０ａと第２絶縁材１１０ｂとの間に形成されることができる。
【００６５】
ここで、前記ベース基板Ｂの絶縁層１１０の外層には、銅箔層１１５が形成されることができる。
【００６６】
本実施例において前記ベース基板Ｂを準備する段階は、図示していないが、以下のように説明することができる。
【００６７】
先ず、キャリア（ｃａｒｒｉｅｒ）を準備する。ここで、前記キャリア（ｃａｒｒｉｅｒ）は、絶縁層両面に銅箔層が形成された銅箔積層板（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ；ＣＣＬ）であってもよい。
【００６８】
その後、前記キャリア（ｃａｒｒｉｅｒ）の一面に、第１絶縁材１１０ａを形成する。
【００６９】
その後、第１絶縁材１１０ａ上に、内層回路パターン１２０ａを形成する。
【００７０】
ここで、本実施例による内層回路パターン１２０ａは、後工程で形成される半導体チップ挿入用キャビティ１４０（図７参照）を形成するためのレーザ加工を施す際にストッパー（ｓｔｏｐｐｅｒ）として機能するキャビティ形成用ストッパー層１２２を含むことができる。
【００７１】
ここで、キャビティ形成用ストッパー層１２２は、内層回路パターン１２０ａと同様に銅（Ｃｕ）からなってもよく、特にこれに限定されるものではない。
【００７２】
本実施例において、キャビティ形成用ストッパー層１２２を含む内層回路パターン１２０ａを形成する方法は、当業界に公知の回路形成工程が用いられることができる。
【００７３】
例えば、先ず金属層を形成した後、前記金属層上にエッチングレジストを形成して選択的にエッチングするサブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）法、又は、絶縁層上にめっきレジストを形成して化学銅めっき及び電気銅めっきを含む通常のＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などにより形成することができるが、特にこれに限定されるものではない。
【００７４】
その後、キャビティ形成用ストッパー層１２２を含む内層回路パターン１２０ａが形成された第１絶縁材１１０ａ上に、第２絶縁材１１０ｂを形成する。
【００７５】
ここで、前記第１絶縁材１１０ａ及び第２絶縁材１１０ｂとしては、樹脂絶縁材を使用することができる。
【００７６】
前記樹脂絶縁材としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらにガラス繊維又は無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒｅｇ）が使用されてもよく、また熱硬化性樹脂及び／又は光硬化性樹脂などが使用されてもよいが、特にこれに限定されるものではない。
【００７７】
その後、第２絶縁材１１０ｂ上に、めっき層（１１５）を形成することができる。ここで、前記めっき層（１１５）は、銅（Ｃｕ）からなる銅箔層１１５であってもよく、化学銅めっき層であってもよいが、特にこれに限定されるものではない。
【００７８】
その後、前記キャリアから第１絶縁材１１０ａを分離する。ここで、最初キャリアに形成されていた銅箔層を第１絶縁材１１０ａに転写することができる。
【００７９】
このような工程を経て、図３に図示されたベース基板Ｂを準備することができるが、特にこれに限定されるものではない。
【００８０】
その後、図４に図示したように、第１絶縁材１１０ａ及び第２絶縁材１１０ｂのそれぞれに、ビアホール１２４ａ、１２４ｂを形成する。
【００８１】
ここで、各ビアホール１２４ａ、１２４ｂは、レーザドリル又は機械的ドリルを利用して加工することができ、前記レーザは、ＣＯ２レーザ、ＹＡＧレーザ又はエキシマ（ｅｘｉｍｅｒ）レーザであってもよいが、特にこれに限定されるものではない。
【００８２】
図４を参照すると、第１ビアホール１２４ａ及び第２ビアホール１２４ｂは、それぞれ第１絶縁材１１０ａの下面から上面方向に、第２絶縁材１１０ｂの上面から下面方向に、前記レーザを用いて加工して形成することができる。
【００８３】
ここで、本実施例では、図４に図示されたように、第１ビアホール１２４ａ及び第２ビアホール１２４ｂが接触する位置に形成された内層回路パターン１２０ａは、一つの回路パターンで形成された形態でなく、二つの回路パターンが離れて形成された形態であってもよい。
【００８４】
これは、後工程に、各ビアホール１２４ａ、１２４ｂの内部全体にめっきを施すフィル（ｆｉｌｌ）めっき法を適用する場合、同時に各ビアホール１２４ａ、１２４ｂの内部にめっきを施して迅速にビア１２５を形成できるようにするためであり、形態は、特にこれに限定されるものではない。
【００８５】
その後、図５を参照すると、ベース基板Ｂの各ビアホール１２４ａ、１２４ｂの内部にめっきを施すためのフィル（ｆｉｌｌ）めっき工程により、ビア１２５を形成する。
【００８６】
ここで、各ビアホール１２４ａ、１２４ｂの内部にめっきが施されてビア１２５が形成される間にベース基板Ｂの外層に形成された銅箔層１１５上にも所定厚さのめっき層１１７を形成することができる。
【００８７】
その後、図６を参照すると、ベース基板Ｂの外層回路パターン１２０ｂを形成する。
【００８８】
例えば、前記段階で、ビア１２５を形成するためにフィル（ｆｉｌｌ）めっき工程を行うことにより、ベース基板Ｂの外層に、めっき層１１７が形成されたが、めっき層１１７と銅箔層１１５を選択的にエッチングすることにより、ワイヤボンディング用パッド１２１ａ及びバンプ形成用パッド１２１ｂを含む外層回路パターン１２０ｂを形成することができる。
【００８９】
ここで、後工程で、半導体チップ挿入用キャビティ１４０を形成する部分に対応するめっき層１１７及び銅箔層１１５も除去する。これは、後工程において半導体チップ挿入用キャビティ１４０形成のためのレーザ加工を容易にするためである。
【００９０】
その後、図７を参照すると、ベース基板Ｂに半導体チップ挿入用キャビティ１４０を形成する。
【００９１】
本実施例において、半導体チップ挿入用キャビティ１４０は、レーザを用いて形成することができる。
【００９２】
ここで、前記レーザは、ＣＯ２レーザ、ＹＡＧレーザ又はエキシマ（ｅｘｉｍｅｒ）レーザであってもよいが、特にこれに限定されるものではない。
【００９３】
本実施例による半導体チップ挿入用キャビティ１４０は、ベース基板Ｂの内層に形成されたキャビティ形成用ストッパー層１２２が露出されるように形成することができる。
【００９４】
これは、例えば、レーザのパワーなどを絶縁材のみを加工できるように調節して適用すると、金属（銅（Ｃｕ））からなるキャビティ形成用ストッパー層１２２は加工されないという点を利用して行われることができるが、特にこれに限定されるものではない。
【００９５】
その後、図８を参照すると、露出されたキャビティ形成用ストッパー層１２２を除去し、ソルダレジスト層及び表面処理層を形成する。
【００９６】
本実施例によると、キャビティ形成用ストッパー層１２２を除去する段階は、次のとおりである。
【００９７】
先ず、ベース基板Ｂ上に、キャビティ形成用ストッパー層１２２を露出させる開口部（不図示）を有するエッチングレジスト（不図示）を形成する。
【００９８】
ここで、前記エッチングレジスト（不図示）は、ドライフィルム（Ｄｒｙ−ｆｉｌｍ）であってもよいが、特にこれに限定されるものではない。
【００９９】
その後、露出されたキャビティ形成用ストッパー層１２２をエッチングして除去する。
【０１００】
ここで、前記エッチングは、エッチング液を利用して行われることができるが、特にこれに限定されるものではない。
【０１０１】
その後、前記エッチングレジスト（不図示）を除去する。
【０１０２】
ここで、前記エッチングレジスト（不図示）は、化学的剥離工程又は機械的剥離工程などにより除去することができるが、特にこれに限定されるものではない。
【０１０３】
このように、半導体チップ挿入用キャビティ１４０を形成する位置に、キャビティ形成用ストッパー層１２２を予め形成し、レーザを利用して絶縁層を除去した後、エッチング工程などを経て、キャビティ形成用ストッパー層１２２を除去することにより、内部底面が平坦な半導体チップ挿入用キャビティ１４０を形成することができる。
【０１０４】
このように、内部底面が平坦な半導体チップ挿入用キャビティ１４０を形成することにより、後工程で半導体チップ挿入用キャビティ１４０が挿入される半導体チップ２００が反ったり、チルト（ｔｉｌｔ）される現象を防止することができる。
【０１０５】
一方、本実施例によるベース基板Ｂ上に形成された外層回路パターン１２０ｂは、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）用パッド１２１ａ及びバンプ形成用パッド１２１ｂを含むことができ、前記のようにキャビティ形成用ストッパー層１２２を除去した後、ベース基板Ｂ上に半導体チップ挿入用キャビティ１４０、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）用パッド１２１ａ及びバンプ形成用パッド１２１ｂを露出させる開口部を有するソルダレジスト層１５０を形成することができる。
【０１０６】
ソルダレジスト層１５０は、最外層回路を保護する保護層の機能を有し、電気的絶縁のために形成されるものである。前記ソルダレジスト層１５０は、当業界に公知されたように、例えば、ソルダレジストインク、ソルダレジストフィルム又はカプセル化剤などで構成されてもよく、特にこれに限定されるものではない。
【０１０７】
前記開口部を有するソルダレジスト層１５０を形成することは、当業界に公知された様々な工程により行うことができ、このような工程は、既に公知された技術であるため、それに対する詳細な説明は省略する。
【０１０８】
その後、露出されたワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）用パッド１２１ａ及びバンプ形成用パッド１２１ｂに、それぞれ表面処理層１３０ａ、１３０ｂを形成することができる。
【０１０９】
ここで、表面処理層１３０ａ、１３０ｂは、電解ニッケル及び金めっき方式、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、ＥＮＡＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ａｕｔｏｃａｔａｌｙｔｉｃ Ｇｏｌｄ）方式、ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｅｌｅｃｔｒｏｌｅｓｓ Ｐａｌｌａｄｉｕｍ Ｉｎｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、ＥＮＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｐａｌｌａｄｉｕｍ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）方式、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）方式のうち少なくとも何れか一つにより形成することができるが、特にこれに限定されるものではない。
【０１１０】
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは、本発明を具体的に説明するためのものであり、本発明によるプリント回路基板及びその製造方法は、これに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
【０１１１】
本発明の単純な変形乃至変更は、いずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は、添付の特許請求の範囲により明確になるであろう。
【産業上の利用可能性】
【０１１２】
本発明は、高機能化及び薄板化を同時に満すことができるプリント基板およびその製造方法に適用可能である。
【符号の説明】
【０１１３】
１００ プリント回路基板
１１０ 絶縁層
１１０ａ 第１絶縁材
１１０ｂ 第２絶縁材
１１５ 銅箔層（めっき層）
１１７ めっき層
１２０ 回路パターン
１２０ａ 内層回路パターン
１２０ｂ 外層回路パターン
１２１ａ ワイヤボンディング用パッド
１２１ｂ バンプ形成用パッド
１２２ キャビティ形成用ストッパー層
１２４ａ 第１ビアホール
１２４ｂ 第２ビアホール
１２５ ビア
１３０ａ、１３０ｂ 表面処理層
１４０ 半導体チップ挿入用キャビティ
１５０ ソルダレジスト層
２００ 半導体チップ
２１０ ワイヤ
【特許請求の範囲】
【請求項１】
第１絶縁材及び前記第１絶縁材上に形成された第２絶縁材を含む絶縁層と、
前記絶縁層の内層及び外層に形成された回路パターンと、
前記第１絶縁材又は第２絶縁材に複数個形成された半導体チップ挿入用キャビティと、を含むプリント回路基板。
【請求項２】
前記回路パターンは、三層からなる請求項１に記載のプリント回路基板。
【請求項３】
前記絶縁層上に形成され、前記外層に形成された回路パターンのうち一部を露出させる開口部を有するソルダレジスト層をさらに含む請求項１に記載のプリント回路基板。
【請求項４】
前記外層に形成された回路パターンは、ワイヤボンディング用パッド及びバンプ形成用パッドを含む請求項１に記載のプリント回路基板。
【請求項５】
前記ワイヤボンディング用パッド及びバンプ形成用パッドの上に形成された表面処理層をさらに含む請求項４に記載のプリント回路基板。
【請求項６】
内層にキャビティ形成用ストッパー層を含む内層回路パターンが形成された絶縁層からなるベース基板を準備する段階と、
前記ベース基板上に外層回路パターンを形成する段階と、
前記絶縁層に前記キャビティ形成用ストッパー層を露出させる半導体チップ挿入用キャビティを形成する段階と、
前記露出されたキャビティ形成用ストッパー層を除去する段階と、を含むプリント回路基板の製造方法。
【請求項７】
前記ベース基板を準備する段階は、
キャリアを準備する段階と、
前記キャリア上に第１絶縁材を形成する段階と、
形成された前記第１絶縁材上に前記キャビティ形成用ストッパー層を含む内層回路パターンを形成する段階と、
前記回路パターンが形成された第１絶縁材上に第２絶縁材を形成する段階と、
前記キャリアと第１絶縁材とを分離する段階と、を含む請求項６に記載のプリント回路基板の製造方法。
【請求項８】
前記外層回路パターンを形成する段階は、
前記ベース基板にビアを形成する段階をさらに含む請求項６に記載のプリント回路基板の製造方法。
【請求項９】
前記半導体チップ挿入用キャビティを形成する段階は、レーザ工程により行われる請求項６に記載のプリント回路基板の製造方法。
【請求項１０】
前記レーザは、ＣＯ２レーザ、ＹＡＧレーザ又はエキシマ（ｅｘｉｍｅｒ）レーザである請求項９に記載のプリント回路基板の製造方法。
【請求項１１】
前記キャビティ形成用ストッパー層は、銅（Ｃｕ）からなる請求項６に記載のプリント回路基板の製造方法。
【請求項１２】
前記キャビティ形成用ストッパー層を除去する段階は、
前記ベース基板上に前記キャビティ形成用ストッパー層を露出させる開口部を有するエッチングレジストを形成する段階と、
前記キャビティ形成用ストッパー層をエッチングする段階と、
前記エッチングレジストを除去する段階と、を含む請求項６に記載のプリント回路基板の製造方法。
【請求項１３】
前記キャビティ形成用ストッパー層をエッチングする段階は、エッチング液を用いたエッチング工程により行われる請求項１２に記載のプリント回路基板の製造方法。
【請求項１４】
前記エッチングレジストは、ドライフィルム（Ｄｒｙ−ｆｉｌｍ）である請求項１２に記載のプリント回路基板の製造方法。
【請求項１５】
前記エッチングレジストを除去する段階は、化学的剥離工程又は機械的剥離工程により行われる請求項１２に記載のプリント回路基板の製造方法。
【請求項１６】
前記外層回路パターンは、ワイヤボンディング用パッド及びバンプ形成用パッドを含み、
前記キャビティ形成用ストッパー層を除去する段階以降に、
前記ベース基板上に前記ワイヤボンディング用パッド及びバンプ形成用パッドを露出させる開口部を有するソルダレジスト層を形成する段階をさらに含む請求項６に記載のプリント回路基板の製造方法。
【請求項１７】
前記露出されたワイヤボンディング用パッド及びバンプ形成用パッドに表面処理層を形成する段階をさらに含む請求項１６に記載のプリント回路基板の製造方法。
【請求項１８】
前記表面処理層を形成する段階は、
電解ニッケル及び金めっき方式、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、ＥＮＡＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ａｕｔｏｃａｔａｌｙｔｉｃ Ｇｏｌｄ）方式、ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｅｌｅｃｔｒｏｌｅｓｓ Ｐａｌｌａｄｉｕｍ Ｉｎｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、ＥＮＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｐａｌｌａｄｉｕｍ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）方式、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）方式のうち少なくとも何れか一つにより行われる請求項１７に記載のプリント回路基板の製造方法。
【請求項１】
第１絶縁材及び前記第１絶縁材上に形成された第２絶縁材を含む絶縁層と、
前記絶縁層の内層及び外層に形成された回路パターンと、
前記第１絶縁材又は第２絶縁材に複数個形成された半導体チップ挿入用キャビティと、を含むプリント回路基板。
【請求項２】
前記回路パターンは、三層からなる請求項１に記載のプリント回路基板。
【請求項３】
前記絶縁層上に形成され、前記外層に形成された回路パターンのうち一部を露出させる開口部を有するソルダレジスト層をさらに含む請求項１に記載のプリント回路基板。
【請求項４】
前記外層に形成された回路パターンは、ワイヤボンディング用パッド及びバンプ形成用パッドを含む請求項１に記載のプリント回路基板。
【請求項５】
前記ワイヤボンディング用パッド及びバンプ形成用パッドの上に形成された表面処理層をさらに含む請求項４に記載のプリント回路基板。
【請求項６】
内層にキャビティ形成用ストッパー層を含む内層回路パターンが形成された絶縁層からなるベース基板を準備する段階と、
前記ベース基板上に外層回路パターンを形成する段階と、
前記絶縁層に前記キャビティ形成用ストッパー層を露出させる半導体チップ挿入用キャビティを形成する段階と、
前記露出されたキャビティ形成用ストッパー層を除去する段階と、を含むプリント回路基板の製造方法。
【請求項７】
前記ベース基板を準備する段階は、
キャリアを準備する段階と、
前記キャリア上に第１絶縁材を形成する段階と、
形成された前記第１絶縁材上に前記キャビティ形成用ストッパー層を含む内層回路パターンを形成する段階と、
前記回路パターンが形成された第１絶縁材上に第２絶縁材を形成する段階と、
前記キャリアと第１絶縁材とを分離する段階と、を含む請求項６に記載のプリント回路基板の製造方法。
【請求項８】
前記外層回路パターンを形成する段階は、
前記ベース基板にビアを形成する段階をさらに含む請求項６に記載のプリント回路基板の製造方法。
【請求項９】
前記半導体チップ挿入用キャビティを形成する段階は、レーザ工程により行われる請求項６に記載のプリント回路基板の製造方法。
【請求項１０】
前記レーザは、ＣＯ２レーザ、ＹＡＧレーザ又はエキシマ（ｅｘｉｍｅｒ）レーザである請求項９に記載のプリント回路基板の製造方法。
【請求項１１】
前記キャビティ形成用ストッパー層は、銅（Ｃｕ）からなる請求項６に記載のプリント回路基板の製造方法。
【請求項１２】
前記キャビティ形成用ストッパー層を除去する段階は、
前記ベース基板上に前記キャビティ形成用ストッパー層を露出させる開口部を有するエッチングレジストを形成する段階と、
前記キャビティ形成用ストッパー層をエッチングする段階と、
前記エッチングレジストを除去する段階と、を含む請求項６に記載のプリント回路基板の製造方法。
【請求項１３】
前記キャビティ形成用ストッパー層をエッチングする段階は、エッチング液を用いたエッチング工程により行われる請求項１２に記載のプリント回路基板の製造方法。
【請求項１４】
前記エッチングレジストは、ドライフィルム（Ｄｒｙ−ｆｉｌｍ）である請求項１２に記載のプリント回路基板の製造方法。
【請求項１５】
前記エッチングレジストを除去する段階は、化学的剥離工程又は機械的剥離工程により行われる請求項１２に記載のプリント回路基板の製造方法。
【請求項１６】
前記外層回路パターンは、ワイヤボンディング用パッド及びバンプ形成用パッドを含み、
前記キャビティ形成用ストッパー層を除去する段階以降に、
前記ベース基板上に前記ワイヤボンディング用パッド及びバンプ形成用パッドを露出させる開口部を有するソルダレジスト層を形成する段階をさらに含む請求項６に記載のプリント回路基板の製造方法。
【請求項１７】
前記露出されたワイヤボンディング用パッド及びバンプ形成用パッドに表面処理層を形成する段階をさらに含む請求項１６に記載のプリント回路基板の製造方法。
【請求項１８】
前記表面処理層を形成する段階は、
電解ニッケル及び金めっき方式、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、ＥＮＡＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ａｕｔｏｃａｔａｌｙｔｉｃ Ｇｏｌｄ）方式、ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｅｌｅｃｔｒｏｌｅｓｓ Ｐａｌｌａｄｉｕｍ Ｉｎｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、ＥＮＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｐａｌｌａｄｉｕｍ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方式、無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）方式、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）方式のうち少なくとも何れか一つにより行われる請求項１７に記載のプリント回路基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−７０００９（Ｐ２０１３−７０００９Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１１−２５４７４３（Ｐ２０１１−２５４７４３）
【出願日】平成２３年１１月２２日（２０１１．１１．２２）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２３年１１月２２日（２０１１．１１．２２）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]