【課題】ホールの上面形状を整えて線条痕をなくすと共に、ボトム形状に歪みがなく、しかもボーイング形状の発生を防止して良好な垂直加工形状のホールを処理対象層に形成することができる基板処理方法を提供する。
【解決手段】処理ガスとしてＣＦ_４ガス、ＣＨＦ_３ガス及びＣ_４Ｆ_８ガスを含有する混合ガスを用い、処理圧力１００ｍＴｏｒｒ（１．３３×１０Ｐａ）〜１５０ｍＴｏｒｒ（２．０×１０Ｐａ）で中間層としてのＢＡＲＣ膜５３をエッチングし、次いで、処理ガスとしてＣＯＳガス含有ガスを用いて下層レジスト層としてのＡＣＬ５２をエッチングし、その後、処理ガスとしてＣ_６Ｆ_６ガス含有ガスを用いて処理対象層としての酸化膜５１をエッチングする。 （もっと読む）

【課題】ダブルパターニングの方法を最適化するための方法を提供すること。
【解決手段】ダブルパターニングリソグラフィプロセスにおける工程のそれぞれにおける制御線量、焦点等の制御変数が、記録され、ダブルパターニングプロセスにおける、クリティカルディメンション、側壁部角度等の中間フィーチャの特性が、測定される。次いで、最終フィーチャが、モデル化され、測定値とモデルとの間の擾乱が測定され、制御変数の値が、最適化される。 （もっと読む）

【課題】生産性が向上し、かつ、半導体膜の導電膜からのはみ出し量が低減できる積層構造体及びその製造方法を提供すること。
【解決手段】本発明にかかる積層構造体は、半導体膜１５、ゲート絶縁膜１２、ソース電極１７、及びドレイン電極１８を有するものである。ゲート絶縁膜１２は、半導体膜１５下において、半導体膜１５の端から徐々に膜厚が薄くなるテーパー部を有する。ソース電極１７及びドレイン電極１８は、半導体膜１５上において、半導体膜１５のパターンからはみ出さないように形成され、半導体膜１５端からの距離が０以上０．３ｕｍ以下である。 （もっと読む）

【課題】ＬＬＥにより微細パターンを形成する際に、工程数を削減することができ、第１パターンと第２パターンのＣＤ値の差を小さくすることができる微細パターンの形成方法を提供する。
【解決手段】第１の形状加工工程と、第２の形状加工工程と、エッチング工程とを有し、第１の形状加工工程は、第１のレジスト膜よりなるパターンを形成する第１のパターン形成ステップＳ１３と、そのパターンをトリミング処理する第１トリミングステップＳ１４と、そのパターンの上にエッチングガスの反応生成物よりなる保護膜を堆積し、第１パターンに加工する保護膜堆積ステップＳ１５とを有し、第２の形状加工工程は、第１パターンと交互に配列し、第２のレジスト膜よりなるパターンを形成する第２のパターン形成ステップＳ１７と、そのパターンをトリミング処理し、第２パターンに加工する第２トリミングステップＳ１８とを有する。 （もっと読む）

【課題】多様な幅を有するパターンを同時に形成しつつ、一部領域ではダブルパターニング技術によりパターン密度を倍加させる半導体素子のパターン形成工程、及びその工程を容易に適用しうる構造を有する半導体素子を提供する。
【解決手段】半導体素子であって、基板上で第１方向に延長される第１ライン部分と該第１ライン部分の一端から前記第１方向とは異なる第２方向に延長される第２ライン部分とを含む複数の導電ラインと、前記複数の導電ラインの各々の前記第２ライン部分の一端と一体に接続されている複数のコンタクトパッドと、前記複数のコンタクトパッドのうち、選択された一部のコンタクトパッドから前記第２方向に沿って前記第２ライン部分と平行に延長される第１ダミー部分を各々有する複数のダミー導電ラインとを有する。 （もっと読む）

【課題】マスク層としての酸化膜層に対するシリコン層のエッチングにおける選択比を向上させることができる基板処理方法を提供する。
【解決手段】マスク層としてのＳｉＯ_２層６２と、処理対象層としてのシリコン層６１を有するウエハＷをプロセスモジュール２５のチャンバ４２内に搬入し、ＮＦ_３ガス、ＨＢｒガス、Ｏ_２ガス及びＳｉＣｌ_４ガスの混合ガスから生成されたプラズマによってＳｉＯ_２層６２表面にデポ６５を堆積させてマスク層としての層厚を確保しつつシリコン層６１をエッチングする。 （もっと読む）

【課題】抵抗率が低く、表面粗度が低く反射率が高いタングステンを、ＣＶＤ法により基板上の間隙または凹状特徴部分に充填する方法を提供する。
【解決手段】基板に設けられた凹状部分を部分的に充填するタングステンバルクを堆積した後で、堆積されたタングステンの上部分を除去する。上部分の除去は、活性化されたフッ素種に基板を暴露することによって行われる。堆積されたタングステン粒子のうち急峻で突出している突起の頂点を選択的に除去することによって、除去処理は、凹状部分の側壁に沿ってタングステンを研磨することになる。堆積−除去のサイクルを複数回実行して、凹状部分を埋める。このようにして凹状部分が充填されると、ＣＭＰにおいてコアリング（ｃｏｒｉｎｇ）が発生しにくくなる。 （もっと読む）

【課題】ワークを加工精度を向上させることが可能なプラズマ処理装置及びプラズマ処理方法を提供すること。
【解決手段】放電用ガスに励起電圧を印加してプラズマを発生させ、前記プラズマを照射してワークを加工するプラズマ処理装置であって、前記プラズマを前記ワークに向けて噴射する噴射口及び前記噴射口の周囲の空間を吸引する吸引口を有するプラズマ発生機構と、前記プラズマ発生機構と前記ワークとを相対移動させる移動機構と、少なくとも前記ワークの目標形状データと、前記ワークの加工前形状データと、前記プラズマ発生機構の加工量データと、前記プラズマ発生機構を用いた加工後の前記ワークの形状に基づく加工分布データとに基づいて前記ワークの加工計画データを生成し、前記加工計画データに基づいて前記ワークの加工を行わせる制御装置とを備える。 （もっと読む）

【課題】本発明は、メタルマスクを用いて、簡易な方法により半導体基板に先細状ビア孔を形成するエッチング方法を提供することを目的とする。
【解決手段】半導体基板上に金属導電層を形成する工程と、該金属導電層上に第１の開口を有する第１メッキ層を形成する工程と、該第１メッキ層の側壁に該第1の開口より幅の狭い第２の開口を有する第２メッキ層を形成する工程と、該第２メッキ層をマスクとして第1のドライエッチングを行い該半導体基板をエッチングする工程と、該第1のドライエッチングの後に該第1メッキ層を残す選択的ウェットエッチングを行い該第２メッキ層をエッチングする工程と、該第２メッキ層をエッチングした後に該第1メッキ層をマスクとして第２のドライエッチングを行い該半導体基板をさらにエッチングする工程とを備えることを特徴とする。 （もっと読む）

【課題】ワークの加工精度を向上させることが可能なプラズマ処理装置を提供すること。
【解決手段】ワークを保持して移動可能なステージ装置と、前記ワークに光を照射し、前記ワークからの反射光を用いて前記ワークの形状に関する情報を取得する取得装置と、前記ワークにプラズマを照射し、前記情報を用いて前記ワークを加工する加工装置と、前記取得装置及び前記加工装置のそれぞれに前記ステージ装置をアクセスさせる制御装置とを備える。 （もっと読む）

【課題】半導体ウェーハとその上に形成される膜との密着性を向上させる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体ウェーハ１０上に下地膜１３を形成する工程と、半導体ウェーハ１０と下地膜１３との間にそれら両者の反応層１４を形成するベーク処理を行う工程と、下地膜１３を除去して反応層１４のみを半導体ウェーハ１０上に残すウェット処理を行う工程と、反応層１４上にレジスト膜１５を形成する工程と、レジスト膜１５に対する選択的露光及び現像を行いレジスト膜１５を選択的に除去しレジスト膜１５をパターニングする工程と、パターニングされたレジスト膜１５をマスクにして半導体ウェーハ１０に対する処理を行う工程と、を備えている。 （もっと読む）

本発明の基板作製方法は、基板上に隔置された第１のフィーチャーを形成する工程を含む。隔置された第１のフィーチャーの側壁上に変性材料を形成するように、可変材料が隔置された第１のフィーチャーの上に堆積されるとともに、可変材料は、隔置された第１のフィーチャーからの材料により変性させられる。第１の材料は、変性材料の上に堆積され、変性材料の組成と異なる組成からなる。第１の材料は、変性材料を露出するようにエッチングされ、第１の材料から構成される隔置された第２のフィーチャーは、変性材料の側壁上に形成される。次に、変性材料は、隔置された第２のフィーチャー及び隔置された第１のフィーチャーの間からエッチングされる。基板は、隔置された第１のフィーチャー及び隔置された第２のフィーチャーから構成されるマスクパターンを通して処理される。他の実施形態が開示されている。 （もっと読む）

半導体プロセスチャンバ内で使用されるプロセスキットが、本明細書内に提供されている。いくつかの実施形態では、半導体プロセスチャンバ用のプロセスキットは、基板サポートの周辺部の周りにあり、基板サポートの中央領域に対応する開口を画定する側壁を有するように構成される本体を含む。リップは、本体の側壁から開口内へ延び、リップの上面の一部は、処理の間、基板の下に配置されるように構成される。本体の対向する側壁間で測定される第１距離は、開口内に配置される基板の上面を横切る幅よりも少なくとも約７．８７ｍｍ大きい。
（もっと読む）

【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、酸化物半導体を有する半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する半導体装置の作製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いて酸化物半導体膜及び導電膜のエッチング工程を行う。エッチング工程において、第１のエッチング工程は、エッチングガスによるドライエッチングを用い、第２のエッチング工程はエッチング液によるウエットエッチングを用いる。 （もっと読む）

【課題】層間絶縁膜に開口した凹部の底部及び側壁から層間絶縁膜上面にかけて形成した導電膜を、導電膜形成後の凹部内に保護絶縁膜を形成すること無しに層間絶縁膜上面の導電膜のみを選択的に除去する方法を提供する。
【解決手段】導電膜のドライエッチングに際して、その最中に前記凹部内の開口部近傍にデポジション膜が形成されるようにエッチング条件を選択して行う。 （もっと読む）

【課題】疎部及び密部のそれぞれにおいて、所望の寸法のデバイスパターンを簡単にエッチングにより形成できるようにする。
【解決手段】金属層１２上に２層のマスク層１３，１４を形成する工程と、２層のマスク層１３，１４に対して、各層ごとに、デバイスパターンを疎に形成する疎部または密に形成する密部におけるＣＤシフト量を調整する１種類のエッチングパラメータを変更させてエッチングを行い、マスクパターン１３−１〜１３−４，１４−１〜１４−４を形成する工程と、マスクパターン１３−１〜１３−４を用いて金属層１２をエッチングし、ゲート電極１２−１〜１２−４を形成する。 （もっと読む）

【課題】Si層と下地層としてのSiO₂層を有する基板に貫通ビアを形成するドライエッチングにおいて、貫通ビアの開口部付近の側壁の角部ないし肩部を確実なくす。
【解決手段】基板７はSi層２１、SiO₂層２２、フォトレジストマスク２４を少なくとも備える。少なくともSF₆とO₂を含む混合ガスを使用したドライエッチングによりSi層２１を貫通する貫通ビア３１を形成する。次に、アッシングによりフォトレジストマスク２４を除去する。さらに、高C/F比のフルオロカーボン系ガスを含むガスを使用したドライエッチングによりSiO₂層２２をエッチングし、それによって貫通ビア３１がSiO₂層２２を貫通する。 （もっと読む）

【課題】シリコンのエッチング加工において、マイクロトレンチの発生を防止し、更には垂直加工形状およびマスク選択比の向上をも図ること。
【解決手段】真空可能なチャンバ１０内に配置されたサセプタ１２上にシリコン基板Ｗを載置し、チャンバ１０内でエッチングガスを放電させてプラズマを生成し、サセプタ１２にイオンを引き込むための第１の高周波ＲＦ_Lを印加する。エッチングガスには、Ｃｌ₂ガスおよびＯ₂ガスを含む混合ガスを用いる。 （もっと読む）

【課題】半導体デバイスの小型化要求を満たす寸法の開口部を形成する基板処理方法において、マスク層の厚さを増大させることができる基板処理方法を提供する。
【解決手段】ＳｉＮ膜５１、ＢＡＲＣ膜５２及びフォトレジスト膜５３が順に積層され、フォトレジスト膜５３はＢＡＲＣ膜５２の一部を露出させる開口部５４を有するウエハＷを処理する基板処理方法であって、デポ性ガスであるＣＨ_３ＦガスとＳＦ_６ガスの混合ガスから生成されたプラズマによって開口部５４を有するフォトレジスト膜５３の上部表面にデポを堆積して厚さを増大させるマスク層厚さ増大ステップを有する。 （もっと読む）

反応性プラズマミーリングを使用してエッチングされた構造の側壁を平滑化する方法。この平滑化法は、構造の壁表面上の表面粗さの原因となる側壁のノッチング深さを減少させる。この方法は、前記シリコン含有構造の内面及び外面から残留高分子材料を除去するステップと、シリコン含有構造にパルス化されたＲＦ電力でバイアスを掛けながら、原料ガスから生成される反応性プラズマでシリコン含有構造の内面を処理するステップを含む。原料ガスは、シリコン及び不活性ガスと反応する試薬を含む。この方法は、内面上に約５００ｎｍ以下のノッチ深さを提供する。
（もっと読む）