【課題】層間絶縁膜を介して配線された上下の導電パターンが、これらの導電パターン形成後に接続配線によって接続された構成において、接続抵抗の上昇を防止でき、さらにこの構成を製造する際のプロセスタクトタイムの削減が図られる電子基板を提供する。
【解決手段】基板１上に設けられた第１導電パターン３と、これを覆う状態で基板１上に設けられた層間絶縁膜５と、第１導電パターン３上に一部を重ねた状態で層間絶縁膜５上に設けられた第２導電パターン９とを備えている。第２導電パターン９と第１導電パターン３とが重なる位置には、第２導電パターン９および層間絶縁膜５に開口部３１が設けられている。この開口部３１は第１導電パターン３を底面としており、この開口部３１の内壁を覆う接続配線３３により、第２導電パターン９と第１導電パターン３とが結線されている。 （もっと読む）

【課題】 本発明はウエハ処理に関する。
【解決手段】 本発明は、1つ以上の測定処理、1つ以上のポリエッチング(P-E)処理及び1つ以上の金属ゲートエッチング処理を有する多層処理手順並びに多層/多入力/多出力(MLMIMO)モデル及びライブラリを用いてウエハを処理する方法を供する。前記MLMIMO処理制御は、多数の層及び/又は多数の処理工程間での動的に相互作用する挙動のモデル化を用いる。前記多数の層及び/又は多数の処理工程は、等方性及び/又は異方性エッチング処理を用いて作製可能なライン、溝、ビア、スペーサ、コンタクト、及びゲート構造の作製に関連づけられて良い。 （もっと読む）

本発明は、物質（１００，２００）を電子ビーム誘起エッチングする方法に関し、本方法は、少なくとも１種類のエッチングガスを、物体（１００，２００）に電子ビームが衝突する位置と同じ位置において、物体（１００，２００）に供給する方法ステップ、および、同時に、少なくとも１種類のエッチングガスによる自発的エッチングを減速または抑制するようにした少なくとも１種類のパッシベーションガスを供給する方法ステップを含むものである。 （もっと読む）

【課題】エッチング中に堆積するハイドロカーボン量を低減可能な、半導体素子を作製する方法を提供する。
【解決手段】工程Ｓ１０４ではエピタキシャル基板をエッチング装置１０に配置する。工程Ｓ１０５では、絶縁膜マスクを用いてエピタキシャル基板のプラズマエッチングを行って、複数のIII−Ｖ化合物半導体膜を加工する。炭化水素を含むエッチングガスＧ_Ｅを供給して、エッチング装置１０のバイアス側電極１３及び誘導結合コイル１４にそれぞれ高周波電力Ｐ１、Ｐ２を供給してプラズマを生成する。該プラズマによりマスクのパターンに従って半導体層がエッチングされる。工程Ｓ１０６では、酸素ガス酸素プラズマを用いて、バイアス側電極１３に高周波電力を供給すること無く誘導結合コイル１４に高周波電力Ｐ３を供給して、酸素ガスＧ_Ｏ２のプラズマアッシングを行ってエッチング堆積物を除去する。 （もっと読む）

【課題】シリコン表面における発電面積を大きくしうるテクスチャーを効率良く形成する技術を提供する。
【解決手段】本発明は、シリコン基板の表面の自然酸化膜をドライエッチング法によって除去する自然酸化膜除去工程（Ｐ２）と、シリコン基板の表面におけるスライス時のダメージ層を除去する工程（Ｐ４）と、シリコン基板の表面にドライエッチング法によってテクスチャーを形成するテクスチャー形成工程（Ｐ６）と、シリコン基板の表面におけるテクスチャーの形成時にダメージを受けた層をドライエッチング法によって除去するダメージ層除去工程（Ｐ８）と、シリコン基板のテクスチャーの形状をウェットエッチング法によって丸めるテクスチャー丸め工程（Ｐ９）とを有する。自然酸化膜除去工程（Ｐ２）、スライスダメージ層除去工程（Ｐ４）、テクスチャー形成工程（Ｐ６）、ダメージ層除去工程（Ｐ８）を同一の真空処理槽２内で行う。 （もっと読む）

【課題】ウェハのプロセス特性差の改善を図るとともに、フォトレジスト膜が各処理プロセスにおいて、所定量の残膜として維持され、酸化膜に対する選択比の低下を防止できるフォーカスリングを提供する。
【解決手段】被処理基板１５を載置する基板載置台２上で被処理基板１５を囲む位置に配置され、前記被処理基板１５に対してプラズマ処理を施す際にプラズマを前記被処理基板に集束させるフォーカスリング５において、前記被処理基板のプラズマ処理中において、全周にわたって、その径方向外側領域が高温領域となり、径方向内側領域が低温領域となるよう、前記径方向内側領域と前記基板載置台２との間に熱伝達手段を設けるとともに、前記径方向外側領域と前記径方向内側領域との間に全周にわたって溝を設ける。 （もっと読む）

【課題】微細化を可能にすると共に、安定して良好な腐刻を行うことを可能にする腐刻方法を提供する。
【解決手段】Ｓｉ，Ｓｎのうち１種類以上の原子で構成された物質を腐刻対象物として、腐刻用ガスの放電により腐刻を行う際に、腐刻用ガスとして炭素原子を含まないハロゲン間化合物ガスを使用する。さらに、この腐刻用ガスに、腐刻側壁を表面酸化することにより異方性腐刻の水平方向の腐刻速度を低下させて異方性を強調するために、酸素原子を含む酸化性ガスを添加して、腐刻対象物に対して腐刻を行う。 （もっと読む）

【課題】２回以上フォトレジスト層を露光することによって、基板層における部材をパターニングする方法を提供する。
【解決手段】炭素質マスク層は堆積されてから（２１０）、フォトレジスト層および中間層が動作（２１５）において炭素質マスク層上に堆積される。レチクルは基板層に整列され（２２５）、フォトレジストは第１回目の露光をされ（２３０）、第１の対のフォトレジストラインを形成する。基板層とレチクル間の整列を所定量だけオフセットして（２３５）、フォトレジストは２回目の露光がされ（２４０）、第１の露光によってプリントされたフォトレジストラインの少なくとも１つを分岐させる。２度目に露光されたフォトレジストは次いで現像される（２４５）。フォトレジスト層に形成された二重パターンによって、炭素質マスク層ならびに任意の他の非感光性中間層がパターニングされる（２５０）。 （もっと読む）

【課題】個々のメモリセルの電荷蓄積量が多い不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】シリコン基板１１上に、それぞれ複数の絶縁膜１２及び電極膜１３を交互に積層して積層体１４を形成する。次に、積層体１４を積層方向に貫通する貫通孔１５を形成する。このとき、貫通孔１５における電極膜１３内に位置する部分の側面１５ａを、貫通孔１５の中心軸１５ｃを含む断面において、貫通孔１５の内側から見て凹状に湾曲させる。その後、貫通孔１５の側面上に電荷蓄積層２６を形成し、貫通孔１５の内部に半導体ピラー１７を形成する。 （もっと読む）

【課題】内部に形成されるキャパシタの特性を向上することができる強誘電体メモリ等の半導体装置を提供する。
【解決手段】半導体基板の上方の絶縁膜１８上に形成されるキャパシタ下部電極２０ｑと、キャパシタ下部電極２０ｑの上に形成されるキャパシタ誘電体膜２１ｑと、誘電体膜２１ｑの上に形成されるキャパシタ上部電極２２ｑとを有するキャパシタＱであって、キャパシタ上部電極２２ｑの側面のうち半導体基板の上面に対する下部側面の第１の角度を上部側面の第２の角度より小さくしている。これにより、キャパシタ上部電極とその下の誘電体膜を覆う保護絶縁膜をカバレッジ良く形成することができる。カバレッジ良く形成された保護絶縁膜は、キャパシタ保護機能が高くなるので、キャパシタの還元元素による劣化を防止して、キャパシタ特性を向上することができる。 （もっと読む）

【課題】プロセス数の低減が可能であり、プロセスの単純化が容易なエッチングマスク形成方法を提供する。
【解決手段】エッチングの対象となる対象層１０上に、対象層１０をエッチングするためのエッチングマスクを形成するマスク膜１２を形成し、マスク膜１２に転写されるべき第１のパターンを有する第１のマスク層１６ａ，２０をマスク膜１２上に形成し、マスク膜１２に転写されるべき第２のパターンを有する第２のマスク層２２ａ，２４を第１のマスク層上に形成し、第２のマスク層の第２のパターンを第１のマスク層に転写して、第１のパターンおよび第２のパターンを有する第３のマスク層を形成する第３のマスク層形成工程と、第３のマスク層を用いてマスク膜をエッチングして、対象層のエッチングに使用されるエッチングマスクを形成するエッチングマスク形成工程と、を含むエッチングマスク形成方法が提供される。 （もっと読む）

【課題】 本発明は基板処理に関する。
【解決手段】 本発明は、多層処理シーケンス、多層/多入力/多出力(MLMIMO)モデル及びライブラリを用いた基板処理方法を供する。当該方法は、1つ以上のマスク層生成手順、1つ以上の前処理測定手順、1つ以上の部分エッチング(P-E)手順、1つ以上の最終エッチング(F-E)手順、及び1つ以上の後処理測定手順を有して良い。 （もっと読む）

【課題】垂直性の高い異方性エッチング形状と高いマスク選択比を同時に達成するシリコン構造体の製造方法を提供する。
【解決手段】本発明の１つのシリコン構造体の製造方法は、エッチングガスと有機堆積物形成ガスが交互に導入されて形成されるプラズマを用いてシリコン基板をエッチングする過程で、そのエッチングの開始時から所定時間、エッチングガス導入時の基板への印加電力を一定にする第１電力印加工程と、その所定時間が経過した後にエッチングガス導入時の基板への印加電力を時間と共に上昇させる第２電力印加工程とを有する。 （もっと読む）

【課題】高低差の小さい光学素子を高精度に形成し易い光学素子アレイの製造方法を提供する。
【解決手段】光学基材１１上にフォトレジスト層１５を設け、フォトレジスト層１５を露光及び現像してフォトレジスト層１５表面に凹凸形状部２１を形成し、フォトレジスト層１５及び光学基材１１をエッチングすることで、光学基材１１表面に凹凸形状部２１に応じた形状を有する光学素子１３を形成して光学素子アレイ１０を製造する方法であり、フォトレジスト層１５と光学基材１０との選択比を１未満に調整してエッチングすることにより、凹凸形状部２１の高低差より小さい高低差を有する光学素子１３を形成する。 （もっと読む）

【課題】絶縁膜に設けたホールパターンに形成された導電体膜の断線を防止できる構造を備えた半導体装置を提供する。
【解決手段】半導体装置の製造方法は、第１の導電体膜上に絶縁膜を形成し、絶縁膜を露出する開口部を有するマスク膜を用いた異方性エッチングにより、開口部に露出した絶縁膜の上部に凹部を形成すると共に、マスク膜の側壁部下部に反応生成物を付着させる。次に、等方性エッチングにより、マスク膜の側壁部を水平方向に後退させると共に、異方性エッチングにより、凹部の底部に露出した絶縁膜を垂直方向に掘り下げながら、マスク膜の側壁部下部に付着した反応生成物を除去する。次に、異方性エッチングにより、凹部の周囲に存在する絶縁膜を鉛直方向に掘り下げて段差部を形成すると共に、凹部の底部を貫通させて第１の導電体膜を露出させる。その後、第１の導電体膜の上に第２の導電体膜を形成する。 （もっと読む）

【課題】メサ型半導体装置及びその製造方法において、耐圧を向上させると共にリーク電流を低減する。
【解決手段】半導体基板１の表面にＮ−型半導体層２を形成し、その上層にＰ型半導体層３を形成する。その後、Ｐ型半導体層３の表面から、ＰＮ接合部ＪＣ、Ｎ−型半導体層２、半導体基板１の厚さ方向の途中にかけてエッチングし、半導体基板１に近づくに従って幅が大きくなるメサ溝８を形成する。その後、前記エッチングにより生じたメサ溝８の内壁のダメージ層を、ウェットエッチングにより除去すると共に、Ｐ型半導体層３の表面に近い領域において、Ｐ型半導体層３の表面に近づくに従って幅が大きくなるようにメサ溝８を加工する。その後、半導体基板１及びそれに積層された各層からなる積層体をダイシングする。 （もっと読む）

【課題】パターン寸法のずれの原因を簡単に特定することのできる半導体装置の製造方法、及び半導体装置の製造装置を提供する。
【解決手段】複数の第１選択基板のそれぞれをレジスト塗布、露光し、複数の熱処理プレートのそれぞれにより、加熱、現像して、それぞれのレジスト寸法を測定する工程と、測定結果に基づき、熱処理プレートのそれぞれについて、設定温度を一次補正する工程と、複数の第２選択基板のそれぞれをレジスト塗布、露光し、複数の熱処理プレートのそれぞれにより、加熱、現像、エッチングして、それぞれのエッチングパターン寸法を測定する工程と、測定結果に基づき、熱処理プレートのそれぞれについて、設定温度を二次補正する工程とを具備する。 （もっと読む）

【課題】腐食性の高い処理ガスの使用を抑制することができるとともに、所望形状のパターンを精度良く形成することのできるプラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体を提供する。
【解決手段】被処理基板上に形成されたポリシリコン層１０４を、所定形状にパターニングされたフォトレジスト層１０２をマスク層として処理ガスのプラズマによりエッチングする際に、少なくともＣＦ₃Ｉガスを含む処理ガスを用い、プラズマ中のイオンを被処理基板へ加速するセルフバイアス電圧Ｖｄｃが２００Ｖ以下となるように、被処理基板を載置する下部電極に高周波電力を印加する。 （もっと読む）

【課題】ダミーパターンを配置することなく、導電体膜に対するプラズマエッチング時における導電体膜を残す領域への電荷の集中を防止する。
【解決手段】シリコン基板１上にノンドープトポリシリコン膜７を形成する（ａ）。ゲート領域１１ａ及び周辺領域１１ｂにＮ型ポリシリコン膜７ａを形成する（ｂ，ｃ）。プラズマエッチングにより、ポリシリコン膜７，７ａを除去してゲート１７を形成する。ノンドープトポリシリコン膜７はＮ型ポリシリコン膜７ａに比べてエッチングレートが小さいので、周辺領域１１ｂのＮ型ポリシリコン膜７ａの除去が完了した時点で低エッチングレート領域１１ｃにノンドープトポリシリコン膜７が残存しており、プラズマエッチング処理によって発生した正電荷２３はゲート１７とノンドープトポリシリコン膜７に分散される（ｄ）。エッチング処理を継続して領域１１ｃのノンドープトポリシリコン膜７を除去する（ｅ）。 （もっと読む）

【課題】画素特性が良好で、製造が容易な構造を有する半導体装置の製造方法を提供することを課題とする。
【解決手段】少なくとも絶縁膜上に形成された金属膜をエッチングして金属配線を得る工程と、前記金属配線をマスクとして前記絶縁膜の１部をエッチングする工程とを含み、前記絶縁膜の１部のエッチングが、高周波電力の供給下及び真空下での塩素ガスと塩素化合物ガスとを含む処理用ガスに由来するプラズマによるエッチングであり、前記塩素ガスと塩素化合物ガスとが、２〜５倍の塩素化合物ガスの流量に対する塩素ガスの流量の比率で用いられることを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）