半導体装置の製造方法
【課題】疎部及び密部のそれぞれにおいて、所望の寸法のデバイスパターンを簡単にエッチングにより形成できるようにする。
【解決手段】金属層１２上に２層のマスク層１３，１４を形成する工程と、２層のマスク層１３，１４に対して、各層ごとに、デバイスパターンを疎に形成する疎部または密に形成する密部におけるＣＤシフト量を調整する１種類のエッチングパラメータを変更させてエッチングを行い、マスクパターン１３−１〜１３−４，１４−１〜１４−４を形成する工程と、マスクパターン１３−１〜１３−４を用いて金属層１２をエッチングし、ゲート電極１２−１〜１２−４を形成する。
【解決手段】金属層１２上に２層のマスク層１３，１４を形成する工程と、２層のマスク層１３，１４に対して、各層ごとに、デバイスパターンを疎に形成する疎部または密に形成する密部におけるＣＤシフト量を調整する１種類のエッチングパラメータを変更させてエッチングを行い、マスクパターン１３−１〜１３−４，１４−１〜１４−４を形成する工程と、マスクパターン１３−１〜１３−４を用いて金属層１２をエッチングし、ゲート電極１２−１〜１２−４を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、配線や電極などをパターニングする半導体装置の製造方法に関する。
【背景技術】
【０００２】
システムＬＳＩ（Large Scale Integrated circuit）などの半導体装置では、１つのチップ上に配線密度の異なる複雑な回路が形成されている。半導体装置の微細化が進むなか、高密度化するデバイスパターンのパターニング工程の際には、高い加工精度が要求されている。
【０００３】
リソグラフィ工程では、基板上に形成されたマスクパターンにしたがってエッチングを行う。エッチング後のデバイスパターンの寸法（幅や口径）は、ＣＤ（Critical Dimension）シフトにより、一般的にマスクパターンの寸法とは異なる。ＣＤシフト量はエッチング条件により制御することが可能であるが、チップ内でデバイスパターンを疎に形成する領域（疎部）と、密に形成する領域（密部）とでも変わってくる。このようにパターン密度によってＣＤシフト量が変化してエッチングの結果に差異が生じる現象は、マイクロローディング効果として知られている。
【０００４】
従来、マスクの下地膜のエッチングにおいて、エッチング条件を調整して、疎部と密部におけるＣＤシフト量の差（以下疎密差という）を小さくする方法が知られている（たとえば、特許文献１参照。）。
【０００５】
また、ウェハの温度とＯ2（酸素）の流量を制御することによって、疎部と密部におけるＣＤシフト量を制御する方法が知られている（たとえば、特許文献２参照。）。
また、エッチングガスであるＳＯ2（二酸化硫黄）／Ｏ2の流量比と、オーバーエッチング量を最適化することによって、マスクパターンの疎密に起因する寸法の変動を解消する方法が知られている（たとえば、特許文献３参照。）。
【特許文献１】特開平８−２８６３８１号公報
【特許文献２】特開２００７−８１２１６号公報
【特許文献３】特開２００５−２６２９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来の技術では、疎部と密部で、それぞれ所望の寸法のデバイスパターンを得るためには、２種類のエッチングパラメータを同時に変更する必要があった。そのため、エッチング条件の設定が困難であり、２種類のエッチングパラメータに対するＣＤシフト量の依存性について事前に詳細な調査が必要になるなど工数がかかった。
【０００７】
上記の点を鑑みて、本発明者らは、疎部及び密部のそれぞれにおいて、簡単に所望の寸法のデバイスパターンを形成可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、以下のような工程を有する半導体装置の製造方法が提供される。この半導体装置の製造方法は、パターニング対象層上に２層のマスク層を形成する工程と、２層の前記マスク層に対して、各層ごとに、デバイスパターンを疎に形成する疎部または密に形成する密部におけるＣＤシフト量を調整する１種類のエッチングパラメータを変更させてエッチングを行い、マスクパターンを形成する工程と、前記マスクパターンを用いて前記パターニング対象層をエッチングし、前記デバイスパターンを形成する工程と、を有する。
【発明の効果】
【０００９】
疎部及び密部のそれぞれにおいて、簡単に所望の寸法のデバイスパターンを形成可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本実施の形態を図面を参照して詳細に説明する。
図１は、本実施の形態の半導体装置の製造方法の概略を示す図である。
なお、以下では、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）のゲート電極をエッチングにより形成する場合を例にして説明する。
【００１１】
まず、半導体基板（たとえば、シリコンウェハ）１０上に、ゲート絶縁膜用の絶縁層１１を形成して、その上にパターニング対象層としてゲート電極形成用の金属層１２を形成する。そして、金属層１２上に、２層のマスク層１３，１４を形成する。さらに、その上にリソグラフィ技術でレジストパターン１５−１，１５−２，１５−３，１５−４を形成する（図１（Ａ））。レジストパターン１５−１〜１５−４は、形成するデバイスパターンである、ゲート電極１２−１，１２−２，１２−３，１２−４の形状にパターニングされている（図１（Ｄ）参照）。
【００１２】
また、レジストパターン１５−１は隣接するレジストパターン１５−２とは離れた、疎部に形成され、レジストパターン１５−２〜１５−４は互いに近接しており、密部に形成されている。たとえば、密部のレジストパターン１５−２〜１５−４間の距離は、７０〜１００ｎｍ、疎部のレジストパターン１５−１とレジストパターン１５−２間の距離は、０．７〜１．０μｍ程度である。ここで、疎部のレジストパターン１５−１の寸法をｘ１、密部のレジストパターン１５−２〜１５−４の寸法をｘ２とする。
【００１３】
このようなレジストパターン１５−１〜１５−４をマスクとして、マスク層１４をエッチングし、レジストパターン１５−１〜１５−４を除去することで、マスクパターン１４−１，１４−２，１４−３，１４−４を形成する（図１（Ｂ））。なお、マスク層１３，１４は、異なる材質からなる膜であり、マスク層１４のエッチングは、マスク層１３に対して高い選択比を有する条件で行う。詳細は後述する。
【００１４】
次に、マスクパターン１４−１〜１４−４をマスクとして、マスク層１３をエッチングし、マスクパターン１４−１〜１４−４を除去することで、マスクパターン１３−１，１３−２，１３−３，１３−４を形成する（図１（Ｃ））。このとき金属層１２がエッチングされないように、金属層１２に対して、高い選択比を有する条件で、マスク層１３をエッチングする。
【００１５】
最後に、マスクパターン１３−１〜１３−４をマスクとして、金属層１２及び絶縁層１１をエッチングし、マスクパターン１３−１〜１３−４を除去する。これにより、ゲート電極１２−１〜１２−４及びゲート絶縁膜１１−１，１１−２，１１−３，１１−４を形成する（図１（Ｄ））。その後は、図示を省略するが、公知のドーピング工程などでドレイン及びソース領域を形成してＭＯＳＦＥＴを完成させる。
【００１６】
図１（Ｄ）の工程において形成される疎部のゲート電極１２−１の寸法をｙ１、密部のゲート電極１２−２〜１２−４の寸法をｙ２とすると、疎部のＣＤシフト量はｘ１−ｙ１、密部のＣＤシフト量はｘ２−ｙ２となる。
【００１７】
疎部のゲート電極１２−１の寸法をｔ１、密部のゲート電極１２−２〜１２−４の寸法をｔ２としたい場合、寸法ｙ１，ｙ２が寸法ｔ１，ｔ２に近づくように、マスク層１３，１４のエッチングの際にＣＤシフト量を調整する。
【００１８】
本実施の形態の半導体装置の製造方法では、マスク層１３，１４のエッチングの際に、各層ごと、疎部または密部におけるＣＤシフト量を調整する１種類のエッチングパラメータを変更する。たとえば、以下に詳細に示すように、マスク層１４のエッチングの際には、オーバーエッチング量を変更し、マスク層１３のエッチングの際にはガス流量を変更する。
【００１９】
このように、マスク層１３，１４のエッチングの際に、それぞれ１種類のエッチングパラメータを変更してＣＤシフト量を制御するので、エッチング条件の設定が簡単になる。そのため、疎部及び密部で簡便に所望の寸法のゲート電極１２−１〜１２−４を形成することが可能となる。
【００２０】
次に、本実施の形態の半導体装置の製造方法の詳細を説明する。
まず、ＣＤシフト量を制御するためのエッチングパラメータとして、オーバーエッチング量とガス流量を用いた場合の、ＣＤシフト量の変化を検討した結果を示す。
【００２１】
なお、前述の図１の、金属層１２として、ポリシリコンを用い、その上に形成するマスク層１３として、カーボン系のレジスト膜を１２０ｎｍ積層した。さらに、マスク層１３上に形成するマスク層１４として、ＳｉＯ系膜であるシロキサンを３０ｎｍの厚さで形成した。上層のレジストパターン１５−１〜１５−４は、１３０ｎｍの厚さで形成した。
【００２２】
また、金属層１２及びマスク層１３，１４に対するプラズマエッチングの条件を以下に示す。
（金属層１２のエッチング条件）
ガス流量：ＨＢｒ（臭化水素）／Ｏ2＝１７０／４ｓｃｃｍ
エッチングチャンバ内圧力：６ｍＴｏｒｒ
ＲＦ（Radio Frequency）パワー：３８５Ｗ
印加電圧：６５Ｖ
オーバーエッチング量：５０ｓｅｃ（固定）
（マスク層１３のエッチング条件）
ガス流量：ＳＯ2／Ｏ2／Ｈｅ（ヘリウム）＝ｘ／３０−ｘ／６０ｓｃｃｍ（ｘは可変パラメータ）
エッチングチャンバ内圧力：５ｍＴｏｒｒ
ＲＦパワー：３３０Ｗ
印加電圧：１００Ｖ
オーバーエッチング量：２０％
（マスク層１４のエッチング条件）
ガス流量：ＣＦ4（四フッ化炭素）／ＣＨＦ3（三フッ化メタン）＝１００／２０ｓｃｃｍ
エッチングチャンバ内圧力：５ｍＴｏｒｒ
ＲＦパワー：３３０Ｗ
印加電圧：１００Ｖ
オーバーエッチング量：ｙ％（ｙは可変パラメータ）
なお、マスク層１３のエッチングの際には、ＳＯ2のガス流量を変更するが、総流量を一定とするため、Ｏ2の流量も同時に変更する。
【００２３】
また、オーバーエッチング量は、マスク層１４のエッチングで終点を検出した後に追加されるエッチング時間であり、終点を検出するまでの時間に対する割合として表す。なお、終点は、プラズマ発光分析を利用して自動的に判断される。
【００２４】
以上の条件でエッチングした後に得られたゲート電極１２−１〜１２−４の寸法ｙ１，ｙ２を、ＳＥＭ（Scanning Electron Microscope）などを用いて測定し、レジストパターン１５−１〜１５−４の寸法ｘ１，ｘ２とから、疎部のＣＤシフト量ｘ１−ｙ１及び密部のＣＤシフト量ｘ２−ｙ２のエッチングパラメータ依存性を求めた。
【００２５】
図２は、ＣＤシフト量の各エッチングパラメータ依存性を示す図であり、（Ａ）が疎部、（Ｂ）が密部でのＣＤシフト量のエッチングパラメータ依存性を示す図である。
図２（Ａ），（Ｂ）ともＸ−Ｙ軸でＳＯ2流量（Ｓｃｃｍ）とオーバーエッチング量（％）を示し、Ｚ軸でＣＤシフト量（ｎｍ）を示している。
【００２６】
エッチングパラメータであるＳＯ2流量とオーバーエッチング量の変化に対するＣＤシフト量の変化は、図２（Ａ），（Ｂ）で示すように、疎部と密部とで異なっている。オーバーエッチング量の増加に対するＣＤシフト量の増加は、疎部よりも密部の方が大きい。また、ＳＯ2流量の減少に対するＣＤシフト量の増加も、疎部の方が大きい。
【００２７】
なお、疎部、密部ともに、ＣＤシフト量のエッチングパラメータ依存性を表すグラフ中の面は、ほぼ平面であり、線形の相関を有することが予想できる。これは、最適なエッチングパラメータの値を計算するための方程式が１次式で求められることを意味する。そのため、モデルの構築が簡便となり、寸法制御の観点から、ＳＯ2流量とオーバーエッチング量は、理想的なエッチングパラメータであると言える。
【００２８】
図３は、ＣＤシフト量の疎密差の各エッチングパラメータに対する依存性を示す図である。
Ｘ−Ｙ軸でＳＯ2流量（Ｓｃｃｍ）とオーバーエッチング量（％）を示し、Ｚ軸でＣＤシフト量（ｎｍ）の疎密差（疎部と密部とのＣＤシフト量の差）を示している。
【００２９】
ＣＤシフト量の疎密差の変化範囲は、選択したエッチングパラメータ（ＳＯ2流量とオーバーエッチング量）の変化域に対して、およそ−３〜＋３ｎｍとなることがわかった。これは、現状の半導体装置の製造プロセスにおいて、必要と予想される、疎密差を補正する範囲としてほぼ満足できる値である。
【００３０】
図２、図３で示された結果から、疎部のＣＤシフト量と疎密差の、エッチングパラメータに対する依存性を線形近似することによって、所望の寸法を得るために必要なエッチング条件を求めるモデルとなる方程式を構築した。
【００３１】
マスク層１４であるＳｉＯ系膜のオーバーエッチング量をａ（％）、マスク層１３のエッチングにおけるＳＯ2流量をｂ（ｓｃｃｍ）とする。疎部のＣＤシフト量をｓｉ（ｎｍ）、ＣＤシフト量の疎密差をｄｓ（ｎｍ）とすると、ｓｉとｄｓは、図２、図３で示された結果から以下の近似式で表せる。
【００３２】
ｓｉ＝０．０４６５×ａ−１．２６５×ｂ＋４１．７３ （１）
ｄｓ＝−０．０１３５×ａ−０．４１４×ｂ＋８．３７ （２）
この式（１），（２）から、オーバーエッチング量ａ及びＳＯ2流量ｂは、以下の式で計算できる。
【００３３】
ａ＝−０．３７１×ｓｉ−１．２８１×ｄｓ＋２６．２１ （３）
ｂ＝１１．４１×ｓｉ−３４．８１×ｄｓ−１８４．５ （４）
このような式（３），（４）を用いて、エッチングパラメータを設定することで、疎部及び密部でそれぞれ所望の寸法のゲート電極１２−１〜１２−４を得ることができる。
【００３４】
なお、上記では、疎部のＣＤシフト量をもとに、式（３），（４）を構築したが、密部のＣＤシフト量をもとにしてもよい。
図４は、本実施の形態の半導体装置の製造方法を適用するエッチング装置とその制御系の構成例を示す図である。
【００３５】
エッチング装置２０は、エッチングに使用するガスを供給するガス供給部２１ａ，２１ｂ，２１ｃと、ガス流量を制御する流量制御部２２と、エッチングチャンバ２３を有している。
【００３６】
エッチングチャンバ２３は、ガスをエッチングチャンバ２３内に投入するガス投入口２４ａ，２４ｂ，２４ｃと、上部電極２５と下部電極２６を有している。
上部電極２５は、ＲＦ電源２７と接続され、下部電極２６は、バイアス電源２８と接続されている。ＲＦ電源２７とバイアス電源２８は接地されている。
【００３７】
さらに、エッチング装置２０は、入力されたエッチング条件にしたがって、流量制御部２２、ＲＦ電源２７またはバイアス電源２８を制御するエッチング制御部２９を有している。
【００３８】
制御系としては、たとえば、記録媒体３０ａに格納された式（３），（４）を用いて最適なエッチング条件の計算などを行う制御用計算機３０と、生産統合システム３１を有している。
【００３９】
生産統合システム３１は、１つまたは複数のコンピュータを有し、測長器３２で測長されたレジストパターン１５−１〜１５−４の寸法ｘ１，ｘ２や、ゲート電極１２−１〜１２−４の寸法ｙ１，ｙ２を入力し、制御用計算機３０に転送する。また、制御用計算機３０で計算されたエッチング条件や、その他のエッチング条件をエッチング制御部２９に通知する。
【００４０】
測長器３２は、たとえば、ＳＥＭである。
以下、エッチング工程の流れを説明する。
図５は、エッチング工程の流れを説明するフローチャートである。
【００４１】
まず、図１（Ａ）で示したように形成したレジストパターン１５−１〜１５−４の寸法ｘ１，ｘ２を、測長器３２で測長する（ステップＳ１）。
次に、制御用計算機３０は、たとえば、ユーザから、疎部及び、密部のゲート電極１２−１〜１２−４の狙い値（前述の寸法ｔ１，ｔ２）の入力を受け付ける（ステップＳ２）。制御用計算機３０は、入力された狙い値にするために必要な疎部のＣＤシフト量（ｓｉ＝ｘ１−ｔ１）と、ＣＤシフト量の疎密差（ｄｓ＝（ｘ１−ｔ１）−（ｘ２−ｔ２））を計算する（ステップＳ３）。
【００４２】
そして、制御用計算機３０は、式（３），（４）にステップＳ３の処理で求めたｓｉとｄｓを代入することによって、入力された狙い値にするための、最適なオーバーエッチング量ａ（％）と、ＳＯ2流量（ｓｃｃｍ）を計算する（ステップＳ４）。
【００４３】
生産統合システム３１は、ステップＳ４で計算されたエッチング条件を、エッチングチャンバ内圧力やＲＦパワーなど、前述した他のエッチング条件とともにエッチング制御部２９に設定する（ステップＳ５）。
【００４４】
その後、エッチング装置２０により、図１で示したようなエッチング処理を行う（ステップＳ６）。図１（Ａ）から図１（Ｂ）で示しているマスク層１４のエッチング工程では、エッチング制御部２９は、ＲＦ電源２７を制御して、式（３）で求めたオーバーエッチング量ａになるようにする。また、図１（Ｂ）から図１（Ｃ）で示しているマスク層１３のエッチング工程では、エッチング制御部２９は、流量制御部２２を制御して、式（４）で求めたＳＯ2流量ｂになるようにする。その後、金属層１２及び絶縁層１１のエッチングは、前述のエッチング条件（ガス流量：ＨＢｒ／Ｏ2＝１７０／４ｓｃｃｍ、エッチングチャンバ内圧力：６ｍＴｏｒｒ、ＲＦパワー：３８５Ｗ）で行う。
【００４５】
以上のエッチング処理により、疎部でも密部でも、エッチング後に所望の寸法ｔ１，ｔ２のゲート電極１２−１〜１２−４を形成することが可能となる。
上記のように、本実施の形態の半導体装置の製造方法では、リソグラフィ工程で形成されたレジストパターン１５−１〜１５−４の寸法が一定でなくても、エッチング条件を最適化することで、疎部及び密部のゲート電極１２−１〜１２−４を所望の寸法に加工することが可能となる。これにより、リソグラフィ工程においてプロセスの許容度が拡大し、リソグラフィ装置の稼働率の向上や、メンテナンス工程の削減が実現できる。
【００４６】
また、１つの層のエッチングの際に、１つのエッチングパラメータのみを変更しているので、１つの層で複数のエッチングパラメータを同時に変更する場合と比較して、望ましいエッチング条件を簡便かつ迅速に求めることができる。
【００４７】
なぜなら、１つの層で複数のエッチングパラメータを変化させる場合は、それぞれのエッチングパラメータの変化が互いに影響をおよぼすことを考慮して、すべてのエッチング条件において試作による事前検証が必要となるからである。具体的には、１つのエッチングパラメータの設定値として５条件を想定すると、１層で２種類のエッチングパラメータを変化させるときは５×５の試作が必要となる。これに対し、本実施の形態の半導体装置の製造方法では、２層分の５×２回の試作で足りる。
【００４８】
また、エッチング装置のメンテナンスなどによってエッチング特性が変動することも考えられるが、１層で１つのエッチングパラメータのみを変化させるので、エッチング条件の調整も簡便に行うことができる。そのため、エッチング装置における製品処理の停止期間を短縮できる。
【００４９】
また、エッチング条件を変更する層は、マスク層１３，１４だけであり、金属層１２のエッチングは、制御する寸法によらず一定のエッチング条件を用いて行う。このため、金属層１２に対するエッチングダメージを抑えられ、ゲート電極１２−１〜１２−４の側壁の形状、下地に対するエッチング選択比、過剰なエッチングによる下地の膜厚減少を、安定に保つことができる。
【００５０】
ところで、図４で示したようなエッチングチャンバ２３の内壁への堆積膜や、プラズマに曝されて消耗する部材の影響によって、ロット間の処理に対するエッチング特性は変動する。また、ロット内においてもプラズマ処理中にウェハ温度が上昇するなどの現象によって、ウェハごとにエッチング特性が変動することも起こりうる。このようなプロセス装置の状態の変化に起因する変動をプロセスドリフトと呼ぶ。
【００５１】
図６は、ＣＤシフト量及びＣＤシフト量の疎密差の経時変化の一例を示す図であり、（Ａ）が疎部と密部でのＣＤシフト量の経時変化を示し、（Ｂ）がＣＤシフト量の疎密差の経時変化を示す図である。
【００５２】
図６（Ａ）において、縦軸がＣＤシフト量、横軸が日時である。実線が疎部のＣＤシフト量の経時変化、点線が密部のＣＤシフト量の経時変化を示している。
図６（Ｂ）において、縦軸がＣＤシフト量の疎密差、横軸が日時である。
【００５３】
図６（Ａ）に示すように、疎部及び密部ともＣＤシフト量が経時変化し、その変化量は疎部と密部で異なり、疎密差は、図６（Ｂ）のようなグラフで示される。
以上のようなＣＤシフト量の経時変化を考慮したエッチング方法を以下に説明する。
【００５４】
図７は、ＣＤシフト量の経時変化を考慮したエッチング工程の流れを説明するフローチャートである。
まず、図６で示したような、ＣＤシフト量及びＣＤシフト量の疎密差の経時変化を記録媒体３０ａに記録する（ステップＳ１０）。ロットごとにエッチング条件を最適化する場合にはロットごと、ウェハごとに最適化する場合には、ウェハごとに疎部及び密部でのＣＤシフト量を求め、その経時変化と、ＣＤシフト量の疎密差の経時変化を記録する。
【００５５】
次に、制御用計算機３０は、ＣＤシフト量及びＣＤシフト量の疎密差の経時変化をもとに、次回のそれらの値を予測する（ステップＳ１１）。
たとえば、最近の処理結果から複数ロットまたは複数ウェハ前の処理にさかのぼって、その処理におけるＣＤシフト量及びＣＤシフト量の疎密差それぞれに対して、移動平均を求める。また、最近の処理結果に重み付けする加重平均を利用してもよい。このようにして求めた予測値は、あるエッチング条件を仮定したときのＣＤシフト量及びＣＤシフト量の疎密差である。仮定するエッチング条件は、エッチングパラメータを変化させる際の中心条件、または実際の処理で頻度の高いエッチング条件であることが望ましい。
【００５６】
次に、制御用計算機３０は、図２、図３で示したようなエッチングパラメータに対するＣＤシフト量及びＣＤシフト量の疎密差の相関モデルを、ステップＳ１１の処理で求めた予測値を用いて調整する（ステップＳ１２）。
【００５７】
たとえば、図２、図３から経時変化の記録に用いた一定のエッチング条件のときのＣＤシフト量及びＣＤシフト量の疎密差を求め、それらの値と、ステップＳ１１の処理で求めた予測値とを比較して、構築した相関モデルを調整する。その際には、図２、図３のグラフにおける傾きは変化しないと仮定して切片を調整する。これに応じて、式（３），（４）を修正する。または、事前の調査で得られた図２、図３の相関モデルを、最新の処理結果に応じて再構築するようにしてもよい。
【００５８】
ステップＳ１３〜Ｓ１８の処理は、図５のステップＳ１〜Ｓ６の処理と同様であるので説明を省略する。
以上のように、ＣＤシフト量及びＣＤシフト量の疎密差の経時変化を考慮して相関モデルを調整することで、ロットごとの場合は各ロットの代表値、ウェハごとの場合は各ウェハの代表値としての、疎部及び密部の寸法を高精度に制御することができる。これにより、リソグラフィだけでなくエッチングにおけるプロセス許容度が拡大し、エッチング装置においても装置稼働率の向上やメンテナンス工数の削減が期待できる。
【００５９】
なお、上記では、ＣＤシフト量及びＣＤシフト量の疎密差の経時変化を考慮してエッチング条件を変更する場合について説明したが、エッチング後の寸法が影響を与えるデバイスの電気的特性を考慮してエッチング条件を設定するようにしてもよい。
【００６０】
たとえば、ゲート電極のエッチングに関しては、ゲート長が短くなるにつれて、トランジスタの閾値電圧は減少し、オン電流及びオフ電流は増加する。また、配線プロセスのエッチングに関しては、穴径または線幅が大きくなるにつれて、配線抵抗は低減する。このような、デバイスの電気的特性と寸法との相関にもとづき、所望の電気的特性を得るための加工寸法を求める。
【００６１】
具体的には、疎部及び密部、もしくはそのどちらかと相関を持つデバイスの電気的特性をあらかじめ抽出しておく。そして、抽出した電気的特性に対する狙い値と実測値との差をもとに、エッチング後の最適な寸法を求める。そして、次回のロット処理やウェハ処理で最適な寸法を得るために必要なＣＤシフト量及び、ＣＤシフト量の疎密差を計算し、それを式（３），（４）に代入してエッチングパラメータを決定する。
【００６２】
デバイスの電気的特性に応じてエッチング条件を変更することで、デバイスの電気的特性を安定化させることができる。
なお、以上の説明では、図１に示したように、金属層１２上にエッチング対象のマスク層１３，１４が２層である場合について説明したが、エッチング対象となる層が３層以上であってもよい。２層のマスク層１３，１４を用いて疎部及び密部のゲート電極１２−１〜１２−４の寸法が制御できれば、それ以外の層のエッチング時に適当なエッチング条件を選択することで、寸法以外のウェハ面内分布などを改善することが可能である。また、使用できるエッチングパラメータの変化域に対してＣＤシフト量が変化する範囲が小さい場合、他の層のエッチング条件も変化させることで、ＣＤシフト量の変化する範囲を広げることもできる。
【００６３】
また、上記では、ＣＤシフト量を調整するエッチングパラメータとして、マスク層１４をエッチングする際のオーバーエッチング量と、マスク層１３をエッチングする際のＳＯ2流量を選択したが、これに限定されない。エッチング条件と、エッチングされる膜の材質などに応じて、ＣＤシフト量を効果的に制御できるように他のエッチングパラメータ（エッチング中の圧力、ウェハ温度、バイアス電源のパワーなど）を用いてもよい。
【００６４】
寸法の制御に対して効果的なエッチングパラメータを選択するには、疎部及び密部、それぞれのＣＤシフト量がエッチングパラメータの増減に応じて変化することが必要である。なおかつ、ＣＤシフト量の疎密差が変化するように、疎部のＣＤシフト量の変化量と、密部のＣＤシフト量の変化量とが異なっていることが望ましい。
【００６５】
図８は、１つのエッチングパラメータの変化に対する疎部及び密部のＣＤシフト量の変化の例を示す図である。図８（Ａ），（Ｂ），（Ｃ）で、３種類のエッチングパラメータとＣＤシフト量との関係を示している。縦軸がＣＤシフト量、横軸がエッチングパラメータである。また、実線が疎部におけるエッチングパラメータとＣＤシフト量の関係を示し、点線が密部におけるエッチングパラメータとＣＤシフト量の関係を示している。
【００６６】
図８（Ａ）では、エッチングパラメータの有効な変化の範囲で、疎部と密部のＣＤシフト量とエッチングパラメータとの関係を表す直線が交差している場合について示している。
【００６７】
このようなエッチングパラメータを使用する場合には、交点より小さいエッチングパラメータを選択するか交点よりも大きいエッチングパラメータを選択するかで、疎密差がプラスであってもマイナスであっても制御できる。
【００６８】
図８（Ｂ）では、エッチングパラメータの有効な変化範囲内で疎部と密部のＣＤシフト量とエッチングパラメータとの関係を表す直線が交差しない場合について示している。また、エッチングパラメータの増加に対して、ＣＤシフト量の変化量が疎部のほうが大きい。
【００６９】
このようなエッチングパラメータを、ある層のエッチングの際に変更してＣＤシフト量の調整に使用する場合には、他の層では、エッチングパラメータの増加に対して、ＣＤシフト量の変化量が密部のほうが大きくなるエッチングパラメータを選択する。このように求めた２種類のエッチングパラメータを用いることで、疎部及び密部それぞれにおいて、形成するデバイスパターンの寸法を制御することができる。
【００７０】
図８（Ｃ）では、疎部と密部のＣＤシフト量とエッチングパラメータとの関係を表す直線が平行となっている場合について示している。ある層におけるエッチングの際に、図８（Ｃ）のような依存性を示すエッチングパラメータを調整するだけではＣＤシフト量の疎密差を制御できない。そこで、他の層のエッチングの際に、図８（Ｂ）のような依存性を示すエッチングパラメータを調整することで、ＣＤシフト量の疎密差も制御できる。ただし、制御した疎密差がプラスまたはマイナスのどちらかの場合に限り有効である。
【００７１】
なお、上記では、ＭＯＳＦＥＴにおけるゲート電極をエッチングにより形成する場合を例にして説明したが、これに限定されない。たとえば、配線形成工程など、ＣＤシフト量を変化することができるエッチングパラメータを見出すことができるすべてのエッチングプロセスに対して適用可能である。
【図面の簡単な説明】
【００７２】
【図１】本実施の形態の半導体装置の製造方法の概略を示す図である。
【図２】ＣＤシフト量の各エッチングパラメータ依存性を示す図であり、（Ａ）が疎部、（Ｂ）が密部でのＣＤシフト量のエッチングパラメータ依存性を示す図である。
【図３】ＣＤシフト量の疎密差の各エッチングパラメータに対する依存性を示す図である。
【図４】本実施の形態の半導体装置の製造方法を適用するエッチング装置とその制御系の構成例を示す図である。
【図５】エッチング工程の流れを説明するフローチャートである。
【図６】ＣＤシフト量及びＣＤシフト量の疎密差の経時変化の一例を示す図であり、（Ａ）が疎部と密部でのＣＤシフト量の経時変化を示し、（Ｂ）がＣＤシフト量の疎密差の経時変化を示す図である。
【図７】ＣＤシフト量の経時変化を考慮したエッチング工程の流れを説明するフローチャートである。
【図８】１つのエッチングパラメータの変化に対する疎部及び密部のＣＤシフト量の変化の例を示す図である。
【符号の説明】
【００７３】
１０ 半導体基板
１１ 絶縁層
１１−１〜１１−４ ゲート絶縁膜
１２ 金属層
１２−１〜１２−４ ゲート電極
１３，１４ マスク層
１３−１〜１３−４，１４−１〜１４−４ マスクパターン
１５−１〜１５−４ レジストパターン
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、配線や電極などをパターニングする半導体装置の製造方法に関する。
【背景技術】
【０００２】
システムＬＳＩ（Large Scale Integrated circuit）などの半導体装置では、１つのチップ上に配線密度の異なる複雑な回路が形成されている。半導体装置の微細化が進むなか、高密度化するデバイスパターンのパターニング工程の際には、高い加工精度が要求されている。
【０００３】
リソグラフィ工程では、基板上に形成されたマスクパターンにしたがってエッチングを行う。エッチング後のデバイスパターンの寸法（幅や口径）は、ＣＤ（Critical Dimension）シフトにより、一般的にマスクパターンの寸法とは異なる。ＣＤシフト量はエッチング条件により制御することが可能であるが、チップ内でデバイスパターンを疎に形成する領域（疎部）と、密に形成する領域（密部）とでも変わってくる。このようにパターン密度によってＣＤシフト量が変化してエッチングの結果に差異が生じる現象は、マイクロローディング効果として知られている。
【０００４】
従来、マスクの下地膜のエッチングにおいて、エッチング条件を調整して、疎部と密部におけるＣＤシフト量の差（以下疎密差という）を小さくする方法が知られている（たとえば、特許文献１参照。）。
【０００５】
また、ウェハの温度とＯ2（酸素）の流量を制御することによって、疎部と密部におけるＣＤシフト量を制御する方法が知られている（たとえば、特許文献２参照。）。
また、エッチングガスであるＳＯ2（二酸化硫黄）／Ｏ2の流量比と、オーバーエッチング量を最適化することによって、マスクパターンの疎密に起因する寸法の変動を解消する方法が知られている（たとえば、特許文献３参照。）。
【特許文献１】特開平８−２８６３８１号公報
【特許文献２】特開２００７−８１２１６号公報
【特許文献３】特開２００５−２６２９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来の技術では、疎部と密部で、それぞれ所望の寸法のデバイスパターンを得るためには、２種類のエッチングパラメータを同時に変更する必要があった。そのため、エッチング条件の設定が困難であり、２種類のエッチングパラメータに対するＣＤシフト量の依存性について事前に詳細な調査が必要になるなど工数がかかった。
【０００７】
上記の点を鑑みて、本発明者らは、疎部及び密部のそれぞれにおいて、簡単に所望の寸法のデバイスパターンを形成可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、以下のような工程を有する半導体装置の製造方法が提供される。この半導体装置の製造方法は、パターニング対象層上に２層のマスク層を形成する工程と、２層の前記マスク層に対して、各層ごとに、デバイスパターンを疎に形成する疎部または密に形成する密部におけるＣＤシフト量を調整する１種類のエッチングパラメータを変更させてエッチングを行い、マスクパターンを形成する工程と、前記マスクパターンを用いて前記パターニング対象層をエッチングし、前記デバイスパターンを形成する工程と、を有する。
【発明の効果】
【０００９】
疎部及び密部のそれぞれにおいて、簡単に所望の寸法のデバイスパターンを形成可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本実施の形態を図面を参照して詳細に説明する。
図１は、本実施の形態の半導体装置の製造方法の概略を示す図である。
なお、以下では、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）のゲート電極をエッチングにより形成する場合を例にして説明する。
【００１１】
まず、半導体基板（たとえば、シリコンウェハ）１０上に、ゲート絶縁膜用の絶縁層１１を形成して、その上にパターニング対象層としてゲート電極形成用の金属層１２を形成する。そして、金属層１２上に、２層のマスク層１３，１４を形成する。さらに、その上にリソグラフィ技術でレジストパターン１５−１，１５−２，１５−３，１５−４を形成する（図１（Ａ））。レジストパターン１５−１〜１５−４は、形成するデバイスパターンである、ゲート電極１２−１，１２−２，１２−３，１２−４の形状にパターニングされている（図１（Ｄ）参照）。
【００１２】
また、レジストパターン１５−１は隣接するレジストパターン１５−２とは離れた、疎部に形成され、レジストパターン１５−２〜１５−４は互いに近接しており、密部に形成されている。たとえば、密部のレジストパターン１５−２〜１５−４間の距離は、７０〜１００ｎｍ、疎部のレジストパターン１５−１とレジストパターン１５−２間の距離は、０．７〜１．０μｍ程度である。ここで、疎部のレジストパターン１５−１の寸法をｘ１、密部のレジストパターン１５−２〜１５−４の寸法をｘ２とする。
【００１３】
このようなレジストパターン１５−１〜１５−４をマスクとして、マスク層１４をエッチングし、レジストパターン１５−１〜１５−４を除去することで、マスクパターン１４−１，１４−２，１４−３，１４−４を形成する（図１（Ｂ））。なお、マスク層１３，１４は、異なる材質からなる膜であり、マスク層１４のエッチングは、マスク層１３に対して高い選択比を有する条件で行う。詳細は後述する。
【００１４】
次に、マスクパターン１４−１〜１４−４をマスクとして、マスク層１３をエッチングし、マスクパターン１４−１〜１４−４を除去することで、マスクパターン１３−１，１３−２，１３−３，１３−４を形成する（図１（Ｃ））。このとき金属層１２がエッチングされないように、金属層１２に対して、高い選択比を有する条件で、マスク層１３をエッチングする。
【００１５】
最後に、マスクパターン１３−１〜１３−４をマスクとして、金属層１２及び絶縁層１１をエッチングし、マスクパターン１３−１〜１３−４を除去する。これにより、ゲート電極１２−１〜１２−４及びゲート絶縁膜１１−１，１１−２，１１−３，１１−４を形成する（図１（Ｄ））。その後は、図示を省略するが、公知のドーピング工程などでドレイン及びソース領域を形成してＭＯＳＦＥＴを完成させる。
【００１６】
図１（Ｄ）の工程において形成される疎部のゲート電極１２−１の寸法をｙ１、密部のゲート電極１２−２〜１２−４の寸法をｙ２とすると、疎部のＣＤシフト量はｘ１−ｙ１、密部のＣＤシフト量はｘ２−ｙ２となる。
【００１７】
疎部のゲート電極１２−１の寸法をｔ１、密部のゲート電極１２−２〜１２−４の寸法をｔ２としたい場合、寸法ｙ１，ｙ２が寸法ｔ１，ｔ２に近づくように、マスク層１３，１４のエッチングの際にＣＤシフト量を調整する。
【００１８】
本実施の形態の半導体装置の製造方法では、マスク層１３，１４のエッチングの際に、各層ごと、疎部または密部におけるＣＤシフト量を調整する１種類のエッチングパラメータを変更する。たとえば、以下に詳細に示すように、マスク層１４のエッチングの際には、オーバーエッチング量を変更し、マスク層１３のエッチングの際にはガス流量を変更する。
【００１９】
このように、マスク層１３，１４のエッチングの際に、それぞれ１種類のエッチングパラメータを変更してＣＤシフト量を制御するので、エッチング条件の設定が簡単になる。そのため、疎部及び密部で簡便に所望の寸法のゲート電極１２−１〜１２−４を形成することが可能となる。
【００２０】
次に、本実施の形態の半導体装置の製造方法の詳細を説明する。
まず、ＣＤシフト量を制御するためのエッチングパラメータとして、オーバーエッチング量とガス流量を用いた場合の、ＣＤシフト量の変化を検討した結果を示す。
【００２１】
なお、前述の図１の、金属層１２として、ポリシリコンを用い、その上に形成するマスク層１３として、カーボン系のレジスト膜を１２０ｎｍ積層した。さらに、マスク層１３上に形成するマスク層１４として、ＳｉＯ系膜であるシロキサンを３０ｎｍの厚さで形成した。上層のレジストパターン１５−１〜１５−４は、１３０ｎｍの厚さで形成した。
【００２２】
また、金属層１２及びマスク層１３，１４に対するプラズマエッチングの条件を以下に示す。
（金属層１２のエッチング条件）
ガス流量：ＨＢｒ（臭化水素）／Ｏ2＝１７０／４ｓｃｃｍ
エッチングチャンバ内圧力：６ｍＴｏｒｒ
ＲＦ（Radio Frequency）パワー：３８５Ｗ
印加電圧：６５Ｖ
オーバーエッチング量：５０ｓｅｃ（固定）
（マスク層１３のエッチング条件）
ガス流量：ＳＯ2／Ｏ2／Ｈｅ（ヘリウム）＝ｘ／３０−ｘ／６０ｓｃｃｍ（ｘは可変パラメータ）
エッチングチャンバ内圧力：５ｍＴｏｒｒ
ＲＦパワー：３３０Ｗ
印加電圧：１００Ｖ
オーバーエッチング量：２０％
（マスク層１４のエッチング条件）
ガス流量：ＣＦ4（四フッ化炭素）／ＣＨＦ3（三フッ化メタン）＝１００／２０ｓｃｃｍ
エッチングチャンバ内圧力：５ｍＴｏｒｒ
ＲＦパワー：３３０Ｗ
印加電圧：１００Ｖ
オーバーエッチング量：ｙ％（ｙは可変パラメータ）
なお、マスク層１３のエッチングの際には、ＳＯ2のガス流量を変更するが、総流量を一定とするため、Ｏ2の流量も同時に変更する。
【００２３】
また、オーバーエッチング量は、マスク層１４のエッチングで終点を検出した後に追加されるエッチング時間であり、終点を検出するまでの時間に対する割合として表す。なお、終点は、プラズマ発光分析を利用して自動的に判断される。
【００２４】
以上の条件でエッチングした後に得られたゲート電極１２−１〜１２−４の寸法ｙ１，ｙ２を、ＳＥＭ（Scanning Electron Microscope）などを用いて測定し、レジストパターン１５−１〜１５−４の寸法ｘ１，ｘ２とから、疎部のＣＤシフト量ｘ１−ｙ１及び密部のＣＤシフト量ｘ２−ｙ２のエッチングパラメータ依存性を求めた。
【００２５】
図２は、ＣＤシフト量の各エッチングパラメータ依存性を示す図であり、（Ａ）が疎部、（Ｂ）が密部でのＣＤシフト量のエッチングパラメータ依存性を示す図である。
図２（Ａ），（Ｂ）ともＸ−Ｙ軸でＳＯ2流量（Ｓｃｃｍ）とオーバーエッチング量（％）を示し、Ｚ軸でＣＤシフト量（ｎｍ）を示している。
【００２６】
エッチングパラメータであるＳＯ2流量とオーバーエッチング量の変化に対するＣＤシフト量の変化は、図２（Ａ），（Ｂ）で示すように、疎部と密部とで異なっている。オーバーエッチング量の増加に対するＣＤシフト量の増加は、疎部よりも密部の方が大きい。また、ＳＯ2流量の減少に対するＣＤシフト量の増加も、疎部の方が大きい。
【００２７】
なお、疎部、密部ともに、ＣＤシフト量のエッチングパラメータ依存性を表すグラフ中の面は、ほぼ平面であり、線形の相関を有することが予想できる。これは、最適なエッチングパラメータの値を計算するための方程式が１次式で求められることを意味する。そのため、モデルの構築が簡便となり、寸法制御の観点から、ＳＯ2流量とオーバーエッチング量は、理想的なエッチングパラメータであると言える。
【００２８】
図３は、ＣＤシフト量の疎密差の各エッチングパラメータに対する依存性を示す図である。
Ｘ−Ｙ軸でＳＯ2流量（Ｓｃｃｍ）とオーバーエッチング量（％）を示し、Ｚ軸でＣＤシフト量（ｎｍ）の疎密差（疎部と密部とのＣＤシフト量の差）を示している。
【００２９】
ＣＤシフト量の疎密差の変化範囲は、選択したエッチングパラメータ（ＳＯ2流量とオーバーエッチング量）の変化域に対して、およそ−３〜＋３ｎｍとなることがわかった。これは、現状の半導体装置の製造プロセスにおいて、必要と予想される、疎密差を補正する範囲としてほぼ満足できる値である。
【００３０】
図２、図３で示された結果から、疎部のＣＤシフト量と疎密差の、エッチングパラメータに対する依存性を線形近似することによって、所望の寸法を得るために必要なエッチング条件を求めるモデルとなる方程式を構築した。
【００３１】
マスク層１４であるＳｉＯ系膜のオーバーエッチング量をａ（％）、マスク層１３のエッチングにおけるＳＯ2流量をｂ（ｓｃｃｍ）とする。疎部のＣＤシフト量をｓｉ（ｎｍ）、ＣＤシフト量の疎密差をｄｓ（ｎｍ）とすると、ｓｉとｄｓは、図２、図３で示された結果から以下の近似式で表せる。
【００３２】
ｓｉ＝０．０４６５×ａ−１．２６５×ｂ＋４１．７３ （１）
ｄｓ＝−０．０１３５×ａ−０．４１４×ｂ＋８．３７ （２）
この式（１），（２）から、オーバーエッチング量ａ及びＳＯ2流量ｂは、以下の式で計算できる。
【００３３】
ａ＝−０．３７１×ｓｉ−１．２８１×ｄｓ＋２６．２１ （３）
ｂ＝１１．４１×ｓｉ−３４．８１×ｄｓ−１８４．５ （４）
このような式（３），（４）を用いて、エッチングパラメータを設定することで、疎部及び密部でそれぞれ所望の寸法のゲート電極１２−１〜１２−４を得ることができる。
【００３４】
なお、上記では、疎部のＣＤシフト量をもとに、式（３），（４）を構築したが、密部のＣＤシフト量をもとにしてもよい。
図４は、本実施の形態の半導体装置の製造方法を適用するエッチング装置とその制御系の構成例を示す図である。
【００３５】
エッチング装置２０は、エッチングに使用するガスを供給するガス供給部２１ａ，２１ｂ，２１ｃと、ガス流量を制御する流量制御部２２と、エッチングチャンバ２３を有している。
【００３６】
エッチングチャンバ２３は、ガスをエッチングチャンバ２３内に投入するガス投入口２４ａ，２４ｂ，２４ｃと、上部電極２５と下部電極２６を有している。
上部電極２５は、ＲＦ電源２７と接続され、下部電極２６は、バイアス電源２８と接続されている。ＲＦ電源２７とバイアス電源２８は接地されている。
【００３７】
さらに、エッチング装置２０は、入力されたエッチング条件にしたがって、流量制御部２２、ＲＦ電源２７またはバイアス電源２８を制御するエッチング制御部２９を有している。
【００３８】
制御系としては、たとえば、記録媒体３０ａに格納された式（３），（４）を用いて最適なエッチング条件の計算などを行う制御用計算機３０と、生産統合システム３１を有している。
【００３９】
生産統合システム３１は、１つまたは複数のコンピュータを有し、測長器３２で測長されたレジストパターン１５−１〜１５−４の寸法ｘ１，ｘ２や、ゲート電極１２−１〜１２−４の寸法ｙ１，ｙ２を入力し、制御用計算機３０に転送する。また、制御用計算機３０で計算されたエッチング条件や、その他のエッチング条件をエッチング制御部２９に通知する。
【００４０】
測長器３２は、たとえば、ＳＥＭである。
以下、エッチング工程の流れを説明する。
図５は、エッチング工程の流れを説明するフローチャートである。
【００４１】
まず、図１（Ａ）で示したように形成したレジストパターン１５−１〜１５−４の寸法ｘ１，ｘ２を、測長器３２で測長する（ステップＳ１）。
次に、制御用計算機３０は、たとえば、ユーザから、疎部及び、密部のゲート電極１２−１〜１２−４の狙い値（前述の寸法ｔ１，ｔ２）の入力を受け付ける（ステップＳ２）。制御用計算機３０は、入力された狙い値にするために必要な疎部のＣＤシフト量（ｓｉ＝ｘ１−ｔ１）と、ＣＤシフト量の疎密差（ｄｓ＝（ｘ１−ｔ１）−（ｘ２−ｔ２））を計算する（ステップＳ３）。
【００４２】
そして、制御用計算機３０は、式（３），（４）にステップＳ３の処理で求めたｓｉとｄｓを代入することによって、入力された狙い値にするための、最適なオーバーエッチング量ａ（％）と、ＳＯ2流量（ｓｃｃｍ）を計算する（ステップＳ４）。
【００４３】
生産統合システム３１は、ステップＳ４で計算されたエッチング条件を、エッチングチャンバ内圧力やＲＦパワーなど、前述した他のエッチング条件とともにエッチング制御部２９に設定する（ステップＳ５）。
【００４４】
その後、エッチング装置２０により、図１で示したようなエッチング処理を行う（ステップＳ６）。図１（Ａ）から図１（Ｂ）で示しているマスク層１４のエッチング工程では、エッチング制御部２９は、ＲＦ電源２７を制御して、式（３）で求めたオーバーエッチング量ａになるようにする。また、図１（Ｂ）から図１（Ｃ）で示しているマスク層１３のエッチング工程では、エッチング制御部２９は、流量制御部２２を制御して、式（４）で求めたＳＯ2流量ｂになるようにする。その後、金属層１２及び絶縁層１１のエッチングは、前述のエッチング条件（ガス流量：ＨＢｒ／Ｏ2＝１７０／４ｓｃｃｍ、エッチングチャンバ内圧力：６ｍＴｏｒｒ、ＲＦパワー：３８５Ｗ）で行う。
【００４５】
以上のエッチング処理により、疎部でも密部でも、エッチング後に所望の寸法ｔ１，ｔ２のゲート電極１２−１〜１２−４を形成することが可能となる。
上記のように、本実施の形態の半導体装置の製造方法では、リソグラフィ工程で形成されたレジストパターン１５−１〜１５−４の寸法が一定でなくても、エッチング条件を最適化することで、疎部及び密部のゲート電極１２−１〜１２−４を所望の寸法に加工することが可能となる。これにより、リソグラフィ工程においてプロセスの許容度が拡大し、リソグラフィ装置の稼働率の向上や、メンテナンス工程の削減が実現できる。
【００４６】
また、１つの層のエッチングの際に、１つのエッチングパラメータのみを変更しているので、１つの層で複数のエッチングパラメータを同時に変更する場合と比較して、望ましいエッチング条件を簡便かつ迅速に求めることができる。
【００４７】
なぜなら、１つの層で複数のエッチングパラメータを変化させる場合は、それぞれのエッチングパラメータの変化が互いに影響をおよぼすことを考慮して、すべてのエッチング条件において試作による事前検証が必要となるからである。具体的には、１つのエッチングパラメータの設定値として５条件を想定すると、１層で２種類のエッチングパラメータを変化させるときは５×５の試作が必要となる。これに対し、本実施の形態の半導体装置の製造方法では、２層分の５×２回の試作で足りる。
【００４８】
また、エッチング装置のメンテナンスなどによってエッチング特性が変動することも考えられるが、１層で１つのエッチングパラメータのみを変化させるので、エッチング条件の調整も簡便に行うことができる。そのため、エッチング装置における製品処理の停止期間を短縮できる。
【００４９】
また、エッチング条件を変更する層は、マスク層１３，１４だけであり、金属層１２のエッチングは、制御する寸法によらず一定のエッチング条件を用いて行う。このため、金属層１２に対するエッチングダメージを抑えられ、ゲート電極１２−１〜１２−４の側壁の形状、下地に対するエッチング選択比、過剰なエッチングによる下地の膜厚減少を、安定に保つことができる。
【００５０】
ところで、図４で示したようなエッチングチャンバ２３の内壁への堆積膜や、プラズマに曝されて消耗する部材の影響によって、ロット間の処理に対するエッチング特性は変動する。また、ロット内においてもプラズマ処理中にウェハ温度が上昇するなどの現象によって、ウェハごとにエッチング特性が変動することも起こりうる。このようなプロセス装置の状態の変化に起因する変動をプロセスドリフトと呼ぶ。
【００５１】
図６は、ＣＤシフト量及びＣＤシフト量の疎密差の経時変化の一例を示す図であり、（Ａ）が疎部と密部でのＣＤシフト量の経時変化を示し、（Ｂ）がＣＤシフト量の疎密差の経時変化を示す図である。
【００５２】
図６（Ａ）において、縦軸がＣＤシフト量、横軸が日時である。実線が疎部のＣＤシフト量の経時変化、点線が密部のＣＤシフト量の経時変化を示している。
図６（Ｂ）において、縦軸がＣＤシフト量の疎密差、横軸が日時である。
【００５３】
図６（Ａ）に示すように、疎部及び密部ともＣＤシフト量が経時変化し、その変化量は疎部と密部で異なり、疎密差は、図６（Ｂ）のようなグラフで示される。
以上のようなＣＤシフト量の経時変化を考慮したエッチング方法を以下に説明する。
【００５４】
図７は、ＣＤシフト量の経時変化を考慮したエッチング工程の流れを説明するフローチャートである。
まず、図６で示したような、ＣＤシフト量及びＣＤシフト量の疎密差の経時変化を記録媒体３０ａに記録する（ステップＳ１０）。ロットごとにエッチング条件を最適化する場合にはロットごと、ウェハごとに最適化する場合には、ウェハごとに疎部及び密部でのＣＤシフト量を求め、その経時変化と、ＣＤシフト量の疎密差の経時変化を記録する。
【００５５】
次に、制御用計算機３０は、ＣＤシフト量及びＣＤシフト量の疎密差の経時変化をもとに、次回のそれらの値を予測する（ステップＳ１１）。
たとえば、最近の処理結果から複数ロットまたは複数ウェハ前の処理にさかのぼって、その処理におけるＣＤシフト量及びＣＤシフト量の疎密差それぞれに対して、移動平均を求める。また、最近の処理結果に重み付けする加重平均を利用してもよい。このようにして求めた予測値は、あるエッチング条件を仮定したときのＣＤシフト量及びＣＤシフト量の疎密差である。仮定するエッチング条件は、エッチングパラメータを変化させる際の中心条件、または実際の処理で頻度の高いエッチング条件であることが望ましい。
【００５６】
次に、制御用計算機３０は、図２、図３で示したようなエッチングパラメータに対するＣＤシフト量及びＣＤシフト量の疎密差の相関モデルを、ステップＳ１１の処理で求めた予測値を用いて調整する（ステップＳ１２）。
【００５７】
たとえば、図２、図３から経時変化の記録に用いた一定のエッチング条件のときのＣＤシフト量及びＣＤシフト量の疎密差を求め、それらの値と、ステップＳ１１の処理で求めた予測値とを比較して、構築した相関モデルを調整する。その際には、図２、図３のグラフにおける傾きは変化しないと仮定して切片を調整する。これに応じて、式（３），（４）を修正する。または、事前の調査で得られた図２、図３の相関モデルを、最新の処理結果に応じて再構築するようにしてもよい。
【００５８】
ステップＳ１３〜Ｓ１８の処理は、図５のステップＳ１〜Ｓ６の処理と同様であるので説明を省略する。
以上のように、ＣＤシフト量及びＣＤシフト量の疎密差の経時変化を考慮して相関モデルを調整することで、ロットごとの場合は各ロットの代表値、ウェハごとの場合は各ウェハの代表値としての、疎部及び密部の寸法を高精度に制御することができる。これにより、リソグラフィだけでなくエッチングにおけるプロセス許容度が拡大し、エッチング装置においても装置稼働率の向上やメンテナンス工数の削減が期待できる。
【００５９】
なお、上記では、ＣＤシフト量及びＣＤシフト量の疎密差の経時変化を考慮してエッチング条件を変更する場合について説明したが、エッチング後の寸法が影響を与えるデバイスの電気的特性を考慮してエッチング条件を設定するようにしてもよい。
【００６０】
たとえば、ゲート電極のエッチングに関しては、ゲート長が短くなるにつれて、トランジスタの閾値電圧は減少し、オン電流及びオフ電流は増加する。また、配線プロセスのエッチングに関しては、穴径または線幅が大きくなるにつれて、配線抵抗は低減する。このような、デバイスの電気的特性と寸法との相関にもとづき、所望の電気的特性を得るための加工寸法を求める。
【００６１】
具体的には、疎部及び密部、もしくはそのどちらかと相関を持つデバイスの電気的特性をあらかじめ抽出しておく。そして、抽出した電気的特性に対する狙い値と実測値との差をもとに、エッチング後の最適な寸法を求める。そして、次回のロット処理やウェハ処理で最適な寸法を得るために必要なＣＤシフト量及び、ＣＤシフト量の疎密差を計算し、それを式（３），（４）に代入してエッチングパラメータを決定する。
【００６２】
デバイスの電気的特性に応じてエッチング条件を変更することで、デバイスの電気的特性を安定化させることができる。
なお、以上の説明では、図１に示したように、金属層１２上にエッチング対象のマスク層１３，１４が２層である場合について説明したが、エッチング対象となる層が３層以上であってもよい。２層のマスク層１３，１４を用いて疎部及び密部のゲート電極１２−１〜１２−４の寸法が制御できれば、それ以外の層のエッチング時に適当なエッチング条件を選択することで、寸法以外のウェハ面内分布などを改善することが可能である。また、使用できるエッチングパラメータの変化域に対してＣＤシフト量が変化する範囲が小さい場合、他の層のエッチング条件も変化させることで、ＣＤシフト量の変化する範囲を広げることもできる。
【００６３】
また、上記では、ＣＤシフト量を調整するエッチングパラメータとして、マスク層１４をエッチングする際のオーバーエッチング量と、マスク層１３をエッチングする際のＳＯ2流量を選択したが、これに限定されない。エッチング条件と、エッチングされる膜の材質などに応じて、ＣＤシフト量を効果的に制御できるように他のエッチングパラメータ（エッチング中の圧力、ウェハ温度、バイアス電源のパワーなど）を用いてもよい。
【００６４】
寸法の制御に対して効果的なエッチングパラメータを選択するには、疎部及び密部、それぞれのＣＤシフト量がエッチングパラメータの増減に応じて変化することが必要である。なおかつ、ＣＤシフト量の疎密差が変化するように、疎部のＣＤシフト量の変化量と、密部のＣＤシフト量の変化量とが異なっていることが望ましい。
【００６５】
図８は、１つのエッチングパラメータの変化に対する疎部及び密部のＣＤシフト量の変化の例を示す図である。図８（Ａ），（Ｂ），（Ｃ）で、３種類のエッチングパラメータとＣＤシフト量との関係を示している。縦軸がＣＤシフト量、横軸がエッチングパラメータである。また、実線が疎部におけるエッチングパラメータとＣＤシフト量の関係を示し、点線が密部におけるエッチングパラメータとＣＤシフト量の関係を示している。
【００６６】
図８（Ａ）では、エッチングパラメータの有効な変化の範囲で、疎部と密部のＣＤシフト量とエッチングパラメータとの関係を表す直線が交差している場合について示している。
【００６７】
このようなエッチングパラメータを使用する場合には、交点より小さいエッチングパラメータを選択するか交点よりも大きいエッチングパラメータを選択するかで、疎密差がプラスであってもマイナスであっても制御できる。
【００６８】
図８（Ｂ）では、エッチングパラメータの有効な変化範囲内で疎部と密部のＣＤシフト量とエッチングパラメータとの関係を表す直線が交差しない場合について示している。また、エッチングパラメータの増加に対して、ＣＤシフト量の変化量が疎部のほうが大きい。
【００６９】
このようなエッチングパラメータを、ある層のエッチングの際に変更してＣＤシフト量の調整に使用する場合には、他の層では、エッチングパラメータの増加に対して、ＣＤシフト量の変化量が密部のほうが大きくなるエッチングパラメータを選択する。このように求めた２種類のエッチングパラメータを用いることで、疎部及び密部それぞれにおいて、形成するデバイスパターンの寸法を制御することができる。
【００７０】
図８（Ｃ）では、疎部と密部のＣＤシフト量とエッチングパラメータとの関係を表す直線が平行となっている場合について示している。ある層におけるエッチングの際に、図８（Ｃ）のような依存性を示すエッチングパラメータを調整するだけではＣＤシフト量の疎密差を制御できない。そこで、他の層のエッチングの際に、図８（Ｂ）のような依存性を示すエッチングパラメータを調整することで、ＣＤシフト量の疎密差も制御できる。ただし、制御した疎密差がプラスまたはマイナスのどちらかの場合に限り有効である。
【００７１】
なお、上記では、ＭＯＳＦＥＴにおけるゲート電極をエッチングにより形成する場合を例にして説明したが、これに限定されない。たとえば、配線形成工程など、ＣＤシフト量を変化することができるエッチングパラメータを見出すことができるすべてのエッチングプロセスに対して適用可能である。
【図面の簡単な説明】
【００７２】
【図１】本実施の形態の半導体装置の製造方法の概略を示す図である。
【図２】ＣＤシフト量の各エッチングパラメータ依存性を示す図であり、（Ａ）が疎部、（Ｂ）が密部でのＣＤシフト量のエッチングパラメータ依存性を示す図である。
【図３】ＣＤシフト量の疎密差の各エッチングパラメータに対する依存性を示す図である。
【図４】本実施の形態の半導体装置の製造方法を適用するエッチング装置とその制御系の構成例を示す図である。
【図５】エッチング工程の流れを説明するフローチャートである。
【図６】ＣＤシフト量及びＣＤシフト量の疎密差の経時変化の一例を示す図であり、（Ａ）が疎部と密部でのＣＤシフト量の経時変化を示し、（Ｂ）がＣＤシフト量の疎密差の経時変化を示す図である。
【図７】ＣＤシフト量の経時変化を考慮したエッチング工程の流れを説明するフローチャートである。
【図８】１つのエッチングパラメータの変化に対する疎部及び密部のＣＤシフト量の変化の例を示す図である。
【符号の説明】
【００７３】
１０ 半導体基板
１１ 絶縁層
１１−１〜１１−４ ゲート絶縁膜
１２ 金属層
１２−１〜１２−４ ゲート電極
１３，１４ マスク層
１３−１〜１３−４，１４−１〜１４−４ マスクパターン
１５−１〜１５−４ レジストパターン
【特許請求の範囲】
【請求項１】
パターニング対象層上に２層のマスク層を形成する工程と、
２層の前記マスク層に対して、各層ごとに、デバイスパターンを疎に形成する疎部または密に形成する密部におけるＣＤシフト量を調整する１種類のエッチングパラメータを変更させてエッチングを行い、マスクパターンを形成する工程と、
前記マスクパターンを用いて前記パターニング対象層をエッチングし、前記デバイスパターンを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記疎部及び前記密部それぞれにおける前記デバイスパターンの寸法の狙い値の入力を受け付ける工程と、入力された前記狙い値と、最上層の前記マスク層上に形成するレジストパターンの寸法とをもとに、必要な前記ＣＤシフト量を計算する工程と、を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
測長器による測定で、前記エッチングパラメータの変化に対する、前記ＣＤシフト量または前記ＣＤシフト量の前記疎部と前記密部間の差の変化をあらかじめ求め、必要な前記ＣＤシフト量を得るための前記エッチングパラメータを求める式を構築しておき、前記式をもとに、前記エッチングパラメータを決定することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記ＣＤシフト量または前記ＣＤシフト量の前記疎部と前記密部間の差の経時変化を記録する工程と、前記経時変化をもとに、次回のエッチング処理における前記ＣＤシフト量または前記ＣＤシフト量の前記疎部と前記密部間の差を予測する工程と、を有し、予測した前記ＣＤシフト量または前記ＣＤシフト量の前記疎部と前記密部間の差をもとに、次回のエッチング条件を調整することを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
所望の電気的特性を得るために必要な前記デバイスパターンの寸法となるように、前記ＣＤシフト量または前記ＣＤシフト量の前記疎部と前記密部間の差を計算し、前記ＣＤシフト量または前記ＣＤシフト量の前記疎部と前記密部間の差をもとに、前記エッチングパラメータを決定することを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記エッチングパラメータは、オーバーエッチング量またはガス流量であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
【請求項１】
パターニング対象層上に２層のマスク層を形成する工程と、
２層の前記マスク層に対して、各層ごとに、デバイスパターンを疎に形成する疎部または密に形成する密部におけるＣＤシフト量を調整する１種類のエッチングパラメータを変更させてエッチングを行い、マスクパターンを形成する工程と、
前記マスクパターンを用いて前記パターニング対象層をエッチングし、前記デバイスパターンを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記疎部及び前記密部それぞれにおける前記デバイスパターンの寸法の狙い値の入力を受け付ける工程と、入力された前記狙い値と、最上層の前記マスク層上に形成するレジストパターンの寸法とをもとに、必要な前記ＣＤシフト量を計算する工程と、を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
測長器による測定で、前記エッチングパラメータの変化に対する、前記ＣＤシフト量または前記ＣＤシフト量の前記疎部と前記密部間の差の変化をあらかじめ求め、必要な前記ＣＤシフト量を得るための前記エッチングパラメータを求める式を構築しておき、前記式をもとに、前記エッチングパラメータを決定することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記ＣＤシフト量または前記ＣＤシフト量の前記疎部と前記密部間の差の経時変化を記録する工程と、前記経時変化をもとに、次回のエッチング処理における前記ＣＤシフト量または前記ＣＤシフト量の前記疎部と前記密部間の差を予測する工程と、を有し、予測した前記ＣＤシフト量または前記ＣＤシフト量の前記疎部と前記密部間の差をもとに、次回のエッチング条件を調整することを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
所望の電気的特性を得るために必要な前記デバイスパターンの寸法となるように、前記ＣＤシフト量または前記ＣＤシフト量の前記疎部と前記密部間の差を計算し、前記ＣＤシフト量または前記ＣＤシフト量の前記疎部と前記密部間の差をもとに、前記エッチングパラメータを決定することを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記エッチングパラメータは、オーバーエッチング量またはガス流量であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−９８１７６（Ｐ２０１０−９８１７６Ａ）
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願番号】特願２００８−２６８８１２（Ｐ２００８−２６８８１２）
【出願日】平成２０年１０月１７日（２００８．１０．１７）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願日】平成２０年１０月１７日（２００８．１０．１７）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]