【課題】水分の浸入による半導体装置の信頼性低下を抑制した装置の提供。
【解決手段】ＧａＡｓ系半導体、ＩｎＰ系半導体、及びＧａＮ系半導体のいずれかからなる半導体層２と、半導体層２上に設けられ、端部４ａが半導体層２上に位置する第１窒化シリコン膜４と、第１窒化シリコン膜４の端部４ａを覆うように、半導体層２上及び第１窒化シリコン膜４上に設けられたポリイミドまたはベンゾシクロブテンのいずれかからなる保護膜１２と、半導体層２の上面及び第１窒化シリコン膜４の端部４ａに接するように、半導体層２と保護膜１２との間から第１窒化シリコン膜４の端部４ａと保護膜１２との間にかけて連続的に設けられた第１Ｔｉ層１４と、を具備することを特徴とする半導体装置。 （もっと読む）

第１の薄膜メタライゼーション層と第２の薄膜メタライゼーション層とを電気的に接続する回路ビアの形成のための手法が述べられる。ビアの形成では、第１のメタライゼーション層の陽極酸化に先立って、ビア接続領域に配置される陽極酸化バリア及び／又は補助パッドを使用する。バリアを形成するために使用される材料は、陽極酸化の際に陽極酸化液を実質的に透過せず、導電層とバリアとの間に酸化物が形成されることを阻止するものである。補助パッドは非陽極酸化性であり、陽極酸化の際に、パッドを通じて電流が流れることを実質的に防止するためにバリアによって覆われる。陽極酸化の後に、バリアは除去される。補助パッドが充分な導電性を有する場合には、バリアの除去後に第１のメタライゼーション層上に残存されてもよい。第２のメタライゼーション層が陽極酸化層上に配置され、ビア接続領域において第１の導電層と電気的に接触する。
（もっと読む）

【課題】複数の半導体チップを多数積層した半導体装置において、生産性を損なうことなく高性能化する。
【解決手段】シリコン基板１の主面ｓ１上に順に形成された複数の素子、層間絶縁膜２およびパッド３と、パッド３に電気的に接続するバンプ電極４と、シリコン基板１の裏面ｓ２に形成され、バンプ電極４に電気的に接続する裏面電極６とを有する半導体装置である。バンプ電極４は、パッド３を貫通し、シリコン基板１側に向かって突出するような突出部ｄ１を有する。また、裏面電極６は、シリコン基板１の裏面ｓ２側から主面ｓ１側に向かって、バンプ電極４の突出部ｄ１に達し、パッド３には達しないような裏面電極用孔部７の内側を覆うようにして形成されていることで、バンプ電極４と電気的に接続されている。 （もっと読む）

【課題】複数の半導体集積回路を接続する配線の位置を容易に決定することを課題にする。
【解決手段】第１の基板上に第１の分離層と第１の半導体素子層を形成し、第１の半導体素子層に第１のレーザビームを照射することにより第１の開口部を形成し、第１の開口部に第１の半導体素子層と接続する第１の配線を形成し、第１の半導体素子層上に第１の保護材を形成し、第１の保護材に第１の配線に接続する第１の電極を形成し、第１の分離層に沿って第１の基板と第１の半導体素子層を分離し、上述の作製工程により第２の基板上に、第２の分離層、第２の半導体素子層、第２の配線、第２の保護材、第２の電極を作製し、第２の電極と第１の配線を接続するように第２の保護材上に第１の半導体素子層を貼り合わせ、第２の分離層に沿って第２の基板と第２の半導体素子層を含む積層構造を分離する半導体装置の作製方法に関する。 （もっと読む）

【課題】炭素元素からなる線状構造体を有する接続部の更なる低抵抗化を実現して、更なる接続部の微細化を可能とする。
【解決手段】ビア孔２８ａ内を充填し、配線溝３２ａの内壁面を覆うように、例えば超臨界ＣＶＤ法により、ビア孔２８ａ内におけるＣＮＴ２８ｄ間の空隙及びＣＮＴ２８ｄの中空内を導電材料３４で埋め込み、ビアプラグ３３と、ビアプラグ３３上で配線溝３２ａの内壁面を覆う下地膜３２ｂとを同時形成する。 （もっと読む）

【課題】電極パッドのダメージを低減し、高信頼性の貫通電極を提供することを目的とする。
【解決手段】工程（ａ）〜（ｃ）では、基板（１）の他方の面から電極パッド（５）に達する孔（１ａｂ）を形成し、工程（ｄ）では、孔（１ａｂ）の内側に一端が電極パッド（５）に接触し他端が基板（１）の他方の面に達する導電経路（２）を形成し、工程（ｅ）では、基板（１）をエッチングして導電経路（２）の周囲に凹部（１ｃ）を形成し、更に凹部（１ｃ）の内側で導電経路（２）の周面に絶縁膜を形成する。 （もっと読む）

【課題】空隙やボイドなどを生じることなく、微細空間を硬化金属によって満たし得る方法を提供すること、微細隙間で冷却された硬化金属の凹面化を回避し得る方法を提供すること、及び、工程の簡素化、歩留りの向上などに寄与し得る方法を提供すること。
【解決手段】処理対象である対象物２に存在する微細空間２１に溶融金属４を充填し硬化させるに当たって、微細空間２１の開口する開口面からその内部に溶融金属４を充填した後、微細空間２１内の充填溶融金属４１を、大気圧を超える強制外力Ｆ１を印加した状態で冷却し硬化させる工程を含む。 （もっと読む）

【課題】複雑な工程を用いることなく、コストの増加や破損の発生などを抑制した状態で、より均一な深さの孔部を形成することで貫通電極配線が形成できるようにする。
【解決手段】酸化シリコン層１０４をマスクとしたＲＩＥにより、シリコン基板１０１を選択的にエッチングすることで、シリコン基板１０１の一方の面（埋め込み酸化層１０２との界面）に到達する貫通孔１０６を形成する。貫通孔１０６の形成のためのエッチング処理（ＲＥＩ）においては、シリコン基板１０１の深さ方向に、シリコン基板１０１と埋め込み酸化層１０２との界面までしかエッチングが進行しない。この結果、シリコン基板１０１の板厚が均一であれば、貫通孔１０６の深さも均一に形成されるようになる。 （もっと読む）

【課題】半導体装置の材料コスト、製造コストを低減可能な半導体装置およびその製造方法を提供する。
【解決手段】本発明にかかる半導体装置の製造方法は、シリコンサーメット膜５を形成する工程と、シリコンサーメット膜５を保護する保護膜４を形成する工程と、保護膜４をプラズマエッチングすることでコンタクトホール６を形成する開口工程と、を備える。そして、開口工程におけるエッチングの終点を検出するためのエッチング検出層３が保護膜４と接するように形成されている。保護膜４とエッチング検出層３の少なくとも一方には、保護膜４に含まれる元素とエッチング検出層３に含まれる元素のうち両方に共通しない元素が含まれている。開口工程において、両方に共通しない元素のプラズマ発光に基づき保護膜４のエッチングの終点を検出する。 （もっと読む）

【課題】 貫通電極を有する半導体装置及び製造方法において、半導体装置の信頼性及び歩留りの向上を図る。
【解決手段】 電極パッド１２に対応した位置で半導体基板１１を貫通する貫通孔２を形成する。次に、貫通孔２を含む半導体基板１１の裏面上に絶縁膜１を形成する。次に、少なくとも貫通孔開口部の絶縁膜１の表面に金属もしくは無機絶縁膜から密着安定化層３を形成する。
密着安定化層３の上に、ボトムエッチングのマスクとなるレジスト層４を形成する。次に、ボトムエッチングを行い、電極パッド１２を露出させる。次に、レジスト層４を剥離して、ボトムエッチング後であっても凹凸のない絶縁膜１を得る。その後、低温プロセスで、バリア層５、シード層６、導電層７を形成して、パターニングを行い、密着安定化層３を有する貫通電極８付半導体装置を作る。 （もっと読む）

【課題】 高アスペクト比の貫通電極を有する半導体装置を低温プロセスによって製造する。
【解決手段】 半導体基板１の表面側に配置された第１の電極３と裏面側の第２の電極６は、接続孔４に充填された導電物７と、接続孔４内に延在する第２の電極６の延在部６ａとによって電気的に接続される。接続孔４が高アスペクト比であっても、第２の電極６を接続孔４の底部まで形成する代わりに導電物７を用いることで、低温プロセスによる成膜が可能となる。 （もっと読む）

【課題】基板の表裏を導通する導通部における電気特性を向上した貫通電極基板及びそれを用いた半導体装置を提供すること。
【解決手段】本発明の貫通電極基板１００は、表裏を貫通する貫通孔１０４を有する基板１０２と、貫通孔１０４内に充填される金属材料を含む導通部１０６と、を備え、導通部１０６は、面積重み付けした平均結晶粒径が１３μｍ以上の金属材料を少なくとも含む。また、導通部１０６は、結晶粒径が２９μｍ以上の金属材料を含む。 （もっと読む）

【課題】 集積回路デバイスのヒューズ構造を提供する。
【解決手段】 本発明のヒューズ構造は、半導体基板の一部の上に配置された金属含有導電性材料のストリップを含み、ストリップは、第１方向に沿って延伸し、均一な線幅を有する。誘電体層は、導電層を覆う。誘電体層内は、第１ビアと第２ビアを有し、第１インターコネクトと第２インターコネクトをそれぞれ含む。第１インターコネクトは、ストリップ上の第１位置と物理的且つ電気的に接触しており、第２インターコネクトは、ストリップ上の第２位置と物理的且つ電気的に接触している。導電ストリップ上の第１と第２位置は、シリコンを含まない。誘電体層の上方は、第１インターコネクトに電気的に接続された第１配線構造と、第２インターコネクトに電気的に接続された第２配線構造である。 （もっと読む）

【課題】半田バンプが採用された半導体装置において、隣接する半田バンプ同士の接触の抑制が図られた半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、第１主表面を有する半導体チップ１２０と、第１主表面に形成された複数の電極１２３と、電極１２３ごとに複数形成されたランド部１２７と、半導体チップ１２０の第１主表面と対向する第２主表面を有するパッケージ基板１６０と、第２主表面に形成された複数の電極１６２と、電極１６２に形成されたランド部１７０と、ランド部１２７およびランド部１７０とを接続する半田バンプ１２５とを備える。 （もっと読む）

【課題】 導電性微粒子膜を用いた現実的なバンプ電極構造の形成方法を実現すること。
【解決手段】半導体基板上に設けられた第１の電極と、この第１の電極上に設けられ、導電性微粒子からなる導電性微粒子膜と、この導電性微粒子膜上に設けられた第２の電極としての半田で形成されたバンプ電極とから構成された電極構造を具備してなる。 （もっと読む）

【課題】孔のないキャリア（支持基板）を用いても、キャリアの取り外し時の半導体チップの散乱を防止することができる半導体装置の製造方法を提供する。
【解決手段】半導体素子が形成された素子形成基板の表面に、接着剤１１を用いてキャリア（支持基板）１２を貼り付ける。その後、素子形成基板の裏面から、素子形成基板の途中まで延びる複数のスルーホール１ｂを互いに離間して形成する。次に、裏面の処理として、裏面の研磨及びＡｕ層２３の形成等を行う。次に、複数のスルーホール１ｂを接着剤１１まで到達させる。そして、複数のスルーホール１ｂから接着剤１１の溶解液を接着剤１１まで浸透させて、接着剤１１を溶解させる。 （もっと読む）

【課題】溶剤乾燥や熱硬化のための熱処理工程を用いずに形成した欠陥の少ない絶縁層を有する薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置を提供すること。
【解決手段】バンプ１０７と、バンプ１０７により貫通される層間絶縁層１０５とを含む薄膜トランジスタにおいて、バンプ１０７がフッ素化合物を含み、層間絶縁層１０５がフィルム状ホットメルト接着剤の加熱圧着により形成され、バンプがフッ素化合物を含み、フッ素含有量が、０．０１ｗｔ％以上５ｗｔ％以下であることを特徴とする薄膜トランジスタ。 （もっと読む）

【課題】導通部におけるボイドの発生を抑えた貫通電極基板の製造方法を提供する。
【解決手段】基板１０１に表裏を貫通する貫通孔１０２を形成し、次に基板１０１の表面および貫通孔１０２の内壁に絶縁膜１０３を形成した後、閉塞部材を貫通孔１０２の少なくとも一方を塞ぐように配置し、前記閉塞部材を配置した側の基板１０１上にシード層を形成し、前記閉塞部材を除去し、前記シード層に給電する電解めっき法により、貫通孔１０２内に導電材料を充填して導通部１０５を形成する。 （もっと読む）

【課題】絶縁体に蓄積した電荷が放電を起こすことにより、アンテナ又は薄膜トランジスタを有する回路を破壊してしまう問題（静電気破壊の問題）を解決することを目的とする。
【解決手段】第１の絶縁体と、前記第１の絶縁体上に設けられた薄膜トランジスタを有する回路と、前記回路上に設けられ、前記回路と電気的に接続されたアンテナと、前記アンテナ上に設けられた第２の絶縁体と、を有し、前記第１の絶縁体と前記回路との間に第１の導電膜が設けられ、前記第２の絶縁体と前記アンテナとの間に第２の導電膜が設けられる。 （もっと読む）

一体型ビア及びビア端子を有する半導体回路基板と、関連のシステム及び方法とが開示されている。特定の実施例に従う代表的な方法は、半導体回路基板に非貫通ビア（１４０）を形成することと、ビアの側壁面に保護層（１２２）を塗布することと、保護層が塗布された回路基板材料の除去から保護している間に、ビアの端面から回路基板材料を選択的に除去することにより端子穴（１１１）を形成することと、を含む。この方法は、ビア内の導電性材料が単一である導電性端子を形成するためにビア及び端子穴の双方に導電性材料を配置することをさらに含むことができる。端子に隣接する回路基板材料は、その後、回路基板の外部の導電性構造体に接続することができる端子を露出させるために除去することができる。 （もっと読む）