陽極酸化された薄膜構造用の電気的接続
第1の薄膜メタライゼーション層と第2の薄膜メタライゼーション層とを電気的に接続する回路ビアの形成のための手法が述べられる。ビアの形成では、第1のメタライゼーション層の陽極酸化に先立って、ビア接続領域に配置される陽極酸化バリア及び/又は補助パッドを使用する。バリアを形成するために使用される材料は、陽極酸化の際に陽極酸化液を実質的に透過せず、導電層とバリアとの間に酸化物が形成されることを阻止するものである。補助パッドは非陽極酸化性であり、陽極酸化の際に、パッドを通じて電流が流れることを実質的に防止するためにバリアによって覆われる。陽極酸化の後に、バリアは除去される。補助パッドが充分な導電性を有する場合には、バリアの除去後に第1のメタライゼーション層上に残存されてもよい。第2のメタライゼーション層が陽極酸化層上に配置され、ビア接続領域において第1の導電層と電気的に接触する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、薄膜構造の製造に使用されるシステム及び方法に関する。
【背景技術】
【0002】
薄膜回路は電子産業において広く使用されており、フラットパネルディスプレイの用途における主要な技術となっている。一般に薄膜回路は、基板上に成膜された導電層、半導電層、及び/又は絶縁層の領域を含む層状構造である。典型的な構造では、導電性材料又は半導電性材料の2つの層が絶縁性誘電体の層によって分離されている。分離された層同士の間の接続が望ましい場合には、接続領域の絶縁体を除去し、2つの層を電気的に接続するビアを形成する。相互接続ビアの電気的及び機械的性質は、分離された層の性質、並びにビアを形成するために用いられる材料及びプロセスによって決まる。
【0003】
特定の状況では、異なる回路要素の電極が最初に電気的に接続されるようにメタライゼーション層を成膜することが有利である。こうしたプロセスは、メタライゼーション層の陽極酸化などの、相互接続されたすべての要素が関わる後の製造工程を容易にする機能を果たす。陽極酸化及び/又は他の処理工程の後に、相互接続された各要素をメタライゼーション層上で電気的に分離することができる。
【発明の概要】
【発明が解決しようとする課題】
【0004】
回路性能を高め、製造コストを低減するためには、回路の接続部及び/又は分離部の形成を含む、薄膜回路を製造するためのプロセスを改善することが望ましい。本発明は、これら及び他の要請に応え、また先行技術と比較して優れた他の利点を提供するものである。
【課題を解決するための手段】
【0005】
本発明の実施形態は、薄膜回路のビア接続又は分離を含む方法及びシステムに関する。一実施形態は、基板上の第1の導電層と第2の導電層との間に電気的接続を形成するための方法に関する。第1の層と接続領域において電気的に接触するようにパッドが形成される。パッドは、第1の層の材料とは異なる導電性材料を含む。第1の層の領域が陽極酸化される。陽極酸化の後に、エッチング処理などによってパッドを露出させる。第2の層が配置され、露出したパッドと電気的に接触する。
【0006】
本発明の別の実施形態は、電気回路の製造方法に関する。導電層上の1以上の分離/接続領域にフォトレジストがパターン形成され、硬化させられる。導電層は、領域において陽極酸化される。接続/分離領域は、実質的に陽極酸化されない状態に維持される。陽極酸化の後に、硬化したフォトレジストを除去することによって分離/接続領域において導電層を露出させる。一実施形態によれば、導電層は、分離/接続領域において別の導電層に接続される。別の実施形態によれば、導電層の第1の部分が、分離/接続領域において導電層の第2の部分から分離される。
【0007】
別の実施形態は、回路サブシステムに関する。回路サブシステムは、第1の導電性材料を含む、可撓性基板上の第1の層を含む。第1の層上の1以上の別個の分離/接続領域に硬化されたフォトレジストが配置される。回路サブシステムは、第1の材料の陽極酸化型を含む層を更に含む。陽極酸化層は、第1の層の、分離/接続領域以外の部分上に形成される。
【0008】
更なる別の実施形態は、薄膜電子回路に関する。導電性の陽極酸化性材料を含む第1の回路層が、第1の電子素子の電極を形成するように構成される。第1の回路層の材料の陽極酸化型を含む陽極酸化層が、第1の回路層上に配置される。第2の回路層が陽極酸化層上に配置され、第2の電子素子の電極を形成するように構成される。ビアによって、第1の電子素子の電極が第2の電子素子の電極と電気的に接続される。ビアは、導電性の非陽極酸化性パッドを含む。
【0009】
上記の本発明の概要は、本発明のそれぞれの実施形態又はすべての実現形態を説明することを目的としたものではない。本発明の利点及び効果、並びに本発明に対する更なる理解は、以下に述べる詳細な説明及び特許請求の範囲を添付図面と併せて参照することによって明らかとなり、認識されるであろう。
【図面の簡単な説明】
【0010】
【図1A】アンダーエッチングの問題を示す薄膜構造の断面図である。
【図1B】オーバーエッチングの問題を示す薄膜構造の断面図である。
【図2】硬化されていないフォトレジストマスクによって分離/接続領域における陽極酸化が阻止されない場合に生じる状況を示す。
【図3A】本発明の実施形態に基づく、薄膜構造の第1及び第2の導電層を電気的に接続するためのビアの形成における陽極酸化バリアの使用を示すフローチャートである。
【図3B】本発明の実施形態に基づく、薄膜構造のビア接続領域において導電性パッドを使用する方法を示すフローチャートである。
【図4】本発明の実施形態に基づく、バリアを導電性パッドと組み合わせて使用することによるビアの形成を示すフローチャートである。
【図5A】図4に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図5B】図4に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図5C】図4に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図5D】図4に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図5E】図4に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図5F】図4に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図6】本発明の実施形態に基づく、ビア形成プロセスを示すフローチャートである。
【図7A】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図7B】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図7C】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図7D】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図7E】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図8A】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムの平面図である。
【図8B】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムの平面図である。
【図8C】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムの平面図である。
【図8D】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムの平面図である。
【図8E】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムの平面図である。
【図8F】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムの平面図である。
【図9】本発明の実施形態に基づく、電気的接続部の形成、及び電気的分離部の形成のための方法を示すフローチャートである。
【図10A】本発明の実施形態に基づく、分離/接続領域における陽極酸化を防止するために硬化されたフォトレジストを使用するプロセスにおいて形成される薄膜サブシステムを示す。
【図10B】本発明の実施形態に基づく、分離/接続領域における陽極酸化を防止するために硬化されたフォトレジストを使用するプロセスにおいて形成される薄膜サブシステムを示す。
【図10C】本発明の実施形態に基づく、分離/接続領域における陽極酸化を防止するために硬化されたフォトレジストを使用するプロセスにおいて形成される薄膜サブシステムを示す。
【図10D】本発明の実施形態に基づく、分離/接続領域における陽極酸化を防止するために硬化されたフォトレジストを使用するプロセスにおいて形成される薄膜サブシステムを示す。
【図10E】本発明の実施形態に基づく、図10Dの分離/接続領域に形成されたビアの断面図を示す。
【図10F】本発明の実施形態に基づく、図10Dの分離/接続領域の第1のメタライゼーション層を除去することによって形成された分離部の断面図を示す。
【図11】本発明の実施形態に基づいて形成されたビア接続部及び分離部を示すディスプレイバックプレーンの平面図である。
【図12】本発明の実施形態に基づく、ビアを組み込んだ薄膜電気回路の断面図である。
【発明を実施するための形態】
【0011】
本発明には様々な改変及び代替的形態が可能であるが、その具体例を例として図面に示し、詳細に説明する。ただし、本発明は、本発明を記載される特定の実施形態に限定するものではないことは理解されるべきである。逆に、本発明は、添付の特許請求の範囲によって定義される発明の範囲に含まれるあらゆる改変物、均等物、及び代替物を網羅するものである。
【0012】
以下の異なる代表的実施形態の説明では、本明細書の一部をなす、本発明を実施可能な異なる実施形態を実例として示す添付図面を参照する。本発明の範囲から逸脱することなく構造的及び動作的な変更がなされうることから、他の実施形態が利用される場合もある点は理解されるべきである。
【0013】
薄膜回路は一般的に、導電性、半導電性、及び絶縁性材料の領域を含む層状構造である。多くの有用な回路で、半導体層又は絶縁体層であってよい分離層によって分離された複数のメタライゼーション層が用いられている。2以上のメタライゼーション層間の電気的接続が望ましい場合、メタライゼーション層同士を電気的に接続するために「ビア」と呼ばれる相互接続構造が分離層を通じて2つのメタライゼーション層の間に形成される。ビア形成に備え、メタライゼーションレベルの1つの上に分離層を形成した後に、分離層を相互接続領域においてエッチングして埋まっているメタライゼーション層を露出させる。あるいは、分離層の製造の際に、第2のメタライゼーション層を成膜する前に、第1のメタライゼーション層のビア接続領域における分離層の形成をマスキング又は防止することによって、ビア形成に備えて分離層にギャップを形成することもできる。
【0014】
アルミニウム(Al)及びアルミニウム合金は、これらの材料が比較的安価であり、安定した酸化物を形成し、スパッタリング又は真空蒸着などの多くの周知の成膜プロセスによって成膜することが可能であり、薄膜用途に非常に適していることから、回路のメタライズ処理にしばしば使用される。アルミニウムは陽極酸化して、回路のメタライゼーションレベル間に陽極酸化層を与えるために使用することが可能であり、かつ/又は例えば電解効果トランジスタの誘電体層として機能しうる安定的な酸化物であるAl2O3を形成する。しかしながら、Al及びAl2O3からなる多層膜のエッチングは、エッチングに用いられる化学物質がAlに対してAl2O3をエッチングするように選択的ではないために問題となりうる。Al2O3−Al層のエッチング処理は制御が困難であり、層のアンダーエッチング又はオーバーエッチングが生じる。図1Aは、陽極酸化後のアンダーエッチングの問題を示す薄膜構造の断面である。この状況では、第1のレベルのメタライゼーション層110の金属が陽極酸化されて陽極酸化層120を形成している。エッチングによるビアの形成は、埋まっているメタライゼーション層110にアクセスするためにビア接続領域130内の陽極酸化層120をエッチングにより貫通する必要がある。しかしながら、陽極酸化材料140が、エッチング後にビア接続領域130に残存する場合がある。残存した陽極酸化材料は薄いものであるか、又はビア形成領域の別個の島としてのみ存在する場合もあるが、陽極酸化材料が存在するとメタライゼーション層間のビア接触の抵抗が大きくなって、薄膜回路の性能が低下しうる。
【0015】
図1Bは、オーバーエッチングの問題を示したものであり、エッチング処理によってビア接続領域130内の陽極酸化層120が除去されるばかりか、メタライゼーション層110もエッチングにより部分的又は完全に貫通してしまう。オーバーエッチングは、エッチング処理が選択的なものではない場合に特に制御が困難である。
【0016】
ビア形成に対する可能なアプローチの1つでは、ビア接続領域をフォトレジストでマスキングすることによって陽極酸化工程においてマスキングされた領域に陽極酸化材料が形成されることを防止する。しかしながら、このアプローチにも低抵抗の電気的接続の形成を妨げる問題がともなう。図2は、ビア接続領域130における陽極酸化を阻止するために硬化されていないフォトレジストマスク245を使用した場合に生じる状況を示している。陽極酸化液がフォトレジストマスク245に浸透する場合があり、これによりビア接続領域130内のフォトレジストマスク245の下に陽極酸化材料の層121が形成される。上記に述べたアンダーエッチングの状況と同様に、ビア接続領域130における陽極酸化材料の存在によって、メタライゼーションレベル間の電気的接触が低下する。図1A、図1B、及び図2に示される状況によってメタライゼーション層間の接触が低下する場合があり、望ましくない。
【0017】
本発明の実施形態は、ビア形成を促進する、ビア接続領域に配置されたバリア及び/又は導電性パッドの使用に関するものである。バリア及び/又はパッドは、薄膜構造の導電層に近接して配置される。特定の実施形態では、バリアを用いて導電層を保護し、後にビア形成の際にバリアを除去する。特定の実施形態では、バリアとともに、又はバリアなしで導電性パッドをビア接続領域に形成する。導電性パッドの全体又は一部は残存して、ビアの一体部分を形成する。
【0018】
特定の構成では、陽極酸化に先立って導電層上にバリアを配置して、陽極酸化処理に対するバリアを形成する。バリアは、標準的なフォトリソグラフィー技術によって導電層上にパターン形成することができ、導電層の下側の部分の陽極酸化を低減又は防止することができる。バリアを形成するために使用する材料は、陽極酸化の際に陽極酸化液を実質的に透過せず、したがって導電層とバリアとの間に酸化物が形成されることを阻止するものでよい。バリアは、陽極酸化に先立って、ビア接続領域の導電層上に形成される補助パッドとともに、又は補助パッドなしで使用することができる。補助パッドは導電性かつ非陽極酸化性のパッドでよく、その場合、補助パッドは、陽極酸化の際に非陽極酸化性パッドに電流が流れることを実質的に防止するために、フォトレジストのバリア又は他の除去可能な絶縁層によって覆われる。補助パッドが充分な導電性を有する場合には、バリアの除去後に導電層上に残存されてもよい。パッドを形成するために使用される材料は、陽極酸化によって絶縁性の酸化物を形成しない導電性材料でよい。ビア接続領域からバリアを除去した後に、第2の導電層を陽極酸化層上に配置すると、第2の導電層はビア接続領域において第1の導電層と電気的に接触する。
【0019】
特定の構成では、基板と第1の導電層との間に導電性パッドを配置すると、導電性パッドはビア接続領域において第1の導電層と電気的に接触する。これらの構成では、ビア形成において、陽極酸化層などの第1の導電層上に配置される任意の層を通じ、更に第1の導電層を通じたビアをエッチング又は形成してビア接続領域のパッドを露出させる。これは、パッドに対して第1の導電層を選択的にエッチングするエッチング液によって実現することができる。第2のメタライゼーション層を陽極酸化層上に形成し、これが露出したパッドと電気的に接続することにより、第1及び第2の導電層間の電気的ビアが形成される。第1の導電層と第2の導電層とは、第1の導電層のエッチングされた領域の側面を通じて電気的に接触させることもできる。
【0020】
図3Aのフローチャートは、本発明の実施形態に基づく、薄膜構造の第1及び第2の導電層を電気的に接続するためのビアの形成を示したものである。本明細書では各導電層を「メタライゼーション層」と呼ぶが、各導電層を形成するために使用される材料は厳密に金属性のものである必要はなく、金属、金属合金、金属酸化物、ドープした半導体、及び/又は、回路要素間の電気的接続を与えるだけの十分な導電率を有する他の任意の材料を含みうる。更に、導電層は複数の副次層を有してもよく、その場合、1つの副次層が別の副次層とは異なる材料を含みうる。
【0021】
場合によりポリマー又は箔などの可撓性材料であってよい基板上に、第1のメタライゼーション層を形成する(305)。あるいは、基板は、ガラスなどの剛性の材料で形成されてもよい。可撓性基板は細長い層又はウェブとして実施することもでき、本明細書で述べる薄膜のロールー・ツー・ロール製法を用いた形成を可能とする点で有利である。上記に述べたように、第1のメタライゼーション層は、アルミニウム(Al)、マグネシウム(Mg)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)などの1種類以上の金属を含んでよい。第1のメタライゼーション層で使用される材料は陽極酸化性のものであるが、非陽極酸化性の材料を第1のメタライゼーション層の露出していない副次層に更に使用することもできる。
【0022】
第1のメタライゼーション層上の1以上のビア接続領域に、1以上のバリアをパターン形成する(310)。第1のメタライゼーション層上に形成されたバリアは、バリアを通じた陽極酸化液の拡散に対するバリアとして機能することによって、下側の第1のメタライゼーション層を陽極酸化から保護する。
【0023】
バリアの形成後に、第1のメタライゼーション層を陽極酸化して(320)メタライゼーション層上に陽極酸化層を形成する。バリアは、ビアが形成される接続領域において、第1のメタライゼーション層を陽極酸化から保護する。陽極酸化の後に、バリアを除去する(325)。バリアの除去後に、例えばプラズマ洗浄などの洗浄工程を行って、ビア領域のメタライゼーションから残留酸化物をすべて除去する。陽極酸化層上及びビア接続領域内に第2のメタライゼーション層を成膜し(330)、ビア接続領域を通じて第1のメタライゼーション層と電気的に接触させる。
【0024】
図3Bは、ビア接続領域に導電性パッドを使用する、本発明の実施形態に基づく方法を示したものである。導電性パッドは、本明細書に述べる陽極酸化バリアとともに、又は陽極酸化バリアなしで使用することができる。
【0025】
第1のメタライゼーション層と電気的に接触するように、1以上の導電性パッドをパターン形成する(340)。特定の実施形態では、導電性パッドを基板上のビア接続領域にパターン形成し、各パッドが基板と第1のメタライゼーション層との間に配置されるように第1のメタライゼーション層を各パッドを覆ってパターン形成する。特定の実施形態では、パッドと、トランジスタ、ダイオード、コンデンサ及び/又は抵抗などの他の電子回路要素の電極を同じ処理工程で形成することが有利となる場合もある。特定の有用な実施形態の1つとして、画素電極及び導電性パッドが透明な導体で形成され、基板上に1処理工程で同時にパターン形成されるディスプレイのバックプレーンがある。例えば、有機発光ダイオード(OLED)の画素要素、又は液晶画素要素の電極をパッドと同じ処理工程でパターン形成することができる。透明性が求められる実施形態では、酸化インジウムスズなどの透明な導電性酸化物がパッドの形成に有用な材料であるが、他の構成では、金属、金属合金、ドープした半導体、及び/又は他の導電性材料をパッドに使用することもできる。パッドに金属が使用される場合、金属には、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)、又は他の同様の金属が含まれうる。一般に、パッドを形成するうえであらゆる導電性材料が有用でありうる。特定の実施形態では、第1のメタライゼーション層を基板上に成膜し、導電性パッドを第1のメタライゼーション層上のビア接続領域に配置する。
【0026】
導電性パッド及び第1のメタライゼーション層の形成後に、第1のメタライゼーション層を陽極酸化して(350)陽極酸化層を形成する。導電性パッドが第1のメタライゼーション層上に形成される場合、陽極酸化に先立って、フォトレジスト又は別の絶縁性材料の陽極酸化バリアをパッドを覆って形成することができる。陽極酸化バリアは、導電性パッドを充分に絶縁し、かつ/又はビア接続領域における第1のメタライゼーション層の陽極酸化を防止する任意の材料で形成することができる。バリア及び付随する導電性パッドは、個々に、又は組み合わせで、ビア接続領域における第1のメタライゼーション層の陽極酸化を防止又は低減する。特定の実施形態では、パッドは1つの層のみを含む場合もあるが、他の実施形態では、パッドは複数の副次層を含む。各副次層は、処理を促進するか、又は電気的及び/又は機械的性質を高める所望の性質をバリア又はパッドに与えるように選択される。例えば、パッドの1以上の副次層について選択される材料は、パッドの材料と第1及び/又は第2の層の材料との合金化を低減するように選択することができる。これに変えるか又はこれに加えて、バリア及び/又はパッドの1以上の副次層の材料を、バリア及び/又はパッドと隣接層との接着を促進するように選択することができる。
【0027】
フォトレジストは、バリアを形成するうえで有用な材料の1つの種類である。フォトレジストは、例えばフォトリソグラフィーを使用して第1のメタライゼーション層上にパターン形成することができる。特定の実施形態では、フォトレジストを加熱により硬化させて陽極酸化液に対する不透性を高める。
【0028】
陽極酸化の後に、導電性パッドを露出させる(360)。例えば、特定の実施形態では、陽極酸化層及び第1のメタライゼーション層をビア接続領域においてエッチング又は別の方法で除去することによって、パッドを露出させる。第1のメタライゼーション層上にパッド及び陽極酸化バリアを用いる実施形態では、陽極酸化バリアを除去することによってパッドを露出させることができる。陽極酸化層上に第2のメタライゼーション層を成膜する(370)と、第2のメタライゼーション層は露出したパッドを通じて第1のメタライゼーション層と電気的に接触する。
【0029】
図4のフローチャートは、本発明の実施形態に基づく、ビア形成のための方法を更に示したものである。図4の方法では、陽極酸化バリアを、第1のメタライゼーション層上に残留して回路層間のビア接続の要素となる導電性パッドと組み合わせて使用する。この実施形態では、1以上の導電性パッドを第1のメタライゼーション層上に形成し(410)、これによって補助陽極酸化バリアを形成することができる。導電性パッドは、金(Au)若しくは他の金属、合金、導電性酸化物、及び/又は第1のメタライゼーション層上のビア接続領域に成膜された他の導電性材料を含みうる。パッドは、例えばリフトオフプロセスを用いて第1のメタライゼーション層上にパターン形成することができる。
【0030】
陽極酸化に備え、金属パッドをフォトレジストバリアによって覆う(420)。場合により、フォトレジストを、通常約115℃よりも高い、フォトレジストを軟化又は溶融するのに十分な温度で焼成することによって硬化させることができる(430)。第1のメタライゼーション層を陽極酸化し(440)、フォトレジストを除去して(450)導電性パッドを露出させる。第2のメタライゼーション層を成膜する(460)と、第1のメタライゼーション層と第2のメタライゼーション層とは、ビア接続領域の導電性パッドを通じて電気的に接触する。
【0031】
図5A〜5Fの断面図は、図4により述べられるプロセスにおいて形成される異なる薄膜サブシステムを示したものである。図5Aの断面図は、基板510上に成膜された第1のメタライゼーション層520を示している。金属パッド530が、第1のメタライゼーション層上の接続領域545に形成される(図5B)。フォトレジスト540が、金属パッド530上にパターン形成される(図5C)。フォトレジスト540は、陽極酸化の際に金属パッド530の露出した表面を覆って、非陽極酸化性の金属パッドを通じて電流が流れることを防止し、これにより高品質の陽極酸化層を形成するうえで必要とされる電圧が阻止される場合がある。陽極酸化処理の後のサブシステムが図5Dに示されている。陽極酸化の後に、第1のメタライゼーション層520は、陽極酸化層550によってほぼ覆われる。陽極酸化は、第1のメタライゼーション層520が金属パッド530及びフォトレジスト540によって覆われているビア接続領域545では起こらない。陽極酸化の後に、フォトレジスト540を除去すると、金属パッド530が露出する(図5E)。第2のメタライゼーション層560が成膜されると、第1のメタライゼーション520と第2のメタライゼーション560とは、ビア接続領域545において金属パッド530を通じて電気的に接触する(図5F)。
【0032】
図6のフローチャートに示されるビア形成プロセスは、ディスプレイのバックプレーンを形成するうえで特に有用である。このプロセスでは、ビア形成に使用される導電性パッドを1つの処理工程で形成する(610)。ディスプレイバックプレーンの画素電極を、導電性ビアパッドと同じ製造工程において形成することが都合よい場合もある。第1のメタライゼーション層を導電性パッド上に成膜する(620)。第1のメタライゼーション層を陽極酸化する(630)。陽極酸化の後に、陽極酸化層をビア接続領域においてエッチング(640)することによってパッドを露出させる。第2のメタライゼーション層を陽極酸化層上に成膜する(650)と、第2のメタライゼーション層は接続領域において第1の層及びパッドと電気的に接触する。
【0033】
図7A〜7Eの断面図は、図6により述べられるプロセスにおいて形成される異なる薄膜サブシステムを示したものである。図7Aに示されるように、導電性パッド720を基板710上のビア接続領域745に形成する。パッド720を覆って第1のメタライゼーション層730を形成した後に(図7B)、第1のメタライゼーション層730を陽極酸化すると陽極酸化層740が形成される(図7C)。陽極酸化層740及び第1のメタライゼーション層730をビア接続領域745においてエッチングして、パッド720を露出させる(図7D)。陽極酸化層740上に第2のメタライゼーション層750を形成すると、第2のメタライゼーション層750はパッド720と第1のメタライゼーション層730と電気的に接触する(図7E)。
【0034】
図8A〜8Cは、図6に述べられるプロセスを、プロセスにおいて形成される異なる薄膜サブシステムの一連の平面図によって示したものである。図8Aは、基板710上に形成された導電性パッド720の平面図である。図8Aに示されるように、特定の実施形態では、メタライゼーション層は最初はパッドを完全に覆っていてもよい。図8Bは、陽極酸化し、更に陽極酸化層740及び第1のメタライゼーション層730をビア接続領域745においてエッチングした後の図8Aのサブシステムを示す。図8Cは、第2のメタライゼーション層750が形成された後のサブシステムの平面図を示す。
【0035】
特定の実施形態では、メタライゼーション層は、図8Dに示されるようにパッドの一部のみを覆ってもよい。陽極酸化の際に、フォトレジストなどのバリア725を用いてメタライゼーション層によって覆われていないパッドの部分を覆うことができる。図8Eは、陽極酸化し、更にバリアを除去した後の図8Dのサブシステムを示す。図8Fは、第2のメタライゼーション層750が形成された後のサブシステムの平面図を示す。
【0036】
本発明の一態様に基づけば、バリアは、ビア接続領域に導電性パッドを有するかあるいは有さない硬化されたフォトレジストの領域からなりうる。硬化されたフォトレジストを使用することにより、ビアが望ましい、又は、メタライゼーション層の第1の部分をメタライゼーション層の別の部分から電気的に分離するためにメタライゼーションの分離部若しくは切断部が必要とされる領域に酸化物が形成されることを防止することができる。切断部が望ましい領域における酸化物の形成が防止されることによって、酸化物が酸化物層のない露出したメタライゼーション層よりも除去が困難である場合に、薄膜構造の処理が容易となる。図6のフローチャートは、硬化されたフォトレジストを使用してメタライゼーションの所定の領域における酸化物の形成を防止するプロセスにおける電気的接続部の形成及び/又は電気的分離部の形成を示している。
【0037】
図9は、2つのメタライゼーション層間のビア接続を形成するために、又はメタライゼーション層を別々の領域に電気的に分離するために使用することが可能なプロセスのフローチャートである。このプロセスに基づき、第1のメタライゼーション層を基板上に成膜する。フォトレジストバリアを第1のメタライゼーション層上の分離/接続領域にパターン形成し(910)、通常約115℃よりも高い、フォトレジストを軟化又は溶融するのに十分な温度で処理することによって硬化させる(920)。第1のメタライゼーション層を陽極酸化する(930)。硬化されたフォトレジストは、硬化されたフォトレジストと第1のメタライゼーション層との間に酸化物が形成されることを防止する。フォトレジストを第1のメタライゼーション層から除去する(940)と、陽極酸化されていない分離/接続領域の所定のパターンが残る。ビア形成プロセスにおいて、第2のメタライゼーション層を成膜する(950)と、第2のメタライゼーション層はビア接続領域を通じて第1のメタライゼーション層と電気的に接触する。あるいは、電気的な分離が望ましい場合には、第1のメタライゼーション層を分離領域においてエッチングする(960)と、第1のメタライゼーション層の第1の部分がメタライゼーション層の第2の部分から電気的に分離する。
【0038】
前述したように、第1のメタライゼーションが成膜される基板を細長い可撓性フィルムとすることによって本明細書で述べる処理工程の1以上のロールー・ツー・ロール処理を容易に行うことができる。例えば、第1のメタライゼーション層上へのフォトレジストバリアのパターン形成、フォトレジストの硬化、第1のメタライゼーション層のフォトレジストバリアによって覆われていない領域の陽極酸化、硬化したフォトレジストの除去、及び、第1の導電層と第2の導電層との接続又は第1の導電層の部分間の分離の1以上を、ロールー・ツー・ロールプロセスの一部として行うことができる。
【0039】
図10A〜10Fの断面図は、図9により述べられるプロセスにおいて形成される異なる薄膜サブシステムを示したものである。図10Aの断面図は、基板1010上に成膜された後の第1の導電層1020を示している。フォトレジスト1030を、第1の導電層1020の分離/接続領域1045にパターン形成する(図10B)。フォトレジスト1030を、通常約115℃よりも高い、フォトレジストを軟化又は溶融するのに十分な温度で焼成することによって硬化させる。次いで、第1の導電層1020を陽極酸化すると、第1の導電層1020上に酸化アルミニウムなどの酸化物が陽極酸化層1040として形成される(図10C)。分離/接続領域1045に硬化されたフォトレジスト1030が存在することによって、これらの領域1045の陽極酸化が防止される。フォトレジストバリアパッド1030を硬化させると陽極酸化液に対するその透過性が低下し、硬化されていないフォトレジストバリアと比較した場合に、第1の導電層1020のバリア1030の下の分離/接続領域1045における陽極酸化が大幅に低減する。陽極酸化の後にフォトレジスト1030を除去すると、分離/接続領域1045の第1の導電層1020が露出する(図10D)。
【0040】
ビア形成のため、第2の導電層1050を陽極酸化層1040上に成膜する。第1の導電層1020と第2の導電層1050とは、接続領域1045において電気的に接触する(図10E)。また、硬化したフォトレジストを除去した後に、第1の導電層1020を分離領域1045においてエッチングすることによって、第1の導電層1020に分離部を形成することができる(図10F)。
【0041】
本発明の実施形態は、薄膜構造のメタライゼーションの電気的分離部又は接続部の形成に関わるプロセス及びサブシステムに関するものである。本明細書に述べられる方法は、デジタル回路及びディスプレイバックプレーンなどの低コストの電子要素において特に有用である。直列入力並列出力型シフトレジスタ、インバータ、メモリ回路、及びリングオシレータは、第1のメタライゼーション層から第2のメタライゼーション層へのビア接続を使用することが可能なデジタル回路の例である。ディスプレイのバックプレーンは、メタライゼーション層間のビア接続、又は予め接続されたメタライゼーション層の部分間の分離を使用することが可能な薄膜回路の1つのタイプを代表するものである。図11は、有機発光ダイオード(OLED)ディスプレイ用のサブシステム1100の平面図を示したものである。サブシステム1100は、アレイに配列された多数のOLED画素1110を含んでいる。第1のメタライゼーション層を第2のメタライゼーション層に電気的に接続するために、ビア1120が用いられている。第1のメタライゼーション層は、OLEDディスプレイスイッチトランジスタ1130のゲート電極1131、及び駆動トランジスタ1140のゲート電極1141用のメタライゼーションを含んでいる。第2のメタライゼーション層は、OLEDディスプレイスイッチトランジスタ1130のソース/ドレイン電極1132、1133を含んでいる。図11に示されるように、ビア1120は、第1のメタライゼーション層上の駆動トランジスタのゲート電極1141を第2のメタライゼーションレベル上のスイッチトランジスタのドレイン電極1133と接続している。
【0042】
図11は、第1のメタライゼーション層を、スイッチトランジスタのゲート電極1131を含む第1の部分と、駆動トランジスタのゲート電極1141を含む第2の部分とに電気的に分離する分離領域1150を更に示している。最初に第1のメタライゼーション層を形成する際に、陽極酸化を促進するために駆動トランジスタのゲート電極1141をスイッチトランジスタのゲート電極1131に電気的に接続する。陽極酸化の後に、第1のメタライゼーション層の分離領域1150の金属を除去することによって、スイッチトランジスタのゲート電極1131と駆動トランジスタのゲート電極1141とを電気的に分離する。
【0043】
図12は、本発明の実施形態に基づく、基板1201上に形成された薄膜電気回路1200を示す断面図である。電気回路1200は、第1及び第2のTFT 1210、1220を含んでいる。電気回路1200の第1のメタライゼーション層は、第1及び第2のTFT 1210、1220のゲート電極1211、1221を含んでいる。TFT 1210、1220のそれぞれは、第1のメタライゼーション層を陽極酸化することによって形成されるゲート誘電体1212、1222、及び半導体層1213、1223を含んでいる。第2のメタライゼーション層は、それぞれのトランジスタ1210、1220のソース電極1214、1224、及びドレイン電極1215、1225を含んでいる。第1のTFT 1210のドレイン電極1215は、ビア1250を通じて第2のTFT 1220のゲート電極1221に結合されている。ビア1250は、導電性の非陽極酸化性材料で形成されたパッド1260を含んでいる。パッド1260はビア形成プロセスにおいて成膜され、ビア1250の一体要素として組み込まれている。図12は、第1のメタライゼーション層上に形成されたパッド1260を示している。また、パッドは、図7Eに示されるように、第1のメタライゼーション層の下に形成することもできる。
【0044】
他の種類の電子素子の電極を、図12に示されるビアと同様のビアを使用して接続することもできる。例えば、コンデンサ、抵抗、ダイオードなどの電極を、本明細書で説明したような非陽極酸化性の導電性パッドを組み込んだビアによって接続することができる。下記の実施例において、図11及び12に示されるもののような薄膜回路のメタライゼーション層を接続するビアを形成するプロセスについて説明する。
【実施例】
【0045】
A.ゲート(G)レベルのメタライゼーション形成
1.ポリエチレンナフタレート(PEN)基板の汚れを除くため130℃のオーブンで15分間の予備焼成/予備収縮を行う。
【0046】
2.スパッタリングにより、7.5nmのSiO2及び150nmのAlのゲートレベル金属を成膜する。
【0047】
3.Futurrex PR1−1000Aフォトレジストを塗布、露光及び現像する。
【0048】
4.試料を115℃で2分間、後焼成する。
【0049】
5.TRANSENEアルミニウムエッチング液タイプA中でエッチングして、ゲートレベルをパターン形成する。
【0050】
6.フォトレジストを剥離する。
【0051】
B.ビアAuリフトオフ(Auバリアパッドの形成)
1.ビアパッド用のFUTURREX NR9−3000PYフォトレジストを塗布、露光及び現像する。
【0052】
2.スパッタリングにより、5nmのTi及び20nmのAuを成膜する。
【0053】
3.アセトン及び超音波でフォトレジストをリフトオフして、ビアパッドを形成する。
【0054】
C.陽極酸化
1.FUTURREX PR1−4000Aフォトレジストを塗布、露光及び現像する(公称厚さ=4μm)。
【0055】
2.115℃に15分間加熱することによって、フォトレジストを硬化させる。
【0056】
3.75Vに8分間、陽極酸化する(約975オングストロームのAl2O3)。
【0057】
4.フォトレジストを剥離する。
【0058】
D.ゲート分離エッチング
1.Futurrex PR1−1000Aフォトレジストを塗布、露光及び現像する。
【0059】
2.試料を115℃で2分間、後焼成する。
【0060】
3.TRANSENEアルミニウムエッチング液タイプA中でエッチングして、ゲートを分離する。
【0061】
4.フォトレジストを剥離する。
【0062】
E.半導体(S)レベル
1.Ar/O2中で、スパッタリングにより55nmのZnOを成膜する。
【0063】
2.FUTURREX PR1−1000Aフォトレジストを塗布、露光及び現像する。
【0064】
3.0.1% HCl水溶液中で、ZnOをエッチングする。
【0065】
4.フォトレジストを剥離する。
【0066】
F.ソース/ドレイン(S/D)のメタライゼーション
1.Futurrex NR9−3000PYフォトレジストを塗布、露光及び現像する。
【0067】
2.スパッタリングにより、50nmのTi及び200nmのAuを成膜する。
【0068】
アセトン及び超音波でフォトレジストをリフトオフして、ソースドレインレベルを形成する。FUTURREXフォトレジスト及び補助的な化学物質は、フューチャレクス社(FUTURREX, INC.)(ニュージャージー州フランクリン)より入手可能である。TRANSENEエッチング液は、トランセン社(TRANSENE COMPANY,INC.)(マサチューセッツ州ダンバース)より入手可能である。
【0069】
上記の本発明の異なる実施形態の説明文は、例示及び説明の目的で提示したものである。説明文は網羅的なものでもなく、開示された厳密な形態に本発明を限定するものでもない。上記の教示を考慮することで多くの改変及び変形が可能である。本発明の範囲は、この詳細な説明によってではなく、添付の「特許請求の範囲」によって限定されるものとする。
【技術分野】
【0001】
本発明は、薄膜構造の製造に使用されるシステム及び方法に関する。
【背景技術】
【0002】
薄膜回路は電子産業において広く使用されており、フラットパネルディスプレイの用途における主要な技術となっている。一般に薄膜回路は、基板上に成膜された導電層、半導電層、及び/又は絶縁層の領域を含む層状構造である。典型的な構造では、導電性材料又は半導電性材料の2つの層が絶縁性誘電体の層によって分離されている。分離された層同士の間の接続が望ましい場合には、接続領域の絶縁体を除去し、2つの層を電気的に接続するビアを形成する。相互接続ビアの電気的及び機械的性質は、分離された層の性質、並びにビアを形成するために用いられる材料及びプロセスによって決まる。
【0003】
特定の状況では、異なる回路要素の電極が最初に電気的に接続されるようにメタライゼーション層を成膜することが有利である。こうしたプロセスは、メタライゼーション層の陽極酸化などの、相互接続されたすべての要素が関わる後の製造工程を容易にする機能を果たす。陽極酸化及び/又は他の処理工程の後に、相互接続された各要素をメタライゼーション層上で電気的に分離することができる。
【発明の概要】
【発明が解決しようとする課題】
【0004】
回路性能を高め、製造コストを低減するためには、回路の接続部及び/又は分離部の形成を含む、薄膜回路を製造するためのプロセスを改善することが望ましい。本発明は、これら及び他の要請に応え、また先行技術と比較して優れた他の利点を提供するものである。
【課題を解決するための手段】
【0005】
本発明の実施形態は、薄膜回路のビア接続又は分離を含む方法及びシステムに関する。一実施形態は、基板上の第1の導電層と第2の導電層との間に電気的接続を形成するための方法に関する。第1の層と接続領域において電気的に接触するようにパッドが形成される。パッドは、第1の層の材料とは異なる導電性材料を含む。第1の層の領域が陽極酸化される。陽極酸化の後に、エッチング処理などによってパッドを露出させる。第2の層が配置され、露出したパッドと電気的に接触する。
【0006】
本発明の別の実施形態は、電気回路の製造方法に関する。導電層上の1以上の分離/接続領域にフォトレジストがパターン形成され、硬化させられる。導電層は、領域において陽極酸化される。接続/分離領域は、実質的に陽極酸化されない状態に維持される。陽極酸化の後に、硬化したフォトレジストを除去することによって分離/接続領域において導電層を露出させる。一実施形態によれば、導電層は、分離/接続領域において別の導電層に接続される。別の実施形態によれば、導電層の第1の部分が、分離/接続領域において導電層の第2の部分から分離される。
【0007】
別の実施形態は、回路サブシステムに関する。回路サブシステムは、第1の導電性材料を含む、可撓性基板上の第1の層を含む。第1の層上の1以上の別個の分離/接続領域に硬化されたフォトレジストが配置される。回路サブシステムは、第1の材料の陽極酸化型を含む層を更に含む。陽極酸化層は、第1の層の、分離/接続領域以外の部分上に形成される。
【0008】
更なる別の実施形態は、薄膜電子回路に関する。導電性の陽極酸化性材料を含む第1の回路層が、第1の電子素子の電極を形成するように構成される。第1の回路層の材料の陽極酸化型を含む陽極酸化層が、第1の回路層上に配置される。第2の回路層が陽極酸化層上に配置され、第2の電子素子の電極を形成するように構成される。ビアによって、第1の電子素子の電極が第2の電子素子の電極と電気的に接続される。ビアは、導電性の非陽極酸化性パッドを含む。
【0009】
上記の本発明の概要は、本発明のそれぞれの実施形態又はすべての実現形態を説明することを目的としたものではない。本発明の利点及び効果、並びに本発明に対する更なる理解は、以下に述べる詳細な説明及び特許請求の範囲を添付図面と併せて参照することによって明らかとなり、認識されるであろう。
【図面の簡単な説明】
【0010】
【図1A】アンダーエッチングの問題を示す薄膜構造の断面図である。
【図1B】オーバーエッチングの問題を示す薄膜構造の断面図である。
【図2】硬化されていないフォトレジストマスクによって分離/接続領域における陽極酸化が阻止されない場合に生じる状況を示す。
【図3A】本発明の実施形態に基づく、薄膜構造の第1及び第2の導電層を電気的に接続するためのビアの形成における陽極酸化バリアの使用を示すフローチャートである。
【図3B】本発明の実施形態に基づく、薄膜構造のビア接続領域において導電性パッドを使用する方法を示すフローチャートである。
【図4】本発明の実施形態に基づく、バリアを導電性パッドと組み合わせて使用することによるビアの形成を示すフローチャートである。
【図5A】図4に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図5B】図4に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図5C】図4に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図5D】図4に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図5E】図4に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図5F】図4に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図6】本発明の実施形態に基づく、ビア形成プロセスを示すフローチャートである。
【図7A】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図7B】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図7C】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図7D】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図7E】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムを示す断面図である。
【図8A】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムの平面図である。
【図8B】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムの平面図である。
【図8C】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムの平面図である。
【図8D】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムの平面図である。
【図8E】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムの平面図である。
【図8F】図6に示されるビア形成プロセスにおいて形成される薄膜サブシステムの平面図である。
【図9】本発明の実施形態に基づく、電気的接続部の形成、及び電気的分離部の形成のための方法を示すフローチャートである。
【図10A】本発明の実施形態に基づく、分離/接続領域における陽極酸化を防止するために硬化されたフォトレジストを使用するプロセスにおいて形成される薄膜サブシステムを示す。
【図10B】本発明の実施形態に基づく、分離/接続領域における陽極酸化を防止するために硬化されたフォトレジストを使用するプロセスにおいて形成される薄膜サブシステムを示す。
【図10C】本発明の実施形態に基づく、分離/接続領域における陽極酸化を防止するために硬化されたフォトレジストを使用するプロセスにおいて形成される薄膜サブシステムを示す。
【図10D】本発明の実施形態に基づく、分離/接続領域における陽極酸化を防止するために硬化されたフォトレジストを使用するプロセスにおいて形成される薄膜サブシステムを示す。
【図10E】本発明の実施形態に基づく、図10Dの分離/接続領域に形成されたビアの断面図を示す。
【図10F】本発明の実施形態に基づく、図10Dの分離/接続領域の第1のメタライゼーション層を除去することによって形成された分離部の断面図を示す。
【図11】本発明の実施形態に基づいて形成されたビア接続部及び分離部を示すディスプレイバックプレーンの平面図である。
【図12】本発明の実施形態に基づく、ビアを組み込んだ薄膜電気回路の断面図である。
【発明を実施するための形態】
【0011】
本発明には様々な改変及び代替的形態が可能であるが、その具体例を例として図面に示し、詳細に説明する。ただし、本発明は、本発明を記載される特定の実施形態に限定するものではないことは理解されるべきである。逆に、本発明は、添付の特許請求の範囲によって定義される発明の範囲に含まれるあらゆる改変物、均等物、及び代替物を網羅するものである。
【0012】
以下の異なる代表的実施形態の説明では、本明細書の一部をなす、本発明を実施可能な異なる実施形態を実例として示す添付図面を参照する。本発明の範囲から逸脱することなく構造的及び動作的な変更がなされうることから、他の実施形態が利用される場合もある点は理解されるべきである。
【0013】
薄膜回路は一般的に、導電性、半導電性、及び絶縁性材料の領域を含む層状構造である。多くの有用な回路で、半導体層又は絶縁体層であってよい分離層によって分離された複数のメタライゼーション層が用いられている。2以上のメタライゼーション層間の電気的接続が望ましい場合、メタライゼーション層同士を電気的に接続するために「ビア」と呼ばれる相互接続構造が分離層を通じて2つのメタライゼーション層の間に形成される。ビア形成に備え、メタライゼーションレベルの1つの上に分離層を形成した後に、分離層を相互接続領域においてエッチングして埋まっているメタライゼーション層を露出させる。あるいは、分離層の製造の際に、第2のメタライゼーション層を成膜する前に、第1のメタライゼーション層のビア接続領域における分離層の形成をマスキング又は防止することによって、ビア形成に備えて分離層にギャップを形成することもできる。
【0014】
アルミニウム(Al)及びアルミニウム合金は、これらの材料が比較的安価であり、安定した酸化物を形成し、スパッタリング又は真空蒸着などの多くの周知の成膜プロセスによって成膜することが可能であり、薄膜用途に非常に適していることから、回路のメタライズ処理にしばしば使用される。アルミニウムは陽極酸化して、回路のメタライゼーションレベル間に陽極酸化層を与えるために使用することが可能であり、かつ/又は例えば電解効果トランジスタの誘電体層として機能しうる安定的な酸化物であるAl2O3を形成する。しかしながら、Al及びAl2O3からなる多層膜のエッチングは、エッチングに用いられる化学物質がAlに対してAl2O3をエッチングするように選択的ではないために問題となりうる。Al2O3−Al層のエッチング処理は制御が困難であり、層のアンダーエッチング又はオーバーエッチングが生じる。図1Aは、陽極酸化後のアンダーエッチングの問題を示す薄膜構造の断面である。この状況では、第1のレベルのメタライゼーション層110の金属が陽極酸化されて陽極酸化層120を形成している。エッチングによるビアの形成は、埋まっているメタライゼーション層110にアクセスするためにビア接続領域130内の陽極酸化層120をエッチングにより貫通する必要がある。しかしながら、陽極酸化材料140が、エッチング後にビア接続領域130に残存する場合がある。残存した陽極酸化材料は薄いものであるか、又はビア形成領域の別個の島としてのみ存在する場合もあるが、陽極酸化材料が存在するとメタライゼーション層間のビア接触の抵抗が大きくなって、薄膜回路の性能が低下しうる。
【0015】
図1Bは、オーバーエッチングの問題を示したものであり、エッチング処理によってビア接続領域130内の陽極酸化層120が除去されるばかりか、メタライゼーション層110もエッチングにより部分的又は完全に貫通してしまう。オーバーエッチングは、エッチング処理が選択的なものではない場合に特に制御が困難である。
【0016】
ビア形成に対する可能なアプローチの1つでは、ビア接続領域をフォトレジストでマスキングすることによって陽極酸化工程においてマスキングされた領域に陽極酸化材料が形成されることを防止する。しかしながら、このアプローチにも低抵抗の電気的接続の形成を妨げる問題がともなう。図2は、ビア接続領域130における陽極酸化を阻止するために硬化されていないフォトレジストマスク245を使用した場合に生じる状況を示している。陽極酸化液がフォトレジストマスク245に浸透する場合があり、これによりビア接続領域130内のフォトレジストマスク245の下に陽極酸化材料の層121が形成される。上記に述べたアンダーエッチングの状況と同様に、ビア接続領域130における陽極酸化材料の存在によって、メタライゼーションレベル間の電気的接触が低下する。図1A、図1B、及び図2に示される状況によってメタライゼーション層間の接触が低下する場合があり、望ましくない。
【0017】
本発明の実施形態は、ビア形成を促進する、ビア接続領域に配置されたバリア及び/又は導電性パッドの使用に関するものである。バリア及び/又はパッドは、薄膜構造の導電層に近接して配置される。特定の実施形態では、バリアを用いて導電層を保護し、後にビア形成の際にバリアを除去する。特定の実施形態では、バリアとともに、又はバリアなしで導電性パッドをビア接続領域に形成する。導電性パッドの全体又は一部は残存して、ビアの一体部分を形成する。
【0018】
特定の構成では、陽極酸化に先立って導電層上にバリアを配置して、陽極酸化処理に対するバリアを形成する。バリアは、標準的なフォトリソグラフィー技術によって導電層上にパターン形成することができ、導電層の下側の部分の陽極酸化を低減又は防止することができる。バリアを形成するために使用する材料は、陽極酸化の際に陽極酸化液を実質的に透過せず、したがって導電層とバリアとの間に酸化物が形成されることを阻止するものでよい。バリアは、陽極酸化に先立って、ビア接続領域の導電層上に形成される補助パッドとともに、又は補助パッドなしで使用することができる。補助パッドは導電性かつ非陽極酸化性のパッドでよく、その場合、補助パッドは、陽極酸化の際に非陽極酸化性パッドに電流が流れることを実質的に防止するために、フォトレジストのバリア又は他の除去可能な絶縁層によって覆われる。補助パッドが充分な導電性を有する場合には、バリアの除去後に導電層上に残存されてもよい。パッドを形成するために使用される材料は、陽極酸化によって絶縁性の酸化物を形成しない導電性材料でよい。ビア接続領域からバリアを除去した後に、第2の導電層を陽極酸化層上に配置すると、第2の導電層はビア接続領域において第1の導電層と電気的に接触する。
【0019】
特定の構成では、基板と第1の導電層との間に導電性パッドを配置すると、導電性パッドはビア接続領域において第1の導電層と電気的に接触する。これらの構成では、ビア形成において、陽極酸化層などの第1の導電層上に配置される任意の層を通じ、更に第1の導電層を通じたビアをエッチング又は形成してビア接続領域のパッドを露出させる。これは、パッドに対して第1の導電層を選択的にエッチングするエッチング液によって実現することができる。第2のメタライゼーション層を陽極酸化層上に形成し、これが露出したパッドと電気的に接続することにより、第1及び第2の導電層間の電気的ビアが形成される。第1の導電層と第2の導電層とは、第1の導電層のエッチングされた領域の側面を通じて電気的に接触させることもできる。
【0020】
図3Aのフローチャートは、本発明の実施形態に基づく、薄膜構造の第1及び第2の導電層を電気的に接続するためのビアの形成を示したものである。本明細書では各導電層を「メタライゼーション層」と呼ぶが、各導電層を形成するために使用される材料は厳密に金属性のものである必要はなく、金属、金属合金、金属酸化物、ドープした半導体、及び/又は、回路要素間の電気的接続を与えるだけの十分な導電率を有する他の任意の材料を含みうる。更に、導電層は複数の副次層を有してもよく、その場合、1つの副次層が別の副次層とは異なる材料を含みうる。
【0021】
場合によりポリマー又は箔などの可撓性材料であってよい基板上に、第1のメタライゼーション層を形成する(305)。あるいは、基板は、ガラスなどの剛性の材料で形成されてもよい。可撓性基板は細長い層又はウェブとして実施することもでき、本明細書で述べる薄膜のロールー・ツー・ロール製法を用いた形成を可能とする点で有利である。上記に述べたように、第1のメタライゼーション層は、アルミニウム(Al)、マグネシウム(Mg)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)などの1種類以上の金属を含んでよい。第1のメタライゼーション層で使用される材料は陽極酸化性のものであるが、非陽極酸化性の材料を第1のメタライゼーション層の露出していない副次層に更に使用することもできる。
【0022】
第1のメタライゼーション層上の1以上のビア接続領域に、1以上のバリアをパターン形成する(310)。第1のメタライゼーション層上に形成されたバリアは、バリアを通じた陽極酸化液の拡散に対するバリアとして機能することによって、下側の第1のメタライゼーション層を陽極酸化から保護する。
【0023】
バリアの形成後に、第1のメタライゼーション層を陽極酸化して(320)メタライゼーション層上に陽極酸化層を形成する。バリアは、ビアが形成される接続領域において、第1のメタライゼーション層を陽極酸化から保護する。陽極酸化の後に、バリアを除去する(325)。バリアの除去後に、例えばプラズマ洗浄などの洗浄工程を行って、ビア領域のメタライゼーションから残留酸化物をすべて除去する。陽極酸化層上及びビア接続領域内に第2のメタライゼーション層を成膜し(330)、ビア接続領域を通じて第1のメタライゼーション層と電気的に接触させる。
【0024】
図3Bは、ビア接続領域に導電性パッドを使用する、本発明の実施形態に基づく方法を示したものである。導電性パッドは、本明細書に述べる陽極酸化バリアとともに、又は陽極酸化バリアなしで使用することができる。
【0025】
第1のメタライゼーション層と電気的に接触するように、1以上の導電性パッドをパターン形成する(340)。特定の実施形態では、導電性パッドを基板上のビア接続領域にパターン形成し、各パッドが基板と第1のメタライゼーション層との間に配置されるように第1のメタライゼーション層を各パッドを覆ってパターン形成する。特定の実施形態では、パッドと、トランジスタ、ダイオード、コンデンサ及び/又は抵抗などの他の電子回路要素の電極を同じ処理工程で形成することが有利となる場合もある。特定の有用な実施形態の1つとして、画素電極及び導電性パッドが透明な導体で形成され、基板上に1処理工程で同時にパターン形成されるディスプレイのバックプレーンがある。例えば、有機発光ダイオード(OLED)の画素要素、又は液晶画素要素の電極をパッドと同じ処理工程でパターン形成することができる。透明性が求められる実施形態では、酸化インジウムスズなどの透明な導電性酸化物がパッドの形成に有用な材料であるが、他の構成では、金属、金属合金、ドープした半導体、及び/又は他の導電性材料をパッドに使用することもできる。パッドに金属が使用される場合、金属には、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)、又は他の同様の金属が含まれうる。一般に、パッドを形成するうえであらゆる導電性材料が有用でありうる。特定の実施形態では、第1のメタライゼーション層を基板上に成膜し、導電性パッドを第1のメタライゼーション層上のビア接続領域に配置する。
【0026】
導電性パッド及び第1のメタライゼーション層の形成後に、第1のメタライゼーション層を陽極酸化して(350)陽極酸化層を形成する。導電性パッドが第1のメタライゼーション層上に形成される場合、陽極酸化に先立って、フォトレジスト又は別の絶縁性材料の陽極酸化バリアをパッドを覆って形成することができる。陽極酸化バリアは、導電性パッドを充分に絶縁し、かつ/又はビア接続領域における第1のメタライゼーション層の陽極酸化を防止する任意の材料で形成することができる。バリア及び付随する導電性パッドは、個々に、又は組み合わせで、ビア接続領域における第1のメタライゼーション層の陽極酸化を防止又は低減する。特定の実施形態では、パッドは1つの層のみを含む場合もあるが、他の実施形態では、パッドは複数の副次層を含む。各副次層は、処理を促進するか、又は電気的及び/又は機械的性質を高める所望の性質をバリア又はパッドに与えるように選択される。例えば、パッドの1以上の副次層について選択される材料は、パッドの材料と第1及び/又は第2の層の材料との合金化を低減するように選択することができる。これに変えるか又はこれに加えて、バリア及び/又はパッドの1以上の副次層の材料を、バリア及び/又はパッドと隣接層との接着を促進するように選択することができる。
【0027】
フォトレジストは、バリアを形成するうえで有用な材料の1つの種類である。フォトレジストは、例えばフォトリソグラフィーを使用して第1のメタライゼーション層上にパターン形成することができる。特定の実施形態では、フォトレジストを加熱により硬化させて陽極酸化液に対する不透性を高める。
【0028】
陽極酸化の後に、導電性パッドを露出させる(360)。例えば、特定の実施形態では、陽極酸化層及び第1のメタライゼーション層をビア接続領域においてエッチング又は別の方法で除去することによって、パッドを露出させる。第1のメタライゼーション層上にパッド及び陽極酸化バリアを用いる実施形態では、陽極酸化バリアを除去することによってパッドを露出させることができる。陽極酸化層上に第2のメタライゼーション層を成膜する(370)と、第2のメタライゼーション層は露出したパッドを通じて第1のメタライゼーション層と電気的に接触する。
【0029】
図4のフローチャートは、本発明の実施形態に基づく、ビア形成のための方法を更に示したものである。図4の方法では、陽極酸化バリアを、第1のメタライゼーション層上に残留して回路層間のビア接続の要素となる導電性パッドと組み合わせて使用する。この実施形態では、1以上の導電性パッドを第1のメタライゼーション層上に形成し(410)、これによって補助陽極酸化バリアを形成することができる。導電性パッドは、金(Au)若しくは他の金属、合金、導電性酸化物、及び/又は第1のメタライゼーション層上のビア接続領域に成膜された他の導電性材料を含みうる。パッドは、例えばリフトオフプロセスを用いて第1のメタライゼーション層上にパターン形成することができる。
【0030】
陽極酸化に備え、金属パッドをフォトレジストバリアによって覆う(420)。場合により、フォトレジストを、通常約115℃よりも高い、フォトレジストを軟化又は溶融するのに十分な温度で焼成することによって硬化させることができる(430)。第1のメタライゼーション層を陽極酸化し(440)、フォトレジストを除去して(450)導電性パッドを露出させる。第2のメタライゼーション層を成膜する(460)と、第1のメタライゼーション層と第2のメタライゼーション層とは、ビア接続領域の導電性パッドを通じて電気的に接触する。
【0031】
図5A〜5Fの断面図は、図4により述べられるプロセスにおいて形成される異なる薄膜サブシステムを示したものである。図5Aの断面図は、基板510上に成膜された第1のメタライゼーション層520を示している。金属パッド530が、第1のメタライゼーション層上の接続領域545に形成される(図5B)。フォトレジスト540が、金属パッド530上にパターン形成される(図5C)。フォトレジスト540は、陽極酸化の際に金属パッド530の露出した表面を覆って、非陽極酸化性の金属パッドを通じて電流が流れることを防止し、これにより高品質の陽極酸化層を形成するうえで必要とされる電圧が阻止される場合がある。陽極酸化処理の後のサブシステムが図5Dに示されている。陽極酸化の後に、第1のメタライゼーション層520は、陽極酸化層550によってほぼ覆われる。陽極酸化は、第1のメタライゼーション層520が金属パッド530及びフォトレジスト540によって覆われているビア接続領域545では起こらない。陽極酸化の後に、フォトレジスト540を除去すると、金属パッド530が露出する(図5E)。第2のメタライゼーション層560が成膜されると、第1のメタライゼーション520と第2のメタライゼーション560とは、ビア接続領域545において金属パッド530を通じて電気的に接触する(図5F)。
【0032】
図6のフローチャートに示されるビア形成プロセスは、ディスプレイのバックプレーンを形成するうえで特に有用である。このプロセスでは、ビア形成に使用される導電性パッドを1つの処理工程で形成する(610)。ディスプレイバックプレーンの画素電極を、導電性ビアパッドと同じ製造工程において形成することが都合よい場合もある。第1のメタライゼーション層を導電性パッド上に成膜する(620)。第1のメタライゼーション層を陽極酸化する(630)。陽極酸化の後に、陽極酸化層をビア接続領域においてエッチング(640)することによってパッドを露出させる。第2のメタライゼーション層を陽極酸化層上に成膜する(650)と、第2のメタライゼーション層は接続領域において第1の層及びパッドと電気的に接触する。
【0033】
図7A〜7Eの断面図は、図6により述べられるプロセスにおいて形成される異なる薄膜サブシステムを示したものである。図7Aに示されるように、導電性パッド720を基板710上のビア接続領域745に形成する。パッド720を覆って第1のメタライゼーション層730を形成した後に(図7B)、第1のメタライゼーション層730を陽極酸化すると陽極酸化層740が形成される(図7C)。陽極酸化層740及び第1のメタライゼーション層730をビア接続領域745においてエッチングして、パッド720を露出させる(図7D)。陽極酸化層740上に第2のメタライゼーション層750を形成すると、第2のメタライゼーション層750はパッド720と第1のメタライゼーション層730と電気的に接触する(図7E)。
【0034】
図8A〜8Cは、図6に述べられるプロセスを、プロセスにおいて形成される異なる薄膜サブシステムの一連の平面図によって示したものである。図8Aは、基板710上に形成された導電性パッド720の平面図である。図8Aに示されるように、特定の実施形態では、メタライゼーション層は最初はパッドを完全に覆っていてもよい。図8Bは、陽極酸化し、更に陽極酸化層740及び第1のメタライゼーション層730をビア接続領域745においてエッチングした後の図8Aのサブシステムを示す。図8Cは、第2のメタライゼーション層750が形成された後のサブシステムの平面図を示す。
【0035】
特定の実施形態では、メタライゼーション層は、図8Dに示されるようにパッドの一部のみを覆ってもよい。陽極酸化の際に、フォトレジストなどのバリア725を用いてメタライゼーション層によって覆われていないパッドの部分を覆うことができる。図8Eは、陽極酸化し、更にバリアを除去した後の図8Dのサブシステムを示す。図8Fは、第2のメタライゼーション層750が形成された後のサブシステムの平面図を示す。
【0036】
本発明の一態様に基づけば、バリアは、ビア接続領域に導電性パッドを有するかあるいは有さない硬化されたフォトレジストの領域からなりうる。硬化されたフォトレジストを使用することにより、ビアが望ましい、又は、メタライゼーション層の第1の部分をメタライゼーション層の別の部分から電気的に分離するためにメタライゼーションの分離部若しくは切断部が必要とされる領域に酸化物が形成されることを防止することができる。切断部が望ましい領域における酸化物の形成が防止されることによって、酸化物が酸化物層のない露出したメタライゼーション層よりも除去が困難である場合に、薄膜構造の処理が容易となる。図6のフローチャートは、硬化されたフォトレジストを使用してメタライゼーションの所定の領域における酸化物の形成を防止するプロセスにおける電気的接続部の形成及び/又は電気的分離部の形成を示している。
【0037】
図9は、2つのメタライゼーション層間のビア接続を形成するために、又はメタライゼーション層を別々の領域に電気的に分離するために使用することが可能なプロセスのフローチャートである。このプロセスに基づき、第1のメタライゼーション層を基板上に成膜する。フォトレジストバリアを第1のメタライゼーション層上の分離/接続領域にパターン形成し(910)、通常約115℃よりも高い、フォトレジストを軟化又は溶融するのに十分な温度で処理することによって硬化させる(920)。第1のメタライゼーション層を陽極酸化する(930)。硬化されたフォトレジストは、硬化されたフォトレジストと第1のメタライゼーション層との間に酸化物が形成されることを防止する。フォトレジストを第1のメタライゼーション層から除去する(940)と、陽極酸化されていない分離/接続領域の所定のパターンが残る。ビア形成プロセスにおいて、第2のメタライゼーション層を成膜する(950)と、第2のメタライゼーション層はビア接続領域を通じて第1のメタライゼーション層と電気的に接触する。あるいは、電気的な分離が望ましい場合には、第1のメタライゼーション層を分離領域においてエッチングする(960)と、第1のメタライゼーション層の第1の部分がメタライゼーション層の第2の部分から電気的に分離する。
【0038】
前述したように、第1のメタライゼーションが成膜される基板を細長い可撓性フィルムとすることによって本明細書で述べる処理工程の1以上のロールー・ツー・ロール処理を容易に行うことができる。例えば、第1のメタライゼーション層上へのフォトレジストバリアのパターン形成、フォトレジストの硬化、第1のメタライゼーション層のフォトレジストバリアによって覆われていない領域の陽極酸化、硬化したフォトレジストの除去、及び、第1の導電層と第2の導電層との接続又は第1の導電層の部分間の分離の1以上を、ロールー・ツー・ロールプロセスの一部として行うことができる。
【0039】
図10A〜10Fの断面図は、図9により述べられるプロセスにおいて形成される異なる薄膜サブシステムを示したものである。図10Aの断面図は、基板1010上に成膜された後の第1の導電層1020を示している。フォトレジスト1030を、第1の導電層1020の分離/接続領域1045にパターン形成する(図10B)。フォトレジスト1030を、通常約115℃よりも高い、フォトレジストを軟化又は溶融するのに十分な温度で焼成することによって硬化させる。次いで、第1の導電層1020を陽極酸化すると、第1の導電層1020上に酸化アルミニウムなどの酸化物が陽極酸化層1040として形成される(図10C)。分離/接続領域1045に硬化されたフォトレジスト1030が存在することによって、これらの領域1045の陽極酸化が防止される。フォトレジストバリアパッド1030を硬化させると陽極酸化液に対するその透過性が低下し、硬化されていないフォトレジストバリアと比較した場合に、第1の導電層1020のバリア1030の下の分離/接続領域1045における陽極酸化が大幅に低減する。陽極酸化の後にフォトレジスト1030を除去すると、分離/接続領域1045の第1の導電層1020が露出する(図10D)。
【0040】
ビア形成のため、第2の導電層1050を陽極酸化層1040上に成膜する。第1の導電層1020と第2の導電層1050とは、接続領域1045において電気的に接触する(図10E)。また、硬化したフォトレジストを除去した後に、第1の導電層1020を分離領域1045においてエッチングすることによって、第1の導電層1020に分離部を形成することができる(図10F)。
【0041】
本発明の実施形態は、薄膜構造のメタライゼーションの電気的分離部又は接続部の形成に関わるプロセス及びサブシステムに関するものである。本明細書に述べられる方法は、デジタル回路及びディスプレイバックプレーンなどの低コストの電子要素において特に有用である。直列入力並列出力型シフトレジスタ、インバータ、メモリ回路、及びリングオシレータは、第1のメタライゼーション層から第2のメタライゼーション層へのビア接続を使用することが可能なデジタル回路の例である。ディスプレイのバックプレーンは、メタライゼーション層間のビア接続、又は予め接続されたメタライゼーション層の部分間の分離を使用することが可能な薄膜回路の1つのタイプを代表するものである。図11は、有機発光ダイオード(OLED)ディスプレイ用のサブシステム1100の平面図を示したものである。サブシステム1100は、アレイに配列された多数のOLED画素1110を含んでいる。第1のメタライゼーション層を第2のメタライゼーション層に電気的に接続するために、ビア1120が用いられている。第1のメタライゼーション層は、OLEDディスプレイスイッチトランジスタ1130のゲート電極1131、及び駆動トランジスタ1140のゲート電極1141用のメタライゼーションを含んでいる。第2のメタライゼーション層は、OLEDディスプレイスイッチトランジスタ1130のソース/ドレイン電極1132、1133を含んでいる。図11に示されるように、ビア1120は、第1のメタライゼーション層上の駆動トランジスタのゲート電極1141を第2のメタライゼーションレベル上のスイッチトランジスタのドレイン電極1133と接続している。
【0042】
図11は、第1のメタライゼーション層を、スイッチトランジスタのゲート電極1131を含む第1の部分と、駆動トランジスタのゲート電極1141を含む第2の部分とに電気的に分離する分離領域1150を更に示している。最初に第1のメタライゼーション層を形成する際に、陽極酸化を促進するために駆動トランジスタのゲート電極1141をスイッチトランジスタのゲート電極1131に電気的に接続する。陽極酸化の後に、第1のメタライゼーション層の分離領域1150の金属を除去することによって、スイッチトランジスタのゲート電極1131と駆動トランジスタのゲート電極1141とを電気的に分離する。
【0043】
図12は、本発明の実施形態に基づく、基板1201上に形成された薄膜電気回路1200を示す断面図である。電気回路1200は、第1及び第2のTFT 1210、1220を含んでいる。電気回路1200の第1のメタライゼーション層は、第1及び第2のTFT 1210、1220のゲート電極1211、1221を含んでいる。TFT 1210、1220のそれぞれは、第1のメタライゼーション層を陽極酸化することによって形成されるゲート誘電体1212、1222、及び半導体層1213、1223を含んでいる。第2のメタライゼーション層は、それぞれのトランジスタ1210、1220のソース電極1214、1224、及びドレイン電極1215、1225を含んでいる。第1のTFT 1210のドレイン電極1215は、ビア1250を通じて第2のTFT 1220のゲート電極1221に結合されている。ビア1250は、導電性の非陽極酸化性材料で形成されたパッド1260を含んでいる。パッド1260はビア形成プロセスにおいて成膜され、ビア1250の一体要素として組み込まれている。図12は、第1のメタライゼーション層上に形成されたパッド1260を示している。また、パッドは、図7Eに示されるように、第1のメタライゼーション層の下に形成することもできる。
【0044】
他の種類の電子素子の電極を、図12に示されるビアと同様のビアを使用して接続することもできる。例えば、コンデンサ、抵抗、ダイオードなどの電極を、本明細書で説明したような非陽極酸化性の導電性パッドを組み込んだビアによって接続することができる。下記の実施例において、図11及び12に示されるもののような薄膜回路のメタライゼーション層を接続するビアを形成するプロセスについて説明する。
【実施例】
【0045】
A.ゲート(G)レベルのメタライゼーション形成
1.ポリエチレンナフタレート(PEN)基板の汚れを除くため130℃のオーブンで15分間の予備焼成/予備収縮を行う。
【0046】
2.スパッタリングにより、7.5nmのSiO2及び150nmのAlのゲートレベル金属を成膜する。
【0047】
3.Futurrex PR1−1000Aフォトレジストを塗布、露光及び現像する。
【0048】
4.試料を115℃で2分間、後焼成する。
【0049】
5.TRANSENEアルミニウムエッチング液タイプA中でエッチングして、ゲートレベルをパターン形成する。
【0050】
6.フォトレジストを剥離する。
【0051】
B.ビアAuリフトオフ(Auバリアパッドの形成)
1.ビアパッド用のFUTURREX NR9−3000PYフォトレジストを塗布、露光及び現像する。
【0052】
2.スパッタリングにより、5nmのTi及び20nmのAuを成膜する。
【0053】
3.アセトン及び超音波でフォトレジストをリフトオフして、ビアパッドを形成する。
【0054】
C.陽極酸化
1.FUTURREX PR1−4000Aフォトレジストを塗布、露光及び現像する(公称厚さ=4μm)。
【0055】
2.115℃に15分間加熱することによって、フォトレジストを硬化させる。
【0056】
3.75Vに8分間、陽極酸化する(約975オングストロームのAl2O3)。
【0057】
4.フォトレジストを剥離する。
【0058】
D.ゲート分離エッチング
1.Futurrex PR1−1000Aフォトレジストを塗布、露光及び現像する。
【0059】
2.試料を115℃で2分間、後焼成する。
【0060】
3.TRANSENEアルミニウムエッチング液タイプA中でエッチングして、ゲートを分離する。
【0061】
4.フォトレジストを剥離する。
【0062】
E.半導体(S)レベル
1.Ar/O2中で、スパッタリングにより55nmのZnOを成膜する。
【0063】
2.FUTURREX PR1−1000Aフォトレジストを塗布、露光及び現像する。
【0064】
3.0.1% HCl水溶液中で、ZnOをエッチングする。
【0065】
4.フォトレジストを剥離する。
【0066】
F.ソース/ドレイン(S/D)のメタライゼーション
1.Futurrex NR9−3000PYフォトレジストを塗布、露光及び現像する。
【0067】
2.スパッタリングにより、50nmのTi及び200nmのAuを成膜する。
【0068】
アセトン及び超音波でフォトレジストをリフトオフして、ソースドレインレベルを形成する。FUTURREXフォトレジスト及び補助的な化学物質は、フューチャレクス社(FUTURREX, INC.)(ニュージャージー州フランクリン)より入手可能である。TRANSENEエッチング液は、トランセン社(TRANSENE COMPANY,INC.)(マサチューセッツ州ダンバース)より入手可能である。
【0069】
上記の本発明の異なる実施形態の説明文は、例示及び説明の目的で提示したものである。説明文は網羅的なものでもなく、開示された厳密な形態に本発明を限定するものでもない。上記の教示を考慮することで多くの改変及び変形が可能である。本発明の範囲は、この詳細な説明によってではなく、添付の「特許請求の範囲」によって限定されるものとする。
【特許請求の範囲】
【請求項1】
基板上の第1の導電層と第2の導電層との間に電気的接続を形成するための方法であって、
前記第1の層と接続領域において電気的に接触し、前記第1の層の材料とは異なる導電性材料を含むパッドを形成する工程と、
前記第1の層の領域を陽極酸化する工程と、
前記陽極酸化の後に、前記パッドを露出させる工程と、
前記露出したパッドと電気的に接触させて前記第2の層を配置する工程と、を含む、方法。
【請求項2】
前記パッドを形成する工程が、
前記パッドを前記基板上に形成する工程と、
前記パッドの少なくとも一部分の上に前記第1の層を配置する工程と、を含む、請求項1に記載の方法。
【請求項3】
前記パッドを形成する工程が、
前記基板上に前記第1の層を形成する工程と、
前記パッドの少なくとも一部分を前記第1の層上に形成する工程と、を含む、請求項1に記載の方法。
【請求項4】
陽極酸化の前に、前記パッドの前記少なくとも一部分をフォトレジストでコーティングする工程を更に含む、請求項1〜3のいずれか1項に記載の方法。
【請求項5】
陽極酸化の前に、前記フォトレジストを硬化させる工程を更に含む、請求項4に記載の方法。
【請求項6】
前記パッドを形成する工程が、少なくとも1つの副次層が接着を促進するように構成された1以上の前記副次層を形成する工程を含む、請求項1〜5のいずれか1項に記載の方法。
【請求項7】
前記パッドが、金、パラジウム、及びドープした半導体の1以上を含む、請求項1〜6のいずれか1項に記載の方法。
【請求項8】
前記パッドを形成する工程が、前記パッド及び電子素子の電極を同じ成膜工程で形成する工程を含む、請求項1〜7のいずれか1項に記載の方法。
【請求項9】
導電層上の1以上の分離/接続領域にフォトレジストをパターン形成する工程と、
前記フォトレジストを硬化させる工程と、
前記導電層を前記分離/接続領域において実質的に陽極酸化することなく前記導電層の領域を陽極酸化する工程と、
陽極酸化の後に、前記硬化したフォトレジストを除去することによって前記分離/接続領域において前記導電層を露出させる工程と、
前記分離/接続領域において、前記導電層を別の導電層と接続するか、又は前記導電層の第1の部分を前記導電層の第2の部分から分離する工程と、を含む、方法。
【請求項10】
前記フォトレジストを硬化させる工程が、前記フォトレジストを軟化させるのに少なくとも十分な温度に前記フォトレジストを加熱する工程を含む、請求項9に記載の方法。
【請求項11】
前記分離/接続領域に導電性パッドを配置する工程を更に含み、前記分離/接続領域をコーティングする工程が、前記導電性バリアパッドを前記フォトレジストでコーティングする工程を含む、請求項9又は10に記載の方法。
【請求項12】
長尺フィルムを含む可撓性基板上に前記導電層が配置され、前記フォトレジストをコーティングする工程、前記フォトレジストを硬化させる工程、陽極酸化する工程、前記硬化したフォトレジストを除去する工程、及び、前記導電層を接続する工程又は前記導電層の前記部分同士を分離する工程の1以上が、ロールー・ツー・ロールプロセスの一部として行われる、請求項9〜11のいずれか1項に記載の方法。
【請求項13】
前記導電層の前記第1の部分を前記導電層の前記第2の部分から分離する工程が、前記導電層の前記分離/接続領域における所定の範囲を除去する工程を含む、請求項9〜12のいずれか1項に記載の方法。
【請求項14】
回路サブシステムであって、
第1の導電性材料を含む、可撓性基板上の第1の層と、
前記第1の層上の1以上の別個の分離/接続領域に配置された硬化されたフォトレジストと、
前記第1の材料の陽極酸化型を含み、前記第1の層の、前記分離/接続領域以外の部分上に形成された陽極酸化層と、を含む、サブシステム。
【請求項15】
前記分離/接続領域において前記第1の層と前記硬化されたフォトレジストとの間に配置された導電性パッドを更に含む、請求項14に記載のサブシステム。
【請求項16】
前記導電性パッドが、金、銀、白金、パラジウム、導電性酸化物、及びドープした半導体の1以上を含む、請求項15に記載のサブシステム。
【請求項17】
前記導電性パッドが1以上の副次層を含む、請求項15又は16に記載のサブシステム。
【請求項18】
前記1以上の副次層が、前記導電性パッドと隣接層との間の接着性を高めるように構成された接着層、及び導電性パッドと隣接層との合金化を低減するように構成された層の1以上を含む、請求項17に記載のサブシステム。
【請求項19】
前記第1の層が、ディスプレイバックプレーン用の第1のメタライゼーションレベルを含み、
前記分離/接続領域が、前記ディスプレイバックプレーンの第1のトランジスタのソース/ドレイン電極と、前記ディスプレイバックプレーンの第2のトランジスタのゲート電極との間に電気的接続アクセスを与えるように構成されたビア接続領域を含む、請求項14〜18のいずれか1項に記載のサブシステム。
【請求項20】
導電性の陽極酸化性材料を含み、第1の電子素子の電極を形成するように構成された第1の回路層と、
前記第1の回路層上に配置された、前記第1の回路層の前記材料の陽極酸化型を含む陽極酸化層と、
第2の電子素子の電極を形成するように構成された第2の回路層と、
前記第1の電子素子の前記電極を前記第2の電子素子の前記電極と電気的に接続するように構成され、導電性の非陽極酸化性パッドを含むビアと、を含む、薄膜電子回路。
【請求項1】
基板上の第1の導電層と第2の導電層との間に電気的接続を形成するための方法であって、
前記第1の層と接続領域において電気的に接触し、前記第1の層の材料とは異なる導電性材料を含むパッドを形成する工程と、
前記第1の層の領域を陽極酸化する工程と、
前記陽極酸化の後に、前記パッドを露出させる工程と、
前記露出したパッドと電気的に接触させて前記第2の層を配置する工程と、を含む、方法。
【請求項2】
前記パッドを形成する工程が、
前記パッドを前記基板上に形成する工程と、
前記パッドの少なくとも一部分の上に前記第1の層を配置する工程と、を含む、請求項1に記載の方法。
【請求項3】
前記パッドを形成する工程が、
前記基板上に前記第1の層を形成する工程と、
前記パッドの少なくとも一部分を前記第1の層上に形成する工程と、を含む、請求項1に記載の方法。
【請求項4】
陽極酸化の前に、前記パッドの前記少なくとも一部分をフォトレジストでコーティングする工程を更に含む、請求項1〜3のいずれか1項に記載の方法。
【請求項5】
陽極酸化の前に、前記フォトレジストを硬化させる工程を更に含む、請求項4に記載の方法。
【請求項6】
前記パッドを形成する工程が、少なくとも1つの副次層が接着を促進するように構成された1以上の前記副次層を形成する工程を含む、請求項1〜5のいずれか1項に記載の方法。
【請求項7】
前記パッドが、金、パラジウム、及びドープした半導体の1以上を含む、請求項1〜6のいずれか1項に記載の方法。
【請求項8】
前記パッドを形成する工程が、前記パッド及び電子素子の電極を同じ成膜工程で形成する工程を含む、請求項1〜7のいずれか1項に記載の方法。
【請求項9】
導電層上の1以上の分離/接続領域にフォトレジストをパターン形成する工程と、
前記フォトレジストを硬化させる工程と、
前記導電層を前記分離/接続領域において実質的に陽極酸化することなく前記導電層の領域を陽極酸化する工程と、
陽極酸化の後に、前記硬化したフォトレジストを除去することによって前記分離/接続領域において前記導電層を露出させる工程と、
前記分離/接続領域において、前記導電層を別の導電層と接続するか、又は前記導電層の第1の部分を前記導電層の第2の部分から分離する工程と、を含む、方法。
【請求項10】
前記フォトレジストを硬化させる工程が、前記フォトレジストを軟化させるのに少なくとも十分な温度に前記フォトレジストを加熱する工程を含む、請求項9に記載の方法。
【請求項11】
前記分離/接続領域に導電性パッドを配置する工程を更に含み、前記分離/接続領域をコーティングする工程が、前記導電性バリアパッドを前記フォトレジストでコーティングする工程を含む、請求項9又は10に記載の方法。
【請求項12】
長尺フィルムを含む可撓性基板上に前記導電層が配置され、前記フォトレジストをコーティングする工程、前記フォトレジストを硬化させる工程、陽極酸化する工程、前記硬化したフォトレジストを除去する工程、及び、前記導電層を接続する工程又は前記導電層の前記部分同士を分離する工程の1以上が、ロールー・ツー・ロールプロセスの一部として行われる、請求項9〜11のいずれか1項に記載の方法。
【請求項13】
前記導電層の前記第1の部分を前記導電層の前記第2の部分から分離する工程が、前記導電層の前記分離/接続領域における所定の範囲を除去する工程を含む、請求項9〜12のいずれか1項に記載の方法。
【請求項14】
回路サブシステムであって、
第1の導電性材料を含む、可撓性基板上の第1の層と、
前記第1の層上の1以上の別個の分離/接続領域に配置された硬化されたフォトレジストと、
前記第1の材料の陽極酸化型を含み、前記第1の層の、前記分離/接続領域以外の部分上に形成された陽極酸化層と、を含む、サブシステム。
【請求項15】
前記分離/接続領域において前記第1の層と前記硬化されたフォトレジストとの間に配置された導電性パッドを更に含む、請求項14に記載のサブシステム。
【請求項16】
前記導電性パッドが、金、銀、白金、パラジウム、導電性酸化物、及びドープした半導体の1以上を含む、請求項15に記載のサブシステム。
【請求項17】
前記導電性パッドが1以上の副次層を含む、請求項15又は16に記載のサブシステム。
【請求項18】
前記1以上の副次層が、前記導電性パッドと隣接層との間の接着性を高めるように構成された接着層、及び導電性パッドと隣接層との合金化を低減するように構成された層の1以上を含む、請求項17に記載のサブシステム。
【請求項19】
前記第1の層が、ディスプレイバックプレーン用の第1のメタライゼーションレベルを含み、
前記分離/接続領域が、前記ディスプレイバックプレーンの第1のトランジスタのソース/ドレイン電極と、前記ディスプレイバックプレーンの第2のトランジスタのゲート電極との間に電気的接続アクセスを与えるように構成されたビア接続領域を含む、請求項14〜18のいずれか1項に記載のサブシステム。
【請求項20】
導電性の陽極酸化性材料を含み、第1の電子素子の電極を形成するように構成された第1の回路層と、
前記第1の回路層上に配置された、前記第1の回路層の前記材料の陽極酸化型を含む陽極酸化層と、
第2の電子素子の電極を形成するように構成された第2の回路層と、
前記第1の電子素子の前記電極を前記第2の電子素子の前記電極と電気的に接続するように構成され、導電性の非陽極酸化性パッドを含むビアと、を含む、薄膜電子回路。
【図1A】
【図1B】
【図2】
【図3A】
【図3B】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図6】
【図7A】
【図7B】
【図7C】
【図7D】
【図7E】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図8F】
【図9】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図11】
【図12】
【図1B】
【図2】
【図3A】
【図3B】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図6】
【図7A】
【図7B】
【図7C】
【図7D】
【図7E】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図8F】
【図9】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図11】
【図12】
【公表番号】特表2012−513687(P2012−513687A)
【公表日】平成24年6月14日(2012.6.14)
【国際特許分類】
【出願番号】特願2011−543538(P2011−543538)
【出願日】平成21年12月3日(2009.12.3)
【国際出願番号】PCT/US2009/066541
【国際公開番号】WO2010/074913
【国際公開日】平成22年7月1日(2010.7.1)
【出願人】(505005049)スリーエム イノベイティブ プロパティズ カンパニー (2,080)
【Fターム(参考)】
【公表日】平成24年6月14日(2012.6.14)
【国際特許分類】
【出願日】平成21年12月3日(2009.12.3)
【国際出願番号】PCT/US2009/066541
【国際公開番号】WO2010/074913
【国際公開日】平成22年7月1日(2010.7.1)
【出願人】(505005049)スリーエム イノベイティブ プロパティズ カンパニー (2,080)
【Fターム(参考)】
[ Back to top ]