【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】チューブを絶縁層の開口形成領域上に絶縁層に接して配置し、そのチューブを通して処理剤（エッチングガス又はエッチング液）を絶縁層に吐出する。吐出（された処理剤（エッチングガス又はエッチング液）によって、絶縁層を選択的に除去し、絶縁層に開口を形成する。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 （もっと読む）

【課題】パッド部や下層配線等のクラック、半導体素子の破壊を防止できる構造の半導体装置を提供する。
【解決手段】電極層５８を第３絶縁膜６０にて覆うようにすることで、第３絶縁膜６０にて電極層５８が固定されるようにする。これにより、ボンディング時の衝撃により電極層５８が変形してしまうことを従来以上に抑制することが可能となる。特に、電極層５８をヤング率が１×１０⁴ｋｇ／ｍｍ²以上の材料とし、かつ、電極層５８の膜厚を０．３μｍ以上、好ましくは１μｍ以上とすると良い。また、パッド部６２をヤング率が８．０×１０³ｋｇ／ｍｍ²以上の材料とし、かつ、パッド部６２の膜厚を０．５μｍ以上、好ましくは１μｍ以上とすると良い。 （もっと読む）

【課題】ＭＯＳトランジスタを備える半導体装置において、チャネル領域に応力を印加する厚いライナー膜を設けると共に、ソース領域・ドレイン領域に対するコンタクトを確実に形成する。
【解決手段】半導体装置は、基板１００に形成され、チャネル領域、ゲート絶縁膜１０２、ゲート電極１０３、ソース領域及びドレイン領域１０５を有するＭＯＳトランジスタを備える。更に、ゲート電極１０３、ソース領域及びドレイン領域１０５を覆い、チャネル領域に応力を印加するライナー膜１２２と、ゲート電極１０３、ソース領域又はドレイン領域１０５に接続されるコンタクトプラグ１１１とを備える。コンタクトプラグ１１１のライナー膜１２２上面より上の部分における断面積は、コンタクトプラグ１１１の前記ライナー膜１２２上面より下の部分における断面積に比べて大きい。 （もっと読む）

【課題】メモリセル領域にシリコン窒化膜を形成する構成で、周辺回路領域の高耐圧トランジスタのソース／ドレイン領域の表面に直接シリコン窒化膜が接することで信頼性が劣化するのを改善する。
【解決手段】シリコン基板１にゲート絶縁膜４ｂ、多結晶シリコン膜５、電極間絶縁膜６、多結晶シリコン膜７を積層し、エッチングによりゲート電極ＧＨＶを形成する。ソース／ドレイン領域１ｄ上のゲート絶縁膜４ｂを除去後、イオン注入を行う。ゲート電極ＧＨＶの側壁にスペーサ１０ａを形成後、スペーサ１０ａの表面およびシリコン基板１の表面にシリコン酸化膜１１、シリコン窒化膜１２を形成し、この上にシリコン酸化膜１３を形成して平坦化する。高耐圧トランジスタのソース／ドレイン領域１ｄの表面にシリコン窒化膜１２を直接接触させないので、ホットキャリアなどの進入を防止し、信頼性が向上する。 （もっと読む）

【課題】フォトリソグラフィ工程の回数を削減し、製造工程を簡略化し、低いコストで歩留まり良く製造すること可能となる半導体装置の作製方法を提供する。
【解決手段】半導体膜を成膜し、レーザビームを遮蔽する遮蔽物を有するフォトマスクを通してレーザビームを照射し、半導体膜中の、フォトマスク中の遮蔽物が形成されない領域を介してレーザビームが照射された領域は昇華し、フォトマスク中の遮蔽物が形成された領域によりレーザビームが照射されなかった領域は昇華せずに島状半導体膜が形成され、ソース電極またはドレイン電極の一方である第１の電極と、ソース電極またはドレイン電極の他方である第２の電極が形成され、ゲート絶縁膜が形成され、ゲート絶縁膜上にゲート電極が形成される半導体装置の作製方法に関する。 （もっと読む）

【課題】セル面積の縮小化とともに、シェアードコンタクト形成時のゲート電極側部に形成されたサイドウォールの膜減りによる半導体基板への突き抜けを防止する。
【解決手段】半導体基板上にゲート絶縁膜を介してゲート電極１３が形成され、その両側にサイドウォール１５，１６が形成され、ゲート電極１３両側の半導体基板にソース・ドレイン１７，１８が形成されている半導体基板上に、ゲート電極１３、ソース・ドレイン１７，１８等を被覆する犠牲膜２３を形成する工程と、犠牲膜２３にゲート電極１３上から一方側のソース・ドレイン１８上を開口するシェアードコンタクト２４を形成する工程と、シェアードコンタクト２４の内部にゲート電極１３と一方側のソース・ドレイン１８に接続する導電性プラグ２６を形成する工程と、犠牲膜２３を除去する工程とを備えたことを特徴とする。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して、信頼性の高い半導体装置を作製する方法を提供する。
【解決手段】基板上に導電層を形成し、該導電層上に光透過層を形成し、該光透過層上からフェムト秒レーザを照射して、該導電層及び該光透過層を選択的に除去する工程を有する。なお、該導電層の端部は、該光透過層の端部より内側に配置されるように該導電層及び該光透過層を除去されていてもよい。また、フェムト秒レーザを照射する前に、該光透過層表面に撥液処理を行ってもよい。 （もっと読む）

【課題】ＴＦＴ及びそれを用いる電子回路並びにＴＦＴによって形成される表示装置の製造工程において、フォトリソグラフィ工程を使用せず、さらに工程を簡略化し、生産能力を向上させる技術を提供する。
【解決手段】レーザビームを射出するレーザ発振器と、前記レーザビームを被照射体の表面において線状ビームに形成する光学系と、前記光学系と前記被照射体との間に設けられたマスクと、を有し、前記線状ビームは前記マスクを介して複数のレーザビームに分割され、前記複数のレーザビームは前記被照射体に照射される。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】光吸収層を形成し、光吸収層上に絶縁層を形成し、光吸収層及び絶縁層に選択的にレーザ光を照射し、絶縁層の照射領域を除去し絶縁層に開口を形成し、開口に光吸収層と接するように導電膜を形成する。露出した光吸収層と接するように開口に導電膜を形成することによって、光吸収層及び導電膜は絶縁層を介して電気的に接続することができる。 （もっと読む）

【課題】入力信号のＨレベルとＬレベルとを同時にレベルシフトすることができ、且つ低コストで製造できるレベルシフタ、及びレベルシフタを具備する表示装置を提供することを目的とする。
【解決手段】単一の導電型のトランジスタで構成されたオフセット回路を用いて、入力信号をオフセットする。そして、オフセットされた入力信号をオフセット回路と同じ導電型のトランジスタで構成された論理回路に供給することによって、入力信号のＨレベルとＬレベルとを同時にレベルシフトすることができる。また、オフセット回路と論理回路は単一の導電型のトランジスタで構成されているため、表示装置を低コストで製造することができる。 （もっと読む）

【課題】信頼性の高いＴＦＴ構造を用いた半導体装置を提供する。
【解決手段】基板１０１上に形成されたＣＭＯＳ回路において、Ｎチャネル型ＴＦＴにサブゲート配線（第１配線）１０２aとメインゲート配線（第２ゲート配線）１０７aを設ける。ＬＤＤ領域１１３は第１配線１０２aとは重なり、第２配線１０７aとは重ならない。このため、第１配線にゲート電圧を印加すればＧＯＬＤ構造となり、印加しなければＬＤＤ構造となる。回路仕様に応じてＧＯＬＤ構造とＬＤＤ構造とを使い分けることができる。 （もっと読む）

【課題】 従来の半導体装置に形成されたアライメントマークは、該アライメントマークが形成された上層金属配線膜の直下層に配置される層間膜のコンタクトホールの段差形状が転写されていたが、該コンタクトホールの段差形状がなだらかであったため、アライメントマークの窪み深さが浅く、認識精度が低下する傾向にあった。
【解決手段】 複数層の機能膜を備え、前記複数層の機能膜のうち上層機能膜にアライメントマーク１０が形成される半導体装置１であって、前記上層機能膜である上層金属配線膜８の一層下に、層間膜７を介して形成される下層機能膜である下層金属配線膜３における、前記アライメントマーク１０形成箇所に相当する箇所に、所定幅の抜きパターンとなる段差部１１が形成される。 （もっと読む）

【課題】フォトリソグラフィー工程数を低減することで製造コストの低減および歩留まりの向上を実現し得るカラー表示装置の製造方法を提供する。
【解決手段】透明基板７１０上にソース線７０５、ドレイン電極７０８となる線状遮光体７０１、７０１ｋを形成した後、開口部７１１に色素材７０２を定着させてカラーフィルターとする。次に、色素材を覆う透明保護膜７２３を成膜し、その上に多結晶シリコン薄膜７１７を形成する。そして、画素マトリックス外のソース線端子を覆うポリイミド膜を形成した後、ゲート絶縁膜７１９を成膜し、ポリイミド膜を除去する。次に、ゲート絶縁膜上にゲート線７０７を形成する。本方法におけるフォトリソグラフィー工程は、線状遮光体形成、多結晶シリコン薄膜形成、ゲート電極形成、の３工程のみとなる。 （もっと読む）

【課題】半導体基板にスルーホールを形成する工程や、半導体基板を裏面から研磨する工程は、非常に長い時間を要し生産性を低下させる要因となる。また、半導体基板を積層する構造であるため、積層して形成された半導体集積回路は厚くなり機械的な柔軟性に劣っている。
【解決手段】複数の基板上に剥離層を形成し、剥離層上に半導体素子、および貫通配線のための開口部を形成する。そして、半導体素子を有する層を基板から剥離し、重ね合わせて積層し、開口部に導電性を有する層を形成して貫通配線を形成することによって半導体集積回路を作製する。 （もっと読む）

【課題】有機ＥＬ素子の発光輝度の面内分布をより均一にすることができる有機ＥＬ装置を提供すること。
【解決手段】本発明の有機ＥＬ装置は、少なくとも一方面に導電性を有する基板(10)と、上記基板の一方面上に形成される絶縁膜(50)と、各々、ソースが上記基板と接続されたｐチャネル型のトランジスタ(58,62,64,66)を含み、上記絶縁膜上に形成される複数の駆動回路と、上記駆動回路の各々に対応して上記基板上に形成され、一方端子が上記トランジスタのドレインと接続され、他方端子が共通グランドと接続される複数の有機エレクトロルミネッセンス素子(82,88,90)と、を含む。また、導電性を有する基板の画素が形成される領域の外周部に電源供給用のパッドを設ける。 （もっと読む）

【課題】塗布による安価な有機トランジスタを作成しようとするとき、安価な電極材料では半導体との接触抵抗が大きく、接触抵抗の小さい電極材料は高価であるという問題がある。これを解決するために、材料費も製造コストも安価に済み、且つ半導体との接触抵抗が小さい高性能な有機トランジスタ及びその製造方法を提供すること。
【解決手段】電極本体は主に安価な第１の金属で作成し、その表面を高価だが高性能な第２の金属の薄膜で覆う構造を作成する。この構造を安価に安定に得るために、第１の金属と第２の金属の合金において第２の金属が表面偏析しやすいという性質を利用する。 （もっと読む）

【課題】金層からなる配線を用いながら、金の拡散を防止でき、腐食性も良好な半導体
装置およびその製造方法を提供する。
【解決手段】この半導体装置は、半導体基板上に形成されたアルミニウム配線層１４と、このアルミニウム配線層１４上に形成された層間絶縁膜１６と、この層間絶縁膜１６上に形成され、金層からなる最上層配線層としての金配線層１９とを備えている。アルミニウム配線層１４と層間絶縁膜１６との間には、バリア層を構成するＴｉＮ膜３０が介在されている。層間絶縁膜１６に形成された層間接続用開口Ｈ内において、ＴｉＮ膜３０と金配線層１９との間には、接着層としてのＴｉＷ膜２０が介在されている。層間絶縁膜１６は、ＵＳＧ層１６Ｕと窒化シリコン膜１６Ｓとの積層膜からなる。 （もっと読む）

本発明の実施形態は、基板上に形成されたデバイスに高品質コンタクトレベル接続部を形成するプロセスを提供する。一実施形態において、基板上に物質を堆積させるための方法であって、基板を酸化物エッチング緩衝液にさらして、前処理プロセスで水素化シリコン層を形成するステップと、基板上に金属シリサイド層を堆積させるステップと、金属シリサイド層上に第一金属層（例えば、タングステン）を堆積させるステップと、を含む前記方法が提供される。酸化物エッチング緩衝液は、フッ化水素とアルカノールアミン化合物、例えば、エタノールアミン、ジエタノールアミン、又はトリエタノールを含有することができる。金属シリサイド層は、コバルド、ニッケル、又はタングステンを含有することができ、無電解堆積プロセスによって堆積させることができる。一例において、基板は、溶媒と金属錯体化合物を含有する無電解堆積溶液にさらされる。 （もっと読む）

Ｎチャネル（１１３、１１５）およびＰチャネル（１１１）トランジスタが、引張ストレッサ層（１２８）および圧縮ストレッサ層（１２６）をそれぞれ付加することによって、拡張される。２つのストレッサ層について、これまで知られていなかった問題が見つかった。ストレッサ層は、両方とも好都合なことに窒化物であっても良いが、ある程度別の仕方で作製される。２つのストレッサはエッチ・レートが異なる。そのため、２つのストレッサ間の界面においてコンタクト・ホールをエッチングするときに有害な影響が出る。ゲートに対するコンタクトは、Ｎチャネル・トランジスタとＰチャネル・トランジスタとの間の中間であることが好ましい場合が多い。これは一見したところ、２つのストレッサ層間の境界に対して最良の箇所でもある。境界においてコンタクト・エッチングを行なう結果、その下にあるゲート構造またはコンタクト・ホール内の残留窒化物に穴を開ける可能性がある。したがって各コンタクト（１５４）が確実に、コンタクトが通っているストレッサと反対のタイプのストレッサから少なくとも何らかの所定の距離に位置することが有用であることが分かっている。
（もっと読む）

【課題】半導体プロセスの微細化に伴い、信頼性の高い微細なゲート電極の形成がより困難なものとなっている。
【解決手段】ゲート電極１０５の上面に加え、ゲート電極１０５の側面に対しても金属シリサイド１１０を形成することで、ゲート電極１０５を所望の太さの幅に拡大しなくても、信頼性の高いゲート電極１０５を形成することができる。 （もっと読む）