【課題】下地にダメージを与えず、また、電極材料のゴミの再付着も防止される配線又は電極の形成方法と、この配線又は電極の形成方法により配線又は電極を形成する電子デバイス及びその製造方法を提供する。
【解決手段】下地２上に第１のレジスト層１を形成し、開口部５を形成し、導電材料層３を成膜する。導電材料層３の全体を覆う第２のレジスト層４を形成し、該開口部５以外の導電材料層３上の第２のレジスト層４を除去することにより、該開口部５の導電材料層３を覆う保護レジスト層４’を形成する。該保護レジスト層４’で覆われていない導電材料層３を除去し、次いで保護レジスト層１，４’を除去することにより、残留した導電材料３よりなる配線又は電極を形成する。 （もっと読む）

【課題】さらなるＤＲＡＭの大記憶容量化を図る。
【解決手段】半導体記憶装置が、単結晶半導体材料を含む基板の一部を有する駆動回路と、当該駆動回路上に設けられる多層配線層と、当該多層配線層上に設けられるメモリセルアレイ層とを有する。すなわち、当該半導体記憶装置においては、駆動回路と、メモリセルアレイとが重畳して設けられる。したがって、単結晶半導体材料を含む基板に駆動回路及びメモリセルアレイを同一平面に設ける場合と比較して、当該半導体記憶装置の集積度を高めることが可能となる。 （もっと読む）

【課題】少なくともフォトマスクの枚数を増加させることなく、積層構造の下部の導電層が露出するように該導電層上の絶縁膜に対する開口部の形成方法を提供する。
【解決手段】開口部が設けられる部分の積層構造の下部の導電層を、該開口部を形成するフォトマスクと同一のフォトマスクを用いて形成されたエッチングマスクにより予め露出させ、その後保護絶縁膜を形成し、前記積層構造の上部の導電層が開口部において露出されないように、保護絶縁膜に開口部を形成する。このような開口部の形成方法は、半導体装置の作製方法に適用することができる。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して、信頼性の高い半導体
装置を作製する方法を提供する。
【解決手段】基板上に導電層を形成し、該導電層上に光透過層を形成し、該光透過層上か
らフェムト秒レーザを照射して、該導電層及び該光透過層を選択的に除去する工程を有す
る。なお、該導電層の端部は、該光透過層の端部より内側に配置されるように該導電層及
び該光透過層を除去されていてもよい。また、フェムト秒レーザを照射する前に、該光透
過層表面に撥液処理を行ってもよい。 （もっと読む）

【課題】隣接する浮遊ゲート電極間の間隔を増大させることなく、隣接する浮遊ゲート電極間の寄生容量を低減する。
【解決手段】レンチ２内に埋め込まれた埋め込み絶縁膜３の一部を除去することで、ワード線方向ＤＷに隣接する浮遊ゲート電極６間に空隙ＡＧ１を形成し、空隙ＡＧ１は、制御ゲート電極８下に潜るようにしてトレンチ２に沿って連続して形成する。 （もっと読む）

【課題】構造及び製造工程を簡素化しながら、開口率を向上させた、ディスプレイ装置及びその製造方法を提供する。
【解決手段】本発明の実施形態に係るディスプレイ装置１０１は、基板１１１、前記基板１１１上に形成された前記第１透明導電膜１３０１及び前記第１透明導電膜１３０１上に形成された第１金属膜１３０２を含む多重膜構造と前記第１透明導電膜１３０１で形成された単一膜構造とを含むゲート配線、前記ゲート配線の一部の領域上に形成された半導体層１５３、そして前記半導体層上に形成された第２透明導電膜１７０１及び前記第２透明導電膜１７０１上に形成された第２金属膜１７０２を含む多重膜構造と前記第２透明導電膜１７０１で形成された単一膜構造とを含むデータ配線を含む。 （もっと読む）

【課題】印刷法にて、回路基板に容易にヴィアホールを開口できる回路基板の製造方法を提供する事。
【解決手段】基板上に第一導電体を形成する第一導電体形成工程を行い、次に第一導電体を被覆する様に第一絶縁膜を成膜する第一絶縁膜成膜工程を行い、次に第一導電体上の第一絶縁膜に貫通孔３２を開口して、第一導電体の表面を露出させる貫通孔形成工程を行い、次に第一導電体の表面を撥液化させる撥液化工程を行い、次に貫通孔３２以外の領域に前駆体樹脂を印刷し、印刷後に前駆体樹脂を硬化して第二絶縁膜を形成する第二絶縁膜形成工程を行う。 （もっと読む）

【課題】特性が良好なトランジスタを提供する。
【解決手段】例えば、ボトムゲート・ボトムコンタクト構造のトランジスタを作製するに際して、ソースとドレインを構成する導電層を３層の積層構造とし、２段階のエッチングを行う。すなわち、第１のエッチング工程には、少なくとも第２の膜及び第３の膜に対するエッチングレートが高いエッチング方法を採用し、第１のエッチング工程は少なくとも第１の膜を露出するまで行う。第２のエッチング工程には、第１の膜に対するエッチングレートが第１のエッチング工程よりも高く、「第１の膜の下に接して設けられている層」に対するエッチングレートが第１のエッチング工程よりも低いエッチング方法を採用する。第２のエッチング工程後にレジストマスクをレジスト剥離液により剥離するに際し、第２の膜の側壁が少し削られる。 （もっと読む）

【課題】 基板及び表面層にビアホールが形成された半導体装置において、表面層の剥離及び破壊を抑制すること。
【解決手段】 本半導体装置は、基板１０と、基板１０上に設けられた基板１０と異なる材料からなる表面層２０と、表面層２０上に設けられた電極パッド５０と、を備え、基板１０及び表面層２０にはビアホール３０が形成され、ビアホール３０内には、電極パッド５０と電気的に接続された金属層３２が設けられ、ビアホール３０の開口部の周囲には、ビアホール３０を囲むように表面層２０に溝２２が形成されている。 （もっと読む）

【課題】電気的特性が向上した、酸化物半導体を用いた半導体装置の作製方法を提供することを目的の一とする。
【解決手段】酸化物半導体膜と、酸化物半導体膜と重畳するゲート電極と、酸化物半導体膜と電気的に接続するソース電極およびドレイン電極と、を有する半導体装置の作製方法であって、酸化物半導体膜上に接して、酸化ガリウムを含む第１の絶縁膜を形成し、第１の絶縁膜上に接して第２の絶縁膜を形成し、第２の絶縁膜上にレジストマスクを形成し、第１の絶縁膜および第２の絶縁膜にドライエッチングを行ってコンタクトホールを形成し、レジストマスクを、酸素プラズマによるアッシングを用いて除去し、コンタクトホールを介して、ゲート電極、ソース電極またはドレイン電極のいずれか一または複数と電気的に接続される配線を形成する、半導体装置の作製方法である。 （もっと読む）

【課題】基板に形成されたカーバイドシリコン層の少なくとも露出された部分を除去するための方法を提供する。
【解決手段】カーバイドシリコン層４５を酸素含有プラズマに曝すことにより、前記カーバイドシリコン層４５の少なくとも露出された部分を酸化シリコン層に変換し、そして基板から前記酸化シリコン層を除去するステップからなる。 （もっと読む）

【課題】金属配線膜のドライエッチングレートの低下やエッチング残渣を発生させることがなく、また該金属配線膜のヒロック耐性や電気抵抗率が抑制され、更に該金属配線膜と直接接続する透明導電膜や酸化物半導体層とのコンタクト抵抗率が抑制された薄膜トランジスタ基板、及び該薄膜トランジスタ基板を備えた表示デバイスを提供する。
【解決手段】薄膜トランジスタ基板であって、金属配線膜は、ドライエッチング法によるパターニングで形成された、Ｎｉ：０．０５〜１．０原子％、Ｇｅ：０．３〜１．２原子％、Ｌａおよび／またはＮｄ：０．１〜０．６原子％を含有するＡｌ合金膜とＴｉ膜とからなる積層膜あって、該Ｔｉ膜が、該酸化物半導体層と直接接続していると共に、該Ａｌ合金膜が、該透明導電膜と直接接続している。 （もっと読む）

【課題】多ブロック半導体デバイスにおいて熱を抽出しかつ遮蔽するための方法及び装置。
【解決手段】一実施形態は、互いに上下して積み重ねられる複数のブロック２０５，３０５は、熱伝導材料で充填される垂直バイア２４０，３５０によって相互に接続され、かつ埋込み式の熱伝導層３４０によって分離される。熱伝導層は、複数のブロックのうちの一番上または下へ熱抽出層または接地平面として接着される。熱伝導層は、高い熱伝導率を有する。基板１１０上には、断熱層２１０，３２０が堆積される。断熱層は、基板の加熱を低減するための温度勾配をサポートすることができる。断熱層の内部には埋込み式の熱伝導層が形成され、これは、基板を介して外部の熱抽出層へ接続される垂直バイアを有する。半導体層はこの断熱層上へ堆積され、電気配線用にパターン化される。 （もっと読む）

【課題】３次元デバイスのような多層配線を有する半導体装置をより簡単な工程で作製する製造方法を提供する。
【解決手段】第１層１０と第２層２０とを、それぞれのＴＳＶ６が略一直線上になるように積層する半導体装置の製造方法で、基板の上面に入出力回路を構成するトランジスタ３を形成し、トランジスタ３を覆うように絶縁層４を形成し、絶縁層中にＴＳＶ６を形成する工程を含む第１層の製造工程と、基板２０を準備し、基板の上面に論理回路を構成するトランジスタ１３を形成し、トランジスタ１３を覆うように絶縁層４を形成し、絶縁層中にＴＳＶ６を形成する工程を含む第２層の製造工程と、第１層のＴＳＶ６と第２層のＴＳＶ６とが略一直線上になるように、第１層と第２層の、基板の反対側面を接続する接続工程と、第１層の基板１を除去する工程とを含む。 （もっと読む）

【課題】チャネル領域に強い歪みを印加することによりデバイス特性を改善した半導体装置を提供すること。
【解決手段】半導体基板１と、半導体基板１の第１の面に形成されたゲート絶縁膜２と、ゲート絶縁膜２の上に形成されたゲート電極３と、ゲート電極３の側壁に形成されたゲート側壁絶縁膜４と、ゲート電極３の下の半導体基板１中に形成されるチャネル領域に隣接し、不純物が注入されたソース／ドレイン拡散層領域５、６と、ゲート電極３の上方を除き、ソース／ドレイン拡散層領域５、６の上に形成された応力印加膜８と、を有し、半導体基板１の第１の面におけるソース／ドレイン拡散層領域５、６が形成された領域には、凹部または凸部５０、５１、６０、６１が設けられている半導体装置を提供する。 （もっと読む）

【課題】酸化物半導体層を用いた、表示装置に代表される半導体装置において、画面サイズの大型化や高精細化に対応し、表示品質が良く、安定して動作する信頼性のよい半導体装置を提供することを課題の一つとする。
【解決手段】引き回し距離の長い配線にＣｕを含む導電層を用いることで、配線抵抗の増大を抑える。また、Ｃｕを含む導電層を、ＴＦＴのチャネル領域が形成される酸化物半導体層と重ならないようにし、窒化珪素を含む絶縁層で包むことで、Ｃｕの拡散を防ぐことができ、信頼性の良い半導体装置を作製することができる。特に、半導体装置の一態様である表示装置を大型化または高精細化しても、表示品質が良く、安定して動作させることができる。 （もっと読む）

半導体基板に集積された回路と、基板と、ヒートシンクとしての支持体と、基板および支持体をはんだ付けにより接続する熱伝導性接続部とを備えた電子モジュールを提案する。ここでは、基板で用いられる後面金属化部として、まず第１の厚いＡｕ層（２３）、ついでバリア層（２４）、最後に第２の薄いＡｕ層（２５）が堆積される。バリア層の材料は、はんだ付け過程において、第２のＡｕ層の領域のＡｕＳｎ液相のＳｎないしＡｕＳｎが第１のＡｕ層（２３）へ浸入することを阻止するように選定される。また、基板の貫通孔にも、後面金属化部の積層体が堆積される。ここで、第２のＡｕ層の表面は、バリア層から拡散する材料によって、はんだ付け材料に対する低減された濡れ性を有する。
（もっと読む）

【課題】酸化物半導体層と多結晶シリコン半導体層を共に用い得る有機発光表示装置及びその製造方法を提供する。
【解決手段】基板本体と、基板本体上に形成された第１ゲート電極及び第２半導体層と、第１ゲート電極及び第２半導体層の上に形成されたゲート絶縁膜と、ゲート絶縁膜を介在して第１ゲート電極及び第２半導体層上にそれぞれ形成された第１半導体層及び第２ゲート電極と、第１半導体層と少なくとも一部が相接して重畳した複数のエッチングストッパ層と、複数のエッチングストッパ層をそれぞれ露出する複数のコンタクトホールを有し、第１半導体層及び第２ゲート電極上に形成された層間絶縁膜と、層間絶縁膜上に形成され、複数のエッチングストッパ層を通じて第１半導体層とそれぞれ直接的／間接的に接続された第１ソース電極及び第１ドレイン電極と、層間絶縁膜上に形成され、第２半導体層と接続された第２ソース電極及び第２ドレイン電極とを含む。 （もっと読む）

【課題】画素ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現し、信頼性と生産性を向上させる技術を提供することを課題とする。
【解決手段】画素領域に形成する画素ＴＦＴをチャネルエッチ型の逆スタガ型ＴＦＴで基板上に形成し、ソース領域及びドレイン領域のパターニングと画素電極のパターニングを同じフォトマスクで行う。また、ソース配線を画素電極と同じ材料である導電膜で覆い、基板全体を外部の静電気等から保護する構造とする。このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦による静電気の発生を防止することができる。特に、製造工程で行われる液晶配向処理のラビング時に発生する静電気からＴＦＴ等を保護することができる。 （もっと読む）

【課題】ＩＧＺＯ層とＩＴＯ層とを電気的に接続する場合には、易加工性を備え電気抵抗率が低いアルミ等の金属と高融点金属としてのチタン等との積層構造を用いる必要があるが、積層構造を形成する場合、複数の金属層を形成する必要がある。そのため製造工程が増えると共に、パーティクル等の発生確率が増え、歩留まりを落とすという課題がある。
【解決手段】ＩＴＯ等の金属酸化物を用いた画素電極２ａが、層間絶縁層９に形成されたコンタクトホール９ａを介してＩＧＺＯ層を用いた配線層７ａと電気的に接続している。画素電極２ａとＡｌ−Ｎｄ合金を用いた上電極６ｃと直接接触させた場合、コンタクト抵抗が高くなるが、配線層７ａにＩＧＺＯ層を用い、画素電極２ａにＩＴＯ等の第２金属酸化物配線層を用いた場合、互いの構造が類似していることから、密接させるだけで接触抵抗の増大を招くことなく電気的に導通を取ることが可能となる。 （もっと読む）