電子モジュールの製造方法、および、電子モジュール
半導体基板に集積された回路と、基板と、ヒートシンクとしての支持体と、基板および支持体をはんだ付けにより接続する熱伝導性接続部とを備えた電子モジュールを提案する。ここでは、基板で用いられる後面金属化部として、まず第１の厚いＡｕ層（２３）、ついでバリア層（２４）、最後に第２の薄いＡｕ層（２５）が堆積される。バリア層の材料は、はんだ付け過程において、第２のＡｕ層の領域のＡｕＳｎ液相のＳｎないしＡｕＳｎが第１のＡｕ層（２３）へ浸入することを阻止するように選定される。また、基板の貫通孔にも、後面金属化部の積層体が堆積される。ここで、第２のＡｕ層の表面は、バリア層から拡散する材料によって、はんだ付け材料に対する低減された濡れ性を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子モジュールの製造方法、および、当該の方法によって製造される電子モジュールに関する。
【０００２】
半導体基板上に少なくとも１つの半導体素子を有する電子モジュールでは、動作時に半導体素子に生じる損失熱を放出させなければならない。これは特に高周波パワーモジュールで重要である。少なくとも１つの半導体素子を含むかもしくは典型的には複数の半導体素子を含むモノリシック集積回路は、基板の前面に構成されており、損失熱は、基板から後面を介してヒートシンクへ、例えば半導体素子のケーシングの表面を介して、放出される。基板は、その後面から前面へ貫通する複数の孔（開放部）を有することが多い。これらの孔は平坦な後面金属化部から基板の前面の導体面へ通じる導電性のスルーコンタクトとして用いられる。基板とヒートシンクとのあいだの熱伝導度が低いと、動作中に半導体素子の機能障害ないし故障が発生することがある。
【０００３】
したがって、損失熱源となる半導体素子から損失熱をヒートシンクへ放出させる際には、金属化された基板の後面とヒートシンクとの接続が良好な熱伝導性を有するようにすることが特に重要である。
【０００４】
典型的には、基板の後面に金層（Ａｕ層）が堆積され、このＡｕ層を半導体基板の表面に固定に接続するために、通常、例えばＧｅ，Ｔｉ，Ｗ，Ｐｄ，Ｃｒのいずれかを含む接着層が被着され、その上にＡｕ層が有利には電解めっきによって堆積される。Ａｕ層のうち基板とは反対側の表面はヒートシンクにはんだ付けされる。ここでは、はんだとして、典型的には、共晶のＡｕＳｎ４合金が特に薄いプリフォームフィルムの形態で用いられる。基板ないしプリフォームフィルムに面するヒートシンク表面は、典型的には、同様にＡｕ表面を有する。基板とヒートシンクとのあいだのはんだ接続部は、特に基板側で、熱伝導を損なう中空室の発生を起こしやすい。はんだ接続部の誤差を最小に保つためには、はんだ付けプロセスのパラメータが、時間および温度についての狭いトレランス領域内に入っていなければならない。
【０００５】
米国特許第７３３９２６７号には、支持体上にはんだ付けされる半導体素子の製造方法が記載されている。半導体素子の後面側では、電解めっきによって形成された３０００ｎｍ厚さのＡｕ導体層の後方に、３００ｎｍのＴｉおよび６００ｎｍのＮｉＶから成るバリア層が堆積されており、さらにその後方には５００ｎｍ厚さのＡｕ層が堆積されている。酸化防止のために保護ガス雰囲気中で行われるはんだ付けプロセスでは、Ｓｎを含むはんだプリフレームが後面金属化部に接続される。この場合、最終Ａｕ層とはんだとは合金化し、さらに、バリア層によってＡｕが厚いＡｕ導体層から解離することが阻止される。バリア層内ではＴｉが厚い電解めっきＡｕ層への固着を形成し、ＮｉＶがＡｕ内へ拡散しやすいＴｉの拡散を阻止する。バリア層および最終Ａｕ層はスルーホールおよびＡｕ導体層のエッジにも堆積される。
【０００６】
発光半導体素子に対する、バリア層および最終Ａｕ層を含む後面金属化部は、独国公開第１９６３２６３５号から公知である。最終Ａｕ層内の活性の半導体領域の下方にウィンドウが空けられ、この位置でのはんだ付け時の機械的接続が阻止されて機械的応力が低減される。欧州公開第１８５０４００号には、はんだ付けされた後面金属化部を有する発光素子において、後面金属化部が導体層の後方にＴｉバリア層およびはんだ付けに用いられるＡｕ補助層を含むことが記載されている。
【０００７】
米国出願第５０２７１８９号には、ＧａＡｓ基板上の半導体構造体がスルーホールを有しており、このスルーホールに後面金属化部の複数の層が堆積されることが開示されている。これらの層は、特に、厚いＡｕ導体層と、その後方のＮｉから成るバリア層とを含む。最終Ａｕ層ははんだ付けに用いられ、はんだ付けプロセスにおいて、はんだの濡れ性および合金化が最終Ａｕ層上のスルーホールの外側でのみ生じるように、選択的にスルーホールの外側に堆積される。
【０００８】
米国公開第２００３／１００２０１７４号から公知の半導体素子では、スルーホールが素子の活性側面からＴｉ‐Ａｕ‐Ａｕ積層体によって金属化され、その後、基板が薄膜化され、スルーホールへのはんだの浸入を阻止するバリア層を含む後面金属化部が被着される。
【０００９】
紀要論文Varmazis et al., "How to Process the Backside of GaAs Wafers", in: Semiconductor International, 1.Dec.2001には、スルーコンタクトを備えた半導体基板の後面金属化部の問題点と解決手段とが説明されている。スルーコンタクトが溶融したＡｕＳｎはんだによって充填されて機械的応力が生じるのを防止するため、ここでは、後面金属化部のＡｕ層の表面がＴｉもしくはＮｉもしくはＣｒから成る付加的な層によって覆われ、後面金属化部の平坦面上でスルーコンタクト以外の部分がフォトマスクを用いてエッチングされることによって、当該の付加的な層が除去され、Ａｕ層のＡｕ表面が再び露出されることが提案されている。フォトマスクを除去した後には、スルーホールに、酸化によってＡｕＳｎはんだに対する濡れ性の低下した、付加的な層による表面が生じる。
【００１０】
本発明の課題は、金属化されたスルーホールを有する基板とヒートシンクとのあいだにＡｕ層およびＡｕＳｎはんだによって形成されるはんだ接続部を有する電子モジュールの製造方法、ならびに、当該の方法によって製造される電子モジュールに関する。
【００１１】
この課題は、独立請求項に記載された特徴によって解決される。本発明の有利な実施形態は従属請求項の対象となっている。
【００１２】
重要なのは、後面金属化部が第１のＡｕ層と第２のＡｕ層とこれらの間の中間層とに分割されており、中間層がＡｕ，Ｓｎとは異なる材料から形成されて、Ａｕ内へのＳｎの拡散を防止する拡散バリアとなることによって、溶融したＡｕＳｎはんだのＳｎが第１のＡｕ層へ浸入することが阻止される点である。中間層（以下ではバリア層とも称する）は、有利には、少なくとも部分的に、はんだ付けプロセス中に第２のＡｕ層の位置で生じるＡｕＳｎ液相において溶解しない材料から成る。ＡｕＳｎ液相における中間層の材料の溶解性は、バリア機能にとって無視できる程度に小さく、第１のＡｕ層へのＡｕＳｎ液相の拡散に対する中間層の密度が損なわれないため、バリア機能という意味での不溶性と同義であると理解されたい。中間層の大部分は、Ｔｉ，Ｗ，Ｍｏ，Ｔａの材料もしくはこれらの材料の化合物（例えばＴｉＮなど）のうち１つまたは複数のものを含み、有利には中間層の少なくとも大部分、特に有利には中間層全体が、Ｔｉおよび／またはＴｉＮから成る。第２のＡｕ層は、有利には、第１のＡｕ層よりも格段に薄く、このため、主に第１のＡｕ層によって後面金属化部の機械的特性・熱的特性・電気的特性が定められる。薄い第２のＡｕ層は、はんだ付けプロセスにおいて、有利には、完全かつ均等にＡｕＳｎ合金へ変換される。第２のＡｕ層の層厚さは、１６０ｎｍよりも小さい層厚さ、有利には１２０ｎｍより小さい層厚さ、特に有利には９０ｎｍより小さい層厚さで堆積される。
【００１３】
ここで、合金とは、以下の特殊なケースにおいても、金属混合物の非共晶の金属間相であると理解されたい。拡散とは、固体を通る物質の拡散であっても、液相内への物質の混合であってもよい。化学元素は、特にことわりのないかぎり、周期表における化学記号によって概略的に表すものとする。
【００１４】
以下バリア層とも称する中間層は、有利には、電解めっきによって堆積された厚い第１のＡｕ層からの不純物、特に第１のＡｕ層と半導体基板とのあいだの例えばＧｅを含む接着層からの不純物が、第２のＡｕ層すなわち後面金属化部とＡｕＳｎはんだプリフォームとの平坦な接触表面へ拡散するのを低減し、さらに、このような拡散によって生じる濡れ性の障害を低減する。このために、中間層は、有利には、不純物に対して、第１のＡｕ層よりも高い拡散抵抗を有する。
【００１５】
さらに重要なのは、本発明で用いられる貫通孔を有する基板において、第２のＡｕ層が異方的に、つまり、貫通孔の側壁の箇所で、はんだプリフォームの設けられる平坦な後面の箇所でよりも平均して小さい層厚さで堆積されるということである。貫通孔の側壁での低減された層厚さは、有利には、金属化された基板を高温で処理する際に、中間層の材料が所定の規模で貫通孔内の薄い第２のＡｕ層の表面へ拡散する程度に小さく選定されている。これは、当該の材料がＡｕＳｎはんだとＡｕとの接触表面の濡れ性を低減して、貫通孔内に溶融したはんだが浸入しない規模である。貫通孔の側壁のうち前面に近いほうの半部の第２のＡｕ層の平均層厚さは、有利には、４０ｎｍより小さい。有利には、第２のＡｕ層の層厚さは中間層の層厚さより小さい。金属化された基板を高温で処理するプロセスとは有利にははんだ付けプロセスであり、特に、はんだ付けプロセスの開始によって、基板がＡｕＳｎはんだの溶融温度へ加熱されるフェーズを意味する。所望の拡散のために、これとは異なる特別な熱処理ステップを行ってもよい。中間層の材料としてここではＴｉが特に有利である。なぜなら、Ｔｉは、はんだ付け過程の温度領域において強い負の酸化生成エンタルピーを有するため、Ａｕ表面で迅速な酸化が生じ、はんだ濡れの防止手段として良く知られているからである。このために、はんだ付けプロセスは有利には酸素を含む雰囲気中で行われる。よって、はんだ付けプロセスの前に酸化ステップを行うこと、有利には、拡散酸化ステップを行うことができる。Ｔｉは、低い温度では拡散は無視できる程度であるが、有利には、２５０℃から３２０℃のあいだ、すなわち、はんだ付けプロセスの温度領域において、第２のＡｕ層を通る拡散の大幅な増大を呈する。場合により酸化後のはんだ付けプロセスの温度領域において、第２のＡｕ層を通る強い拡散を生じる他の物質は、濡れ性を低減する作用を有し、この作用のために同様に中間層においても用いられる。後面金属化部の平坦な接触面では、第２のＡｕ層の厚さが大きく、また、これに直接に接するＡｕＳｎはんだプリフォームフィルムを通した濡れが迅速であるため、Ｔｉ拡散の影響は、言及すべきような規模では生じない。このため、ほぼ完全に平坦なはんだ接続部が形成され、基板からヒートシンクへの良好な熱伝導が達成される。なお、個々の層のフォトリソグラフィによるパターニングは必要ない。
【００１６】
本発明によれば、有利には、ヒートシンクと基板の後面金属化部とのあいだのはんだ接続において、障害なくかつ基板からヒートシンクへの良好な熱伝導が達成される。はんだ付けプロセスは容易に制御可能であり、中間層を設けない場合に比べて、プロセスパラメータの大きな変更も行える。
【００１７】
本発明の有利な実施形態では、中間層はそれぞれの部分層を形成する複数の材料の組み合わせから成っている。ここで、
・第１の中間層材料は、ＡｕＳｎ液相中では溶解せず、しかもはんだ付けプロセス中に第２のＡｕ層の位置に生じるＡｕＳｎ液相が第１のＡｕ層へ拡散することを阻止する材料である。このために、第１の中間層材料は、少なくとも１００ｎｍの層厚さ、有利には少なくとも１５０ｎｍの層厚さ、特に有利には少なくとも２００ｎｍの層厚さで堆積される。
・第２の中間層材料は、高い温度での処理時、特にはんだ付けプロセスにおいて、貫通孔の側壁の第２のＡｕ層の表面へ拡散し、溶融はんだによる濡れ性を低減する材料である。
【００１８】
例えば、中間層はＴｉＮ／Ｔｉ積層体から構成される。ＴｉＮ部分層は確実にＡｕＳｎ液相から第１のＡｕ層への拡散を阻止し、Ｔｉ部分層からの材料は固定の第２のＡｕ層を通ってその表面へ拡散してそこで濡れ性を低減する。この場合、Ｔｉ部分層は薄く構成したり、特には平坦でなく空隙を有するように構成したりすることもできる。これは、バリア機能がＴｉＮ層によって満足されるからである。
【００１９】
本発明を以下に有利な実施例に則して詳細に説明する。
【図面の簡単な説明】
【００２０】
【図１】相互にはんだ付けされる複数の部品を示す図である。
【図２】誤りなくはんだ付けされた複数の部品を示す図である。
【図３】典型的なエラー状況を示す図である。
【図４】本発明の後面金属化部を示す図である。
【図５】図４の後面金属化部によるはんだ付け過程を示す図である。
【００２１】
図１には、後面金属化部２，はんだプリフォーム４，ヒートシンクとしてのモジュール支持体６を有する基板１の相対的配置が示されている。薄い半導体基板１は、動作中に発生する損失熱の熱源としての１つまたは複数の半導体素子が配置された前面ＶＳに、例えば半導体素子の端子のコンタクト形成のため、および／または、複数の半導体素子を相互に接続するための導体面ＬＦを支持している。基板１の後面ＲＳには後面金属化部２が堆積されており、この後面金属化部は、スルーコンタクト３として、コンタクト孔ＫＬの側壁に沿って、前面ＶＳの導体面ＬＦまで延在する。なお、コンタクト孔ＫＬは基板の後面ＲＳと前面ＶＳとのあいだを貫通して延在している。金属化部２，３は典型的には共通に堆積される。
【００２２】
はんだプリフォーム４ないしヒートシンクを形成するモジュール支持体６に面する後面金属化部２の表面は、典型的には、金表面（Ａｕ表面）を通って形成される。一般に、例えば約４０００ｎｍの厚さを有する後面金属化部２は完全にＡｕから成り、これは有利には電解めっきによって堆積される。後面ＲＳの半導体表面および貫通孔ＫＬの壁には、一般に、接着層といわゆる種層としてのＡｕ始層とが堆積され、半導体材料へのＡｕ層の接着性が改善され、また、電解めっきを強化するための成長層も形成される。
【００２３】
はんだプリフォーム４は典型的には平坦なフィルムによって形成されており、このフィルムは、８０％のＡｕと２０％のＳｎとを含む共晶Ａｕ‐Ｓｎ合金から形成されている。当該のはんだプリフォーム４の材料は均質であると見なされる。
【００２４】
はんだプリフォーム４ないし半導体基板１に面するモジュール支持体６の平面には、第２の金属化層が堆積される。当該の第２の金属化層も、少なくとも主として金から形成されており、はんだプリフォーム４に面するＡｕ表面を有する。
【００２５】
基板１とモジュール支持体６とのあいだに良好な熱伝導性を有するはんだ接続部を製造して、基板１内に集積されている少なくとも１つの半導体素子の動作中に発生する損失熱を、基板１からヒートシンクとしてのモジュール支持体６へ放出させるために、後面金属化部２を備えた基板１と第２のＡｕ層５を備えたモジュール支持体６とがはんだプリフォーム４の２つの側に配置され、はんだプリフォーム４のＡｕ‐Ｓｎはんだを溶融させるのに充分な温度まで加熱される。共晶Ａｕ‐Ｓｎはんだの溶融温度は２７８℃である。当該のはんだは、主成分としてのＡｕ‐Ｓｎのほか、添加物または不純物を含んでいてもよい。
【００２６】
ＡｕおよびＳｎは、ＡｕＳｎ相グラフによれば、共晶Ａｕ４Ｓｎ重量比のもとで、相対的に低い温度で液相に良好に溶解可能であり、はんだプリフォームの表面が溶融する場合、後面金属化部２からの金がはんだ内で溶解し、はんだからのＳｎが後面金属化部２のＡｕ内で溶解する。この場合、層平行な転移領域Ｌ２が発生し、この転移領域においては、過共晶のＡｕ成分、すなわち、８０％を超えるＡｕ成分を含むＡｕ‐Ｓｎ合金が存在する。後面金属化部２の本来のＡｕ層のうち、はんだ付け過程の終了後に、合金化されていないＡｕから成る層２Ｒが残る。この層２Ｒは、はんだ付け過程にエラーがなかった場合、ふつう、後面金属化部２の本来の層厚さの大部分に相当する厚さを有する。基板を通るスルーコンタクトＫＬの領域では、理想的には、はんだがコンタクト孔内へ浸入しない。はんだプリフォーム４とモジュール支持体６の第２のＡｕ層５とのあいだには、同様に、過共晶のＡｕ成分を含む合金層Ｌ５が形成される。組成がほぼ変化しないはんだ層を層４Ｒとし、ほとんど合金化されないＡｕ層５の残留部分を層５Ｒとする。
【００２７】
図２に示されている、はんだ付け過程にエラーがないという理想的な結果とは異なり、実際のはんだ付け過程には種々のエラーが発生しうる。このことが図３に３つの図として示されている。
【００２８】
図３の（Ａ）には、はんだ付けプロセスにおいて液状はんだがスルーコンタクトのコンタクト孔ＫＬ内へも浸入し、この孔をほぼ充填してしまうというエラー状況が示されている。基板の後面でのＡｕ残留層２Ｒ間の合金層Ｌ２と同様に、スルーコンタクトＫＬの側壁の金属化層３のＡｕ表面で、Ａｕ残留層３Ｒとスルーコンタクトを充填するはんだ４Ｋとのあいだに、合金層Ｌ３が形成される。コンタクト孔がはんだで充填されることにより、動作中に熱機械的応力が発生し、この熱機械的応力によって基板やその一部が破壊されたり、モジュールの一部が利用できなくなったりすることがある。
【００２９】
図３の（Ｂ）には、後面金属化部２のＡｕ表面が部分平面ＮＢのはんだプリフォーム４のはんだの溶融時に溶融したはんだによって濡らされずにとどまり、層間気体ＨＲが発生してはんだの硬化後にこれが残留中空室を生じさせるというエラー状況が示されている。基板とモジュール支持体６とのあいだでの金属の転移は、基板の後面金属化部のうち、はんだによって濡らされた表面領域においてのみ発生する。当該の面領域ではＡｕ残留層２Ｒとはんだとのあいだに合金層Ｌ２が形成される。これに対して、濡らされていない表面領域ＮＢは、実際には、熱放出に寄与しない。この場合、半導体素子の動作中、回路の局所的部分もしくは全体に許容不能に強い加熱が発生し、これにより、基板上の回路の機能および寿命が低下してしまう。
【００３０】
図３の（Ｃ）には、はんだ付け過程において、はんだプリフォーム４のはんだと後面金属化部のＡｕ層２とのあいだに形成される合金層ＬＭが、本来のＡｕ層２内の大きな深さを占め、ほぼ基板に達するほどとなってしまうエラー状況が示されている。図３の（Ｃ）の状況では、本来のＡｕ層２のうち薄いＡｕ残留層２Ｍが残り、これに対して、過共晶のＡｕ成分を含む合金層ＬＭが基板の後面ＲＳの近傍にまで達している。過共晶のＡｕ成分を含むＡｕ‐Ｓｎ相は、一般に、純粋金属ないしＡｕＳｎ層４の共晶合金よりも格段に脆いので、合金層ＬＭの脆弱性により、後面金属化部が基板の後面から剥離してしまい、これによって、損失熱源として基板の前面に存在する少なくとも１つの半導体素子からヒートシンクとしてのモジュール支持体６への熱伝導が阻害され、基板やそこに集積されている半導体素子ないし半導体回路が過熱にいたるおそれがある。
【００３１】
図３の（Ａ）のエラー状況は、例えば、冒頭の従来技術の項で言及した、濡れ性が低減されるように金属化層３のＡｕ表面を選択的にコーティングするという手段、または、中間層の平坦な後面上の第２のＡｕ層を２５ｎｍほど面選択的に堆積するという手段によって、行われる。濡らされていない表面領域ＮＢによって生じる図３の（Ｂ）の中空室ＨＲは、はんだ付けプロセス中の高温によって部分的に低減することができるが、当該のはんだ付けプロセス中の高温は図３の（Ｃ）のエラー状況の発生を増幅させるという欠点を有している。これは、温度が上昇するにつれて、特に３００℃を上回る高温において、ＡｕＳｎ相グラフにより、非共晶混合比でのＡｕおよびＳｎの相互の溶解性が大幅に増大するからである。
【００３２】
本発明では、後面金属化部の構造を変化させることもできる。これを、図４，図５の有利な実施例に則して詳細に説明する。図４の（Ａ）には、後面金属化部２によって後面側をコーティングされた基板の構造が概略的に示されている。ここで、当該の後面金属化部２は、さらなる金属化層３として、スルーコンタクトＫＬの側壁に沿って、基板の前面ＶＳ上の導体面ＬＦまで続いている。後面金属化部２を拡大した図が図４の（Ｂ）に、スルーコンタクトＫＬの側壁に沿った金属化層３を拡大した図が図４の（Ｃ）に、それぞれ示されている。
【００３３】
後面金属化部２は、実用手段と同様に、基板１の後面ＲＳ上に、例えばゲルマニウムから成る接着層２１を備えている。当該の接着層２１の上に、有利にはＡｕから成る、金属の始層２２が被着されている。当該の始層２２の上には、第１のＡｕ層２３が堆積されている。第１のＡｕ層２３は有利には電解めっきによって堆積され、少なくとも２０００ｎｍ、典型的には約３５００ｎｍの層厚さを有する。図４では相対的な層厚さが示されているのみであり、特に第１のＡｕ層２３の層厚さに関しては縮尺通りではないことに注意されたい。このことのために、第１のＡｕ層２３には、側方エッジの連なりを一部省略していることを表す記号が示されている。
【００３４】
第１のＡｕ層２３上には、本発明の重要な要素として、以下バリア層２４とも称される中間層が堆積されている。積層体の最終層として、はんだプリフォーム４に面するＡｕ表面を形成する第２のＡｕ層２５が堆積される。
【００３５】
バリア層２４の層厚さは、基板の後面で、少なくとも１００ｎｍ、有利には少なくとも１５０ｎｍ、特に有利には少なくとも２００ｎｍである。第２のＡｕ層２５の層厚さは、最大で１６０ｎｍ、有利には最大で１２０ｎｍ、特に有利には最大で９０ｎｍである。
【００３６】
バリア層２４は、はんだ付けプロセスの約２８０℃から約３００℃までの温度範囲において、過共晶のＡｕ成分を含むＡｕＳｎ液相のＡｕないし特にＳｎによる溶解がほぼ発生しない材料から形成されており、こうして、第２のＡｕ層２５内に拡散しているＳｎが第１のＡｕ層２３へ拡散することがバリア層２４によってほぼ阻止される。特に、第２のＡｕ層で発生するＡｕＳｎ液相が第１のＡｕ層へ拡散することは回避される。
【００３７】
有利には、バリア層に対する材料としてＴｉが用いられる。バリア層は、第２のＡｕ層２５内ではんだプリフォームの溶融後に生じるＡｕＳｎ液相から第１のＡｕ層２３へのＳｎの拡散を阻止する。これにより、基板後面ＲＳの近傍での脆いＡｕ‐Ｓｎ相の形成が確実に回避される。第２のＡｕ層２５からはんだプリフォーム４への転移領域においても、脆い相の形成が低減される。これは、薄い第２のＡｕ層２５によって、過共晶のＡｕ成分を含む合金の形成に対して相対的に僅かな量のＡｕしか供給されず、第２のＡｕ層２５からＡｕ‐ＳｎはんだへＡｕが拡散する場合、もしくは、その逆の場合に、共晶合金比に比べて小さなＡｕ過剰度しか有さない合金が得られるからである。
【００３８】
バリア層２４は、有利には、付加的に、第１のＡｕ層２３の不純物から後面金属化部のＡｕ表面への拡散を阻止する。これは、特に、基板上の接着層としてＧｅが実用される場合に有利である。なぜなら、Ｇｅは、比較的低温であっても、Ａｕ，特に厚い第１のＡｕ層を介して強い拡散を起こし、基板の反対側のＡｕ表面で容易に酸化され、濡れ性を低下させるからである。後面金属化部２のＡｕ表面のうち濡らされない表面領域ＮＢはＡｕ表面の不純物に由来するので、バリア層は図３の（Ｃ）のエラー状況を防止するだけでなく、図３の（Ｂ）のエラー状況も簡単に防止することができる。
【００３９】
第２のＡｕ層２５は、有利には、スパッタリングプロセスによって堆積され、これにより、特に純粋な層組成、また、特に不純物の少ない後面金属化部のＡｕ表面が得られる。第１のＡｕ層２３から第２のＡｕ層２５のＡｕ表面への不純物の拡散を防止するバリアとしてのバリア層２４の作用により、後面金属化部２のＡｕ表面の有利な表面特性が保持される。
【００４０】
特に有利な実施例では、バリア層２４の材料を、図３の（Ａ）のエラー状況の回避のために利用することができる。これは、意図的に、バリア層２４の材料をスルーコンタクトＫＬの側壁の金属化部３のＡｕ表面へ拡散させ、バリア層２４からＡｕ表面に達する材料により、純粋なＡｕ表面に比べてＡｕ‐Ｓｎはんだによる濡れ性を低下させることによって行われる。ここで、バリア層の材料として特に有利にはＴｉが適しており、このＴｉは、Ａｕ表面に達すると、強い負の酸化生成エンタルピーのために迅速に酸化されてチタン酸化物となる。酸化したＴｉによる濡れ性の低下は、冒頭に言及した従来技術から公知である。当該の従来技術では、コンタクト孔ＫＬの金属化部３のＡｕ表面にも意図的にさらなるＴｉ層が設けられ、これが酸化される。ここで、従来技術では付加的なフォトリソグラフィマスクの使用が必要であるが、本発明では、コンタクト孔において、完全な積層体を備えるように堆積された金属化部３のバリア層の材料、特にＴｉの拡散によって、濡れ性の低減された表面が得られ、付加的なマスキングおよびエッチングが必要なくなる。
【００４１】
基板の平坦な後面の第２のＡｕ層２５の表面ＯＦ２の濡れ性は充分に維持される。なぜなら、著しく大きな層厚さによって、中間層からの材料が僅かしか当該の表面領域に達しないからである。表面ＯＦ２での濡れ性の局所的障害は、無視できるものとなる。これは、はんだプリフォーム４が表面ＯＦ２に直接に配置されて充分な接続が形成され、表面ＯＦ２の各領域は合金層Ｌ２へのバックフローによって組み込まれるためである。
【００４２】
有利には、後面金属化部２を堆積する際、第２のＡｕ層は、異方的に、コンタクト孔の側壁の金属化部３の層において、後面金属化部２近傍よりも平均して格段に薄い層厚さで堆積される。図４の（Ｃ）には、コンタクト孔の側壁の金属化層３の詳細部分図が示されている。ここでは、基板の半導体表面上、基板を貫通する孔の側壁に、接着層３１が形成され、その上に金属の始層３２が堆積され、さらにその上に、有利には電解めっきによって第１のＡｕ層３３が堆積され、その後、バリア層３４と最終層としての第２のＡｕ層３５とが堆積される。各層３１，３２，３４は、典型的には、同様に異方的に、特にはスパッタリングによって堆積されるので、後面金属化部２の各層２１，２２，２４よりも薄い。コンタクト孔内の第２のＡｕ層３５の層厚さは、スパッタリングプロセスを用いた堆積の際に、プロセスパラメータによって、当該の層厚さが前面ＶＳに近いスルーホールの下部で後面金属化部２の第２のＡｕ層２５の層厚さの１／３よりも小さくなるように調整される。第２のＡｕ層３５の層厚さは、第２のＡｕ層３５がスルーホールの側壁にスパッタリングによって堆積される際に、典型的には、後面ＲＳから前面ＶＳないし導体面ＬＦへ向かう方向で、連続的に低下する。有利には、第２のＡｕ層３５の層厚さは、基板１の前面ＶＳと後面ＲＳとのあいだの中央面ＭＥで、基板１の後面の後面金属化部２における第２のＡｕ層２５の層厚さの５０％を超えず、また有利には、当該の層厚さは５０ｎｍを超えない。第２のＡｕ層３５の層厚さが小さいことにより、一方では、金属化された基板に高温を加える際に、バリア層３４から第２のＡｕ層３５のＡｕ表面ＯＦ３へのＴｉの拡散が促進され、他方では、スルーコンタクトの側壁での第２のＡｕ層３５の層厚さが小さいことにより、層２５，３５の接続部に生じるＡｕ‐ＳｎはんだからのＳｎの拡散が著しく低減される。はんだプリフォーム４に対する接触面を形成する第２のＡｕ層２５の表面はＯＦ２と称される。
【００４３】
コンタクト孔の側壁の金属化部３の第２のＡｕ層３５は、基板１の前面ＶＳに面する半部において、有利には、最大４０ｎｍの平均層厚さを有する。第２のＡｕ層３５は、前面ＶＳと後面ＲＳとのあいだの中央に存在する中央面ＭＥにおいて、有利には、最大５０ｎｍの層厚さを有する。
【００４４】
図５には、はんだ付けプロセスの初期のフローの概略図が示されている。ここには、後面金属化部２とはんだプリフォーム４の表面とから成る部分が示されている。はんだプリフォーム４の表面は、典型的には、後面金属化部２のＡｕ表面２５よりも格段に粗い。このことは、はんだプリフォーム４の表面のピークＤＳによって表されており、当該の表面では、後面金属化部２の層２５のＡｕ表面が初期的に支持される。図５の（Ａ）の初期の状況では、Ａｕ‐Ｓｎはんだの流入がまだ発生しておらず、層２５のＡｕ表面は大部分がピークＲＳの個々の接触面のあいだで露出されており、開放室ＤＲを介してはんだプリフォーム４の表面から僅かな値だけ懸隔されている。
【００４５】
図５の（Ｂ）には、後面金属化部２の第２のＡｕ層２５のＡｕ表面に個々に接続しているはんだプリフォームのピークＲＳが溶融する様子が示されている。この場合、層２５のＡｕは溶融したＡｕ‐Ｓｎはんだとともに液相へ移行し、溶融したＡｕが層２５からはんだプリフォームのＡｕ‐Ｓｎはんだ内へ、また逆に、Ａｕ‐ＳｎはんだのＳｎが層２５内へ、拡散する。ここで形成される、過共晶のＡｕ成分を含むＡｕ‐Ｓｎ合金をＬ２５とする。はんだプリフォームのピークＲＳが溶融することにより、後面金属化部２からはんだプリフォーム４までの距離が小さくなる。
【００４６】
はんだ付けプロセスがさらに進行すると、第２のＡｕ層２５およびはんだプリフォーム４の金属がさらに溶融し、純粋なＡｕ‐Ｓｎはんだに比べて僅かに高いＡｕ成分を含む液相としてのＡｕ‐Ｓｎ合金Ｌ２５が形成される。層２５を超えるＳｎの拡散はバリア層２４によって阻止されるので、液相の合金Ｌ２５の拡散は、観察平面に対して垂直に、層２４と界面とその側方とで生じる。第２のＡｕ層２５のＡｕ表面の良好な濡れ性により、液相の合金Ｌ２５の迅速な側方の拡散が強く促進される。図５の（Ｃ）の中間ステップでは、第２のＡｕ層２５の液化していないウェブ２５Ｓが示されている。
【００４７】
さらにはんだ付け過程が進行すると、第２のＡｕ層２５のうち残留しているウェブ２５Ｓが、図５の（Ｄ）に示されているように、迅速に狭隘化する。同時に、中空室ＤＲが目に見えて小さくなっていき、曲線状の双方向矢印で示されている層２５とはんだプリフォームとのあいだのＡｕ，Ｓｎの交換によって、理想的には、最後に、図５の（Ｅ）のごとくＡｕ層２５が完全に溶融して合金層Ｌ２５がバリア層２４とはんだプリフォーム４のはんだとの移行部として形成される。
【００４８】
有利には、はんだ付けプロセスそのものは、高温での基板の処理プロセスとして、金属化部３のバリア層３４からのＴｉをスルーコンタクトの側壁の表面ＯＦ３へ拡散させるために用いられる。はんだ付けプロセスは約２８０℃から約３００℃の範囲で生じる。ここで生じる第２のＡｕ層２５を介してのＴｉの拡散は、基本的には、第２のＡｕ層２５での拡散と同様に生じるが、図５に示されているプロセスでは、層３５に比べて層２５の層厚さが格段に大きいために、層２５のＡｕ表面ＯＦ３までの拡散は著しく遅延する。また、層２５のＡｕ表面ＯＦ２は、既にはんだ付けプロセスの開始時に、形成される合金領域Ｌ２５の増大にともなって、低下する。場合により第２のＡｕ層２５の表面ＯＦ２でＴｉが中間層２４から拡散するために低減された濡れ性を有する個々の領域には、ＡｕＳｎ液相がバックフローし、完全に合金層Ｌ２５内に組み込まれる。第２のＡｕ層２５，３５の厚さと、はんだ付けプロセスおよび／または場合によりこれに先行する拡散酸化プロセスにおける熱処理とによって、表面ＯＦ２，ＯＦ３の種々の濡れ性を意図的に設定できる。
【００４９】
また、ＡｕＳｎ液相が第２のＡｕ層２３へ拡散するのを防止する層２４のバリア作用によって、脆い相が生じる危険なしに、はんだ付けプロセスにおける温度および／または処理時間は、図３の（Ｂ）に示されているタイプのエラー状況の割合を無視できる程度に小さく保つことのできる高さないし長さに、選定される。高いはんだ付け温度および／または長いはんだ付け時間を防止するバリア層を備えた金属化部の不感性によって、有利には、はんだ付けプロセスのパラメータの自由度が増し、例えば共通のモジュールケーシング内で他のはんだ接続部の上方の部品が、ＡｕＳｎ／Ａｕはんだ接続部によるはんだ付けプロセスの高い温度および／または長い時間によって、溶融可能となる。
【００５０】
上述した各特徴、および、特許請求の範囲ないし図に記載されている各特徴は、単独でも任意に組み合わせても有利に実現可能である。本発明は、上述した実施例に限定されず、当業技術者の技能の範囲において多様に適用可能である。
【技術分野】
【０００１】
本発明は、電子モジュールの製造方法、および、当該の方法によって製造される電子モジュールに関する。
【０００２】
半導体基板上に少なくとも１つの半導体素子を有する電子モジュールでは、動作時に半導体素子に生じる損失熱を放出させなければならない。これは特に高周波パワーモジュールで重要である。少なくとも１つの半導体素子を含むかもしくは典型的には複数の半導体素子を含むモノリシック集積回路は、基板の前面に構成されており、損失熱は、基板から後面を介してヒートシンクへ、例えば半導体素子のケーシングの表面を介して、放出される。基板は、その後面から前面へ貫通する複数の孔（開放部）を有することが多い。これらの孔は平坦な後面金属化部から基板の前面の導体面へ通じる導電性のスルーコンタクトとして用いられる。基板とヒートシンクとのあいだの熱伝導度が低いと、動作中に半導体素子の機能障害ないし故障が発生することがある。
【０００３】
したがって、損失熱源となる半導体素子から損失熱をヒートシンクへ放出させる際には、金属化された基板の後面とヒートシンクとの接続が良好な熱伝導性を有するようにすることが特に重要である。
【０００４】
典型的には、基板の後面に金層（Ａｕ層）が堆積され、このＡｕ層を半導体基板の表面に固定に接続するために、通常、例えばＧｅ，Ｔｉ，Ｗ，Ｐｄ，Ｃｒのいずれかを含む接着層が被着され、その上にＡｕ層が有利には電解めっきによって堆積される。Ａｕ層のうち基板とは反対側の表面はヒートシンクにはんだ付けされる。ここでは、はんだとして、典型的には、共晶のＡｕＳｎ４合金が特に薄いプリフォームフィルムの形態で用いられる。基板ないしプリフォームフィルムに面するヒートシンク表面は、典型的には、同様にＡｕ表面を有する。基板とヒートシンクとのあいだのはんだ接続部は、特に基板側で、熱伝導を損なう中空室の発生を起こしやすい。はんだ接続部の誤差を最小に保つためには、はんだ付けプロセスのパラメータが、時間および温度についての狭いトレランス領域内に入っていなければならない。
【０００５】
米国特許第７３３９２６７号には、支持体上にはんだ付けされる半導体素子の製造方法が記載されている。半導体素子の後面側では、電解めっきによって形成された３０００ｎｍ厚さのＡｕ導体層の後方に、３００ｎｍのＴｉおよび６００ｎｍのＮｉＶから成るバリア層が堆積されており、さらにその後方には５００ｎｍ厚さのＡｕ層が堆積されている。酸化防止のために保護ガス雰囲気中で行われるはんだ付けプロセスでは、Ｓｎを含むはんだプリフレームが後面金属化部に接続される。この場合、最終Ａｕ層とはんだとは合金化し、さらに、バリア層によってＡｕが厚いＡｕ導体層から解離することが阻止される。バリア層内ではＴｉが厚い電解めっきＡｕ層への固着を形成し、ＮｉＶがＡｕ内へ拡散しやすいＴｉの拡散を阻止する。バリア層および最終Ａｕ層はスルーホールおよびＡｕ導体層のエッジにも堆積される。
【０００６】
発光半導体素子に対する、バリア層および最終Ａｕ層を含む後面金属化部は、独国公開第１９６３２６３５号から公知である。最終Ａｕ層内の活性の半導体領域の下方にウィンドウが空けられ、この位置でのはんだ付け時の機械的接続が阻止されて機械的応力が低減される。欧州公開第１８５０４００号には、はんだ付けされた後面金属化部を有する発光素子において、後面金属化部が導体層の後方にＴｉバリア層およびはんだ付けに用いられるＡｕ補助層を含むことが記載されている。
【０００７】
米国出願第５０２７１８９号には、ＧａＡｓ基板上の半導体構造体がスルーホールを有しており、このスルーホールに後面金属化部の複数の層が堆積されることが開示されている。これらの層は、特に、厚いＡｕ導体層と、その後方のＮｉから成るバリア層とを含む。最終Ａｕ層ははんだ付けに用いられ、はんだ付けプロセスにおいて、はんだの濡れ性および合金化が最終Ａｕ層上のスルーホールの外側でのみ生じるように、選択的にスルーホールの外側に堆積される。
【０００８】
米国公開第２００３／１００２０１７４号から公知の半導体素子では、スルーホールが素子の活性側面からＴｉ‐Ａｕ‐Ａｕ積層体によって金属化され、その後、基板が薄膜化され、スルーホールへのはんだの浸入を阻止するバリア層を含む後面金属化部が被着される。
【０００９】
紀要論文Varmazis et al., "How to Process the Backside of GaAs Wafers", in: Semiconductor International, 1.Dec.2001には、スルーコンタクトを備えた半導体基板の後面金属化部の問題点と解決手段とが説明されている。スルーコンタクトが溶融したＡｕＳｎはんだによって充填されて機械的応力が生じるのを防止するため、ここでは、後面金属化部のＡｕ層の表面がＴｉもしくはＮｉもしくはＣｒから成る付加的な層によって覆われ、後面金属化部の平坦面上でスルーコンタクト以外の部分がフォトマスクを用いてエッチングされることによって、当該の付加的な層が除去され、Ａｕ層のＡｕ表面が再び露出されることが提案されている。フォトマスクを除去した後には、スルーホールに、酸化によってＡｕＳｎはんだに対する濡れ性の低下した、付加的な層による表面が生じる。
【００１０】
本発明の課題は、金属化されたスルーホールを有する基板とヒートシンクとのあいだにＡｕ層およびＡｕＳｎはんだによって形成されるはんだ接続部を有する電子モジュールの製造方法、ならびに、当該の方法によって製造される電子モジュールに関する。
【００１１】
この課題は、独立請求項に記載された特徴によって解決される。本発明の有利な実施形態は従属請求項の対象となっている。
【００１２】
重要なのは、後面金属化部が第１のＡｕ層と第２のＡｕ層とこれらの間の中間層とに分割されており、中間層がＡｕ，Ｓｎとは異なる材料から形成されて、Ａｕ内へのＳｎの拡散を防止する拡散バリアとなることによって、溶融したＡｕＳｎはんだのＳｎが第１のＡｕ層へ浸入することが阻止される点である。中間層（以下ではバリア層とも称する）は、有利には、少なくとも部分的に、はんだ付けプロセス中に第２のＡｕ層の位置で生じるＡｕＳｎ液相において溶解しない材料から成る。ＡｕＳｎ液相における中間層の材料の溶解性は、バリア機能にとって無視できる程度に小さく、第１のＡｕ層へのＡｕＳｎ液相の拡散に対する中間層の密度が損なわれないため、バリア機能という意味での不溶性と同義であると理解されたい。中間層の大部分は、Ｔｉ，Ｗ，Ｍｏ，Ｔａの材料もしくはこれらの材料の化合物（例えばＴｉＮなど）のうち１つまたは複数のものを含み、有利には中間層の少なくとも大部分、特に有利には中間層全体が、Ｔｉおよび／またはＴｉＮから成る。第２のＡｕ層は、有利には、第１のＡｕ層よりも格段に薄く、このため、主に第１のＡｕ層によって後面金属化部の機械的特性・熱的特性・電気的特性が定められる。薄い第２のＡｕ層は、はんだ付けプロセスにおいて、有利には、完全かつ均等にＡｕＳｎ合金へ変換される。第２のＡｕ層の層厚さは、１６０ｎｍよりも小さい層厚さ、有利には１２０ｎｍより小さい層厚さ、特に有利には９０ｎｍより小さい層厚さで堆積される。
【００１３】
ここで、合金とは、以下の特殊なケースにおいても、金属混合物の非共晶の金属間相であると理解されたい。拡散とは、固体を通る物質の拡散であっても、液相内への物質の混合であってもよい。化学元素は、特にことわりのないかぎり、周期表における化学記号によって概略的に表すものとする。
【００１４】
以下バリア層とも称する中間層は、有利には、電解めっきによって堆積された厚い第１のＡｕ層からの不純物、特に第１のＡｕ層と半導体基板とのあいだの例えばＧｅを含む接着層からの不純物が、第２のＡｕ層すなわち後面金属化部とＡｕＳｎはんだプリフォームとの平坦な接触表面へ拡散するのを低減し、さらに、このような拡散によって生じる濡れ性の障害を低減する。このために、中間層は、有利には、不純物に対して、第１のＡｕ層よりも高い拡散抵抗を有する。
【００１５】
さらに重要なのは、本発明で用いられる貫通孔を有する基板において、第２のＡｕ層が異方的に、つまり、貫通孔の側壁の箇所で、はんだプリフォームの設けられる平坦な後面の箇所でよりも平均して小さい層厚さで堆積されるということである。貫通孔の側壁での低減された層厚さは、有利には、金属化された基板を高温で処理する際に、中間層の材料が所定の規模で貫通孔内の薄い第２のＡｕ層の表面へ拡散する程度に小さく選定されている。これは、当該の材料がＡｕＳｎはんだとＡｕとの接触表面の濡れ性を低減して、貫通孔内に溶融したはんだが浸入しない規模である。貫通孔の側壁のうち前面に近いほうの半部の第２のＡｕ層の平均層厚さは、有利には、４０ｎｍより小さい。有利には、第２のＡｕ層の層厚さは中間層の層厚さより小さい。金属化された基板を高温で処理するプロセスとは有利にははんだ付けプロセスであり、特に、はんだ付けプロセスの開始によって、基板がＡｕＳｎはんだの溶融温度へ加熱されるフェーズを意味する。所望の拡散のために、これとは異なる特別な熱処理ステップを行ってもよい。中間層の材料としてここではＴｉが特に有利である。なぜなら、Ｔｉは、はんだ付け過程の温度領域において強い負の酸化生成エンタルピーを有するため、Ａｕ表面で迅速な酸化が生じ、はんだ濡れの防止手段として良く知られているからである。このために、はんだ付けプロセスは有利には酸素を含む雰囲気中で行われる。よって、はんだ付けプロセスの前に酸化ステップを行うこと、有利には、拡散酸化ステップを行うことができる。Ｔｉは、低い温度では拡散は無視できる程度であるが、有利には、２５０℃から３２０℃のあいだ、すなわち、はんだ付けプロセスの温度領域において、第２のＡｕ層を通る拡散の大幅な増大を呈する。場合により酸化後のはんだ付けプロセスの温度領域において、第２のＡｕ層を通る強い拡散を生じる他の物質は、濡れ性を低減する作用を有し、この作用のために同様に中間層においても用いられる。後面金属化部の平坦な接触面では、第２のＡｕ層の厚さが大きく、また、これに直接に接するＡｕＳｎはんだプリフォームフィルムを通した濡れが迅速であるため、Ｔｉ拡散の影響は、言及すべきような規模では生じない。このため、ほぼ完全に平坦なはんだ接続部が形成され、基板からヒートシンクへの良好な熱伝導が達成される。なお、個々の層のフォトリソグラフィによるパターニングは必要ない。
【００１６】
本発明によれば、有利には、ヒートシンクと基板の後面金属化部とのあいだのはんだ接続において、障害なくかつ基板からヒートシンクへの良好な熱伝導が達成される。はんだ付けプロセスは容易に制御可能であり、中間層を設けない場合に比べて、プロセスパラメータの大きな変更も行える。
【００１７】
本発明の有利な実施形態では、中間層はそれぞれの部分層を形成する複数の材料の組み合わせから成っている。ここで、
・第１の中間層材料は、ＡｕＳｎ液相中では溶解せず、しかもはんだ付けプロセス中に第２のＡｕ層の位置に生じるＡｕＳｎ液相が第１のＡｕ層へ拡散することを阻止する材料である。このために、第１の中間層材料は、少なくとも１００ｎｍの層厚さ、有利には少なくとも１５０ｎｍの層厚さ、特に有利には少なくとも２００ｎｍの層厚さで堆積される。
・第２の中間層材料は、高い温度での処理時、特にはんだ付けプロセスにおいて、貫通孔の側壁の第２のＡｕ層の表面へ拡散し、溶融はんだによる濡れ性を低減する材料である。
【００１８】
例えば、中間層はＴｉＮ／Ｔｉ積層体から構成される。ＴｉＮ部分層は確実にＡｕＳｎ液相から第１のＡｕ層への拡散を阻止し、Ｔｉ部分層からの材料は固定の第２のＡｕ層を通ってその表面へ拡散してそこで濡れ性を低減する。この場合、Ｔｉ部分層は薄く構成したり、特には平坦でなく空隙を有するように構成したりすることもできる。これは、バリア機能がＴｉＮ層によって満足されるからである。
【００１９】
本発明を以下に有利な実施例に則して詳細に説明する。
【図面の簡単な説明】
【００２０】
【図１】相互にはんだ付けされる複数の部品を示す図である。
【図２】誤りなくはんだ付けされた複数の部品を示す図である。
【図３】典型的なエラー状況を示す図である。
【図４】本発明の後面金属化部を示す図である。
【図５】図４の後面金属化部によるはんだ付け過程を示す図である。
【００２１】
図１には、後面金属化部２，はんだプリフォーム４，ヒートシンクとしてのモジュール支持体６を有する基板１の相対的配置が示されている。薄い半導体基板１は、動作中に発生する損失熱の熱源としての１つまたは複数の半導体素子が配置された前面ＶＳに、例えば半導体素子の端子のコンタクト形成のため、および／または、複数の半導体素子を相互に接続するための導体面ＬＦを支持している。基板１の後面ＲＳには後面金属化部２が堆積されており、この後面金属化部は、スルーコンタクト３として、コンタクト孔ＫＬの側壁に沿って、前面ＶＳの導体面ＬＦまで延在する。なお、コンタクト孔ＫＬは基板の後面ＲＳと前面ＶＳとのあいだを貫通して延在している。金属化部２，３は典型的には共通に堆積される。
【００２２】
はんだプリフォーム４ないしヒートシンクを形成するモジュール支持体６に面する後面金属化部２の表面は、典型的には、金表面（Ａｕ表面）を通って形成される。一般に、例えば約４０００ｎｍの厚さを有する後面金属化部２は完全にＡｕから成り、これは有利には電解めっきによって堆積される。後面ＲＳの半導体表面および貫通孔ＫＬの壁には、一般に、接着層といわゆる種層としてのＡｕ始層とが堆積され、半導体材料へのＡｕ層の接着性が改善され、また、電解めっきを強化するための成長層も形成される。
【００２３】
はんだプリフォーム４は典型的には平坦なフィルムによって形成されており、このフィルムは、８０％のＡｕと２０％のＳｎとを含む共晶Ａｕ‐Ｓｎ合金から形成されている。当該のはんだプリフォーム４の材料は均質であると見なされる。
【００２４】
はんだプリフォーム４ないし半導体基板１に面するモジュール支持体６の平面には、第２の金属化層が堆積される。当該の第２の金属化層も、少なくとも主として金から形成されており、はんだプリフォーム４に面するＡｕ表面を有する。
【００２５】
基板１とモジュール支持体６とのあいだに良好な熱伝導性を有するはんだ接続部を製造して、基板１内に集積されている少なくとも１つの半導体素子の動作中に発生する損失熱を、基板１からヒートシンクとしてのモジュール支持体６へ放出させるために、後面金属化部２を備えた基板１と第２のＡｕ層５を備えたモジュール支持体６とがはんだプリフォーム４の２つの側に配置され、はんだプリフォーム４のＡｕ‐Ｓｎはんだを溶融させるのに充分な温度まで加熱される。共晶Ａｕ‐Ｓｎはんだの溶融温度は２７８℃である。当該のはんだは、主成分としてのＡｕ‐Ｓｎのほか、添加物または不純物を含んでいてもよい。
【００２６】
ＡｕおよびＳｎは、ＡｕＳｎ相グラフによれば、共晶Ａｕ４Ｓｎ重量比のもとで、相対的に低い温度で液相に良好に溶解可能であり、はんだプリフォームの表面が溶融する場合、後面金属化部２からの金がはんだ内で溶解し、はんだからのＳｎが後面金属化部２のＡｕ内で溶解する。この場合、層平行な転移領域Ｌ２が発生し、この転移領域においては、過共晶のＡｕ成分、すなわち、８０％を超えるＡｕ成分を含むＡｕ‐Ｓｎ合金が存在する。後面金属化部２の本来のＡｕ層のうち、はんだ付け過程の終了後に、合金化されていないＡｕから成る層２Ｒが残る。この層２Ｒは、はんだ付け過程にエラーがなかった場合、ふつう、後面金属化部２の本来の層厚さの大部分に相当する厚さを有する。基板を通るスルーコンタクトＫＬの領域では、理想的には、はんだがコンタクト孔内へ浸入しない。はんだプリフォーム４とモジュール支持体６の第２のＡｕ層５とのあいだには、同様に、過共晶のＡｕ成分を含む合金層Ｌ５が形成される。組成がほぼ変化しないはんだ層を層４Ｒとし、ほとんど合金化されないＡｕ層５の残留部分を層５Ｒとする。
【００２７】
図２に示されている、はんだ付け過程にエラーがないという理想的な結果とは異なり、実際のはんだ付け過程には種々のエラーが発生しうる。このことが図３に３つの図として示されている。
【００２８】
図３の（Ａ）には、はんだ付けプロセスにおいて液状はんだがスルーコンタクトのコンタクト孔ＫＬ内へも浸入し、この孔をほぼ充填してしまうというエラー状況が示されている。基板の後面でのＡｕ残留層２Ｒ間の合金層Ｌ２と同様に、スルーコンタクトＫＬの側壁の金属化層３のＡｕ表面で、Ａｕ残留層３Ｒとスルーコンタクトを充填するはんだ４Ｋとのあいだに、合金層Ｌ３が形成される。コンタクト孔がはんだで充填されることにより、動作中に熱機械的応力が発生し、この熱機械的応力によって基板やその一部が破壊されたり、モジュールの一部が利用できなくなったりすることがある。
【００２９】
図３の（Ｂ）には、後面金属化部２のＡｕ表面が部分平面ＮＢのはんだプリフォーム４のはんだの溶融時に溶融したはんだによって濡らされずにとどまり、層間気体ＨＲが発生してはんだの硬化後にこれが残留中空室を生じさせるというエラー状況が示されている。基板とモジュール支持体６とのあいだでの金属の転移は、基板の後面金属化部のうち、はんだによって濡らされた表面領域においてのみ発生する。当該の面領域ではＡｕ残留層２Ｒとはんだとのあいだに合金層Ｌ２が形成される。これに対して、濡らされていない表面領域ＮＢは、実際には、熱放出に寄与しない。この場合、半導体素子の動作中、回路の局所的部分もしくは全体に許容不能に強い加熱が発生し、これにより、基板上の回路の機能および寿命が低下してしまう。
【００３０】
図３の（Ｃ）には、はんだ付け過程において、はんだプリフォーム４のはんだと後面金属化部のＡｕ層２とのあいだに形成される合金層ＬＭが、本来のＡｕ層２内の大きな深さを占め、ほぼ基板に達するほどとなってしまうエラー状況が示されている。図３の（Ｃ）の状況では、本来のＡｕ層２のうち薄いＡｕ残留層２Ｍが残り、これに対して、過共晶のＡｕ成分を含む合金層ＬＭが基板の後面ＲＳの近傍にまで達している。過共晶のＡｕ成分を含むＡｕ‐Ｓｎ相は、一般に、純粋金属ないしＡｕＳｎ層４の共晶合金よりも格段に脆いので、合金層ＬＭの脆弱性により、後面金属化部が基板の後面から剥離してしまい、これによって、損失熱源として基板の前面に存在する少なくとも１つの半導体素子からヒートシンクとしてのモジュール支持体６への熱伝導が阻害され、基板やそこに集積されている半導体素子ないし半導体回路が過熱にいたるおそれがある。
【００３１】
図３の（Ａ）のエラー状況は、例えば、冒頭の従来技術の項で言及した、濡れ性が低減されるように金属化層３のＡｕ表面を選択的にコーティングするという手段、または、中間層の平坦な後面上の第２のＡｕ層を２５ｎｍほど面選択的に堆積するという手段によって、行われる。濡らされていない表面領域ＮＢによって生じる図３の（Ｂ）の中空室ＨＲは、はんだ付けプロセス中の高温によって部分的に低減することができるが、当該のはんだ付けプロセス中の高温は図３の（Ｃ）のエラー状況の発生を増幅させるという欠点を有している。これは、温度が上昇するにつれて、特に３００℃を上回る高温において、ＡｕＳｎ相グラフにより、非共晶混合比でのＡｕおよびＳｎの相互の溶解性が大幅に増大するからである。
【００３２】
本発明では、後面金属化部の構造を変化させることもできる。これを、図４，図５の有利な実施例に則して詳細に説明する。図４の（Ａ）には、後面金属化部２によって後面側をコーティングされた基板の構造が概略的に示されている。ここで、当該の後面金属化部２は、さらなる金属化層３として、スルーコンタクトＫＬの側壁に沿って、基板の前面ＶＳ上の導体面ＬＦまで続いている。後面金属化部２を拡大した図が図４の（Ｂ）に、スルーコンタクトＫＬの側壁に沿った金属化層３を拡大した図が図４の（Ｃ）に、それぞれ示されている。
【００３３】
後面金属化部２は、実用手段と同様に、基板１の後面ＲＳ上に、例えばゲルマニウムから成る接着層２１を備えている。当該の接着層２１の上に、有利にはＡｕから成る、金属の始層２２が被着されている。当該の始層２２の上には、第１のＡｕ層２３が堆積されている。第１のＡｕ層２３は有利には電解めっきによって堆積され、少なくとも２０００ｎｍ、典型的には約３５００ｎｍの層厚さを有する。図４では相対的な層厚さが示されているのみであり、特に第１のＡｕ層２３の層厚さに関しては縮尺通りではないことに注意されたい。このことのために、第１のＡｕ層２３には、側方エッジの連なりを一部省略していることを表す記号が示されている。
【００３４】
第１のＡｕ層２３上には、本発明の重要な要素として、以下バリア層２４とも称される中間層が堆積されている。積層体の最終層として、はんだプリフォーム４に面するＡｕ表面を形成する第２のＡｕ層２５が堆積される。
【００３５】
バリア層２４の層厚さは、基板の後面で、少なくとも１００ｎｍ、有利には少なくとも１５０ｎｍ、特に有利には少なくとも２００ｎｍである。第２のＡｕ層２５の層厚さは、最大で１６０ｎｍ、有利には最大で１２０ｎｍ、特に有利には最大で９０ｎｍである。
【００３６】
バリア層２４は、はんだ付けプロセスの約２８０℃から約３００℃までの温度範囲において、過共晶のＡｕ成分を含むＡｕＳｎ液相のＡｕないし特にＳｎによる溶解がほぼ発生しない材料から形成されており、こうして、第２のＡｕ層２５内に拡散しているＳｎが第１のＡｕ層２３へ拡散することがバリア層２４によってほぼ阻止される。特に、第２のＡｕ層で発生するＡｕＳｎ液相が第１のＡｕ層へ拡散することは回避される。
【００３７】
有利には、バリア層に対する材料としてＴｉが用いられる。バリア層は、第２のＡｕ層２５内ではんだプリフォームの溶融後に生じるＡｕＳｎ液相から第１のＡｕ層２３へのＳｎの拡散を阻止する。これにより、基板後面ＲＳの近傍での脆いＡｕ‐Ｓｎ相の形成が確実に回避される。第２のＡｕ層２５からはんだプリフォーム４への転移領域においても、脆い相の形成が低減される。これは、薄い第２のＡｕ層２５によって、過共晶のＡｕ成分を含む合金の形成に対して相対的に僅かな量のＡｕしか供給されず、第２のＡｕ層２５からＡｕ‐ＳｎはんだへＡｕが拡散する場合、もしくは、その逆の場合に、共晶合金比に比べて小さなＡｕ過剰度しか有さない合金が得られるからである。
【００３８】
バリア層２４は、有利には、付加的に、第１のＡｕ層２３の不純物から後面金属化部のＡｕ表面への拡散を阻止する。これは、特に、基板上の接着層としてＧｅが実用される場合に有利である。なぜなら、Ｇｅは、比較的低温であっても、Ａｕ，特に厚い第１のＡｕ層を介して強い拡散を起こし、基板の反対側のＡｕ表面で容易に酸化され、濡れ性を低下させるからである。後面金属化部２のＡｕ表面のうち濡らされない表面領域ＮＢはＡｕ表面の不純物に由来するので、バリア層は図３の（Ｃ）のエラー状況を防止するだけでなく、図３の（Ｂ）のエラー状況も簡単に防止することができる。
【００３９】
第２のＡｕ層２５は、有利には、スパッタリングプロセスによって堆積され、これにより、特に純粋な層組成、また、特に不純物の少ない後面金属化部のＡｕ表面が得られる。第１のＡｕ層２３から第２のＡｕ層２５のＡｕ表面への不純物の拡散を防止するバリアとしてのバリア層２４の作用により、後面金属化部２のＡｕ表面の有利な表面特性が保持される。
【００４０】
特に有利な実施例では、バリア層２４の材料を、図３の（Ａ）のエラー状況の回避のために利用することができる。これは、意図的に、バリア層２４の材料をスルーコンタクトＫＬの側壁の金属化部３のＡｕ表面へ拡散させ、バリア層２４からＡｕ表面に達する材料により、純粋なＡｕ表面に比べてＡｕ‐Ｓｎはんだによる濡れ性を低下させることによって行われる。ここで、バリア層の材料として特に有利にはＴｉが適しており、このＴｉは、Ａｕ表面に達すると、強い負の酸化生成エンタルピーのために迅速に酸化されてチタン酸化物となる。酸化したＴｉによる濡れ性の低下は、冒頭に言及した従来技術から公知である。当該の従来技術では、コンタクト孔ＫＬの金属化部３のＡｕ表面にも意図的にさらなるＴｉ層が設けられ、これが酸化される。ここで、従来技術では付加的なフォトリソグラフィマスクの使用が必要であるが、本発明では、コンタクト孔において、完全な積層体を備えるように堆積された金属化部３のバリア層の材料、特にＴｉの拡散によって、濡れ性の低減された表面が得られ、付加的なマスキングおよびエッチングが必要なくなる。
【００４１】
基板の平坦な後面の第２のＡｕ層２５の表面ＯＦ２の濡れ性は充分に維持される。なぜなら、著しく大きな層厚さによって、中間層からの材料が僅かしか当該の表面領域に達しないからである。表面ＯＦ２での濡れ性の局所的障害は、無視できるものとなる。これは、はんだプリフォーム４が表面ＯＦ２に直接に配置されて充分な接続が形成され、表面ＯＦ２の各領域は合金層Ｌ２へのバックフローによって組み込まれるためである。
【００４２】
有利には、後面金属化部２を堆積する際、第２のＡｕ層は、異方的に、コンタクト孔の側壁の金属化部３の層において、後面金属化部２近傍よりも平均して格段に薄い層厚さで堆積される。図４の（Ｃ）には、コンタクト孔の側壁の金属化層３の詳細部分図が示されている。ここでは、基板の半導体表面上、基板を貫通する孔の側壁に、接着層３１が形成され、その上に金属の始層３２が堆積され、さらにその上に、有利には電解めっきによって第１のＡｕ層３３が堆積され、その後、バリア層３４と最終層としての第２のＡｕ層３５とが堆積される。各層３１，３２，３４は、典型的には、同様に異方的に、特にはスパッタリングによって堆積されるので、後面金属化部２の各層２１，２２，２４よりも薄い。コンタクト孔内の第２のＡｕ層３５の層厚さは、スパッタリングプロセスを用いた堆積の際に、プロセスパラメータによって、当該の層厚さが前面ＶＳに近いスルーホールの下部で後面金属化部２の第２のＡｕ層２５の層厚さの１／３よりも小さくなるように調整される。第２のＡｕ層３５の層厚さは、第２のＡｕ層３５がスルーホールの側壁にスパッタリングによって堆積される際に、典型的には、後面ＲＳから前面ＶＳないし導体面ＬＦへ向かう方向で、連続的に低下する。有利には、第２のＡｕ層３５の層厚さは、基板１の前面ＶＳと後面ＲＳとのあいだの中央面ＭＥで、基板１の後面の後面金属化部２における第２のＡｕ層２５の層厚さの５０％を超えず、また有利には、当該の層厚さは５０ｎｍを超えない。第２のＡｕ層３５の層厚さが小さいことにより、一方では、金属化された基板に高温を加える際に、バリア層３４から第２のＡｕ層３５のＡｕ表面ＯＦ３へのＴｉの拡散が促進され、他方では、スルーコンタクトの側壁での第２のＡｕ層３５の層厚さが小さいことにより、層２５，３５の接続部に生じるＡｕ‐ＳｎはんだからのＳｎの拡散が著しく低減される。はんだプリフォーム４に対する接触面を形成する第２のＡｕ層２５の表面はＯＦ２と称される。
【００４３】
コンタクト孔の側壁の金属化部３の第２のＡｕ層３５は、基板１の前面ＶＳに面する半部において、有利には、最大４０ｎｍの平均層厚さを有する。第２のＡｕ層３５は、前面ＶＳと後面ＲＳとのあいだの中央に存在する中央面ＭＥにおいて、有利には、最大５０ｎｍの層厚さを有する。
【００４４】
図５には、はんだ付けプロセスの初期のフローの概略図が示されている。ここには、後面金属化部２とはんだプリフォーム４の表面とから成る部分が示されている。はんだプリフォーム４の表面は、典型的には、後面金属化部２のＡｕ表面２５よりも格段に粗い。このことは、はんだプリフォーム４の表面のピークＤＳによって表されており、当該の表面では、後面金属化部２の層２５のＡｕ表面が初期的に支持される。図５の（Ａ）の初期の状況では、Ａｕ‐Ｓｎはんだの流入がまだ発生しておらず、層２５のＡｕ表面は大部分がピークＲＳの個々の接触面のあいだで露出されており、開放室ＤＲを介してはんだプリフォーム４の表面から僅かな値だけ懸隔されている。
【００４５】
図５の（Ｂ）には、後面金属化部２の第２のＡｕ層２５のＡｕ表面に個々に接続しているはんだプリフォームのピークＲＳが溶融する様子が示されている。この場合、層２５のＡｕは溶融したＡｕ‐Ｓｎはんだとともに液相へ移行し、溶融したＡｕが層２５からはんだプリフォームのＡｕ‐Ｓｎはんだ内へ、また逆に、Ａｕ‐ＳｎはんだのＳｎが層２５内へ、拡散する。ここで形成される、過共晶のＡｕ成分を含むＡｕ‐Ｓｎ合金をＬ２５とする。はんだプリフォームのピークＲＳが溶融することにより、後面金属化部２からはんだプリフォーム４までの距離が小さくなる。
【００４６】
はんだ付けプロセスがさらに進行すると、第２のＡｕ層２５およびはんだプリフォーム４の金属がさらに溶融し、純粋なＡｕ‐Ｓｎはんだに比べて僅かに高いＡｕ成分を含む液相としてのＡｕ‐Ｓｎ合金Ｌ２５が形成される。層２５を超えるＳｎの拡散はバリア層２４によって阻止されるので、液相の合金Ｌ２５の拡散は、観察平面に対して垂直に、層２４と界面とその側方とで生じる。第２のＡｕ層２５のＡｕ表面の良好な濡れ性により、液相の合金Ｌ２５の迅速な側方の拡散が強く促進される。図５の（Ｃ）の中間ステップでは、第２のＡｕ層２５の液化していないウェブ２５Ｓが示されている。
【００４７】
さらにはんだ付け過程が進行すると、第２のＡｕ層２５のうち残留しているウェブ２５Ｓが、図５の（Ｄ）に示されているように、迅速に狭隘化する。同時に、中空室ＤＲが目に見えて小さくなっていき、曲線状の双方向矢印で示されている層２５とはんだプリフォームとのあいだのＡｕ，Ｓｎの交換によって、理想的には、最後に、図５の（Ｅ）のごとくＡｕ層２５が完全に溶融して合金層Ｌ２５がバリア層２４とはんだプリフォーム４のはんだとの移行部として形成される。
【００４８】
有利には、はんだ付けプロセスそのものは、高温での基板の処理プロセスとして、金属化部３のバリア層３４からのＴｉをスルーコンタクトの側壁の表面ＯＦ３へ拡散させるために用いられる。はんだ付けプロセスは約２８０℃から約３００℃の範囲で生じる。ここで生じる第２のＡｕ層２５を介してのＴｉの拡散は、基本的には、第２のＡｕ層２５での拡散と同様に生じるが、図５に示されているプロセスでは、層３５に比べて層２５の層厚さが格段に大きいために、層２５のＡｕ表面ＯＦ３までの拡散は著しく遅延する。また、層２５のＡｕ表面ＯＦ２は、既にはんだ付けプロセスの開始時に、形成される合金領域Ｌ２５の増大にともなって、低下する。場合により第２のＡｕ層２５の表面ＯＦ２でＴｉが中間層２４から拡散するために低減された濡れ性を有する個々の領域には、ＡｕＳｎ液相がバックフローし、完全に合金層Ｌ２５内に組み込まれる。第２のＡｕ層２５，３５の厚さと、はんだ付けプロセスおよび／または場合によりこれに先行する拡散酸化プロセスにおける熱処理とによって、表面ＯＦ２，ＯＦ３の種々の濡れ性を意図的に設定できる。
【００４９】
また、ＡｕＳｎ液相が第２のＡｕ層２３へ拡散するのを防止する層２４のバリア作用によって、脆い相が生じる危険なしに、はんだ付けプロセスにおける温度および／または処理時間は、図３の（Ｂ）に示されているタイプのエラー状況の割合を無視できる程度に小さく保つことのできる高さないし長さに、選定される。高いはんだ付け温度および／または長いはんだ付け時間を防止するバリア層を備えた金属化部の不感性によって、有利には、はんだ付けプロセスのパラメータの自由度が増し、例えば共通のモジュールケーシング内で他のはんだ接続部の上方の部品が、ＡｕＳｎ／Ａｕはんだ接続部によるはんだ付けプロセスの高い温度および／または長い時間によって、溶融可能となる。
【００５０】
上述した各特徴、および、特許請求の範囲ないし図に記載されている各特徴は、単独でも任意に組み合わせても有利に実現可能である。本発明は、上述した実施例に限定されず、当業技術者の技能の範囲において多様に適用可能である。
【特許請求の範囲】
【請求項１】
動作中に損失熱源となる少なくとも１つの半導体素子を半導体基板（１）の前面に配置し、前記半導体素子とは反対側の後面（ＲＳ）に後面金属化部（２）を設け、前記後面を、Ｓｎを含むはんだ層（４）を用いてはんだ付けプロセスにおいてヒートシンク（６）に熱伝導するように接続し、
前記前面と前記後面とのあいだの前記基板を通る貫通孔（ＫＬ）にも金属化部（３）を堆積し、
前記後面金属化部（２）および前記貫通孔（ＫＬ）の前記金属化部（３）に対して、順に、第１のＡｕ層（２３，３３）、ＡｕおよびＳｎとは異なる材料から成る中間層（２４，３４）、第２のＡｕ層（２５，３５）を堆積し、
ただし、前記中間層に対して、ＡｕＳｎ液相に対する拡散バリアとなり、かつ、はんだ付けプロセス中に前記第２のＡｕ層の位置に生じるＡｕＳｎ液相が前記第１のＡｕ層へ拡散することを阻止する材料を選択する、
電子モジュールの製造方法であって、
前記貫通孔の側壁では、表面（ＯＦ３）において、前記第２のＡｕ層（３５）を、前記基板の前記後面の前記第２のＡｕ層（２５）に比べて堆積厚さと前記はんだ層の材料に対する濡れ性とを低減して、堆積する
ことを特徴とする電子モジュールの製造方法。
【請求項２】
前記中間層（３４）の材料を、濡れ性を低減する材料として、前記第２のＡｕ層（３５）を通して、高温のもとで、前記貫通孔の側壁の前記第２のＡｕ層（３５）の前記表面（ＯＦ３）へ拡散させる、請求項１記載の電子モジュールの製造方法。
【請求項３】
前記中間層（３４）から前記第２のＡｕ層（３５）の前記表面（ＯＦ３）へ拡散された材料をそこで酸化させる、請求項１記載の電子モジュールの製造方法。
【請求項４】
前記中間層（２４）の少なくとも大部分に対して、Ｔｉ，Ｗ，Ｍｏ，Ｔａの材料またはこれらの材料の化合物のうち１つまたは複数の材料を選択し、有利には少なくとも大部分をＴｉとする、請求項１から３までのいずれか１項記載の電子モジュールの製造方法。
【請求項５】
前記中間層を少なくとも２つの部分層の形態で堆積する、請求項１から４までのいずれか１項記載の電子モジュールの製造方法。
【請求項６】
第１の部分層に対してＴｉＮを選択し、前記第１の部分層と前記第２のＡｕ層とのあいだに堆積される第２の部分層とに対し、少なくとも大部分の材料としてＴｉを選択する、請求項５記載の電子モジュールの製造方法。
【請求項７】
前記中間層（２４）を、前記基板の前記後面に、少なくとも１００ｎｍ、有利には少なくとも１５０ｎｍ、特に有利には少なくとも２００ｎｍの層厚さで堆積する、請求項１から６までのいずれか１項記載の電子モジュールの製造方法。
【請求項８】
前記第２のＡｕ層（２５）を前記第１のＡｕ層（２３）よりも小さい層厚さで堆積する、請求項１から７までのいずれか１項記載の電子モジュールの製造方法。
【請求項９】
前記第２のＡｕ層を、１６０ｎｍよりも小さい層厚さで、有利には１２０ｎｍより小さい層厚さで、特に有利には９０ｎｍより小さい層厚さで堆積する、請求項１から８までのいずれか１項記載の電子モジュールの製造方法。
【請求項１０】
前記第２のＡｕ層（２５，３５）をスパッタリングプロセスにおいて堆積する、請求項１から９までのいずれか１項記載の電子モジュールの製造方法。
【請求項１１】
前記第１のＡｕ層（２３）を少なくとも２０００ｎｍの層厚さで堆積する、請求項１から１０までのいずれか１項記載の電子モジュールの製造方法。
【請求項１２】
前記基板の中央面での前記貫通孔の側壁の前記第２のＡｕ層（３５）は、前記基板の前記後面の前記第２のＡｕ層（２５）の層厚さの５０％を超えず、有利には５０ｎｍを超えない、請求項１から１１までのいずれか１項記載の電子モジュールの製造方法。
【請求項１３】
前記貫通孔（ＫＬ）の側壁の前記第２のＡｕ層（３５）を、前記貫通孔のうち前記前面に近い半部において平均して４０ｎｍより小さい層厚さで堆積する、請求項１から１２までのいずれか１項記載の電子モジュールの製造方法。
【請求項１４】
前記後面金属化部を有する前記基板を、前記はんだプロセス前もしくは有利には前記はんだプロセス中に、少なくとも２８０゜の温度まで加熱する、請求項１から１３までのいずれか１項記載の電子モジュールの製造方法。
【請求項１５】
請求項１から１２までのいずれか１項記載の電子モジュールの製造方法によって製造される電子モジュールであって、
はんだ接続部を介してヒートシンク（６）に熱伝導するように接続されており、かつ、損失熱源としての少なくとも１つの半導体素子と金属化される貫通孔（ＫＬ）とを含む、半導体基板（１）が設けられており、
前記ヒートシンクに面する前記基板の後面（ＲＳ）に第１のＡｕ層（２３）が設けられており、
前記半導体基板から離れる方向で前記第１のＡｕ層上に次の中間層（２４）が設けられており、
前記第１のＡｕ層から離れる方向で前記中間層上に次のＡｕ‐Ｓｎ合金層（Ｌ２）が設けられており、
前記中間層（２４）はＡｕおよびＳｎとは異なる材料から成り、
前記貫通孔の側壁に、金属化部（３）として、少なくとも前記第１のＡｕ層（３３）および前記中間層（３４）および前記第２のＡｕ層（３５）を含む、後面金属化部の積層体が堆積されており、
前記貫通孔の側壁に堆積された前記第２のＡｕ層（３５）の表面は、前記中間層の材料により、前記はんだ接続部の材料に対して低減された濡れ性を有する
ことを特徴とする電子モジュール。
【請求項１６】
前記中間層はＴｉ，Ｗ，Ｍｏ，Ｔａの材料のうち１つまたは複数の材料を含み、有利には少なくとも大部分がＴｉを含む、請求項１５記載の電子モジュール。
【請求項１７】
前記中間層は少なくとも２つの部分層によって形成されている、請求項１５または１６記載の電子モジュール。
【請求項１８】
第１の部分層は少なくともその大部分がＴｉＮから成り、有利には完全にＴｉＮから成る、請求項１７記載の電子モジュール。
【請求項１９】
前記基板の中央面での前記貫通孔の側壁の前記第２のＡｕ層（３５）の層厚さは、前記基板の前記後面の前記第２のＡｕ層（２５）の層厚さの５０％を超えず、有利には層厚さは５０ｎｍを超えない、請求項１５から１８までのいずれか１項記載の電子モジュール。
【請求項２０】
前記第１のＡｕ層（２３）の層厚さは前記中間層（２４）の層厚さより大きい、請求項１５から１９までのいずれか１項記載の電子モジュール。
【請求項２１】
前記基板の前記後面上の前記第１のＡｕ層（２３）の層厚さは２０００ｎｍを上回る、請求項１５から１９までのいずれか１項記載の電子モジュール。
【請求項２２】
前記基板の前記後面上の前記中間層（２４）の層厚さは、少なくとも１００ｎｍであり、有利には少なくとも１５０ｎｍであり、特に有利には少なくとも２００ｎｍである、請求項１５から２１までのいずれか１項記載の電子モジュール。
【請求項２３】
前記ＡｕＳｎ合金層は８０％より多くＡｕを含む、請求項１５から２２までのいずれか１項記載の電子モジュール。
【請求項２４】
前記第２のＡｕ層（３５）の層厚さは前記中間層の層厚さよりも小さい、請求項１５から２３までのいずれか１項記載の電子モジュール。
【請求項１】
動作中に損失熱源となる少なくとも１つの半導体素子を半導体基板（１）の前面に配置し、前記半導体素子とは反対側の後面（ＲＳ）に後面金属化部（２）を設け、前記後面を、Ｓｎを含むはんだ層（４）を用いてはんだ付けプロセスにおいてヒートシンク（６）に熱伝導するように接続し、
前記前面と前記後面とのあいだの前記基板を通る貫通孔（ＫＬ）にも金属化部（３）を堆積し、
前記後面金属化部（２）および前記貫通孔（ＫＬ）の前記金属化部（３）に対して、順に、第１のＡｕ層（２３，３３）、ＡｕおよびＳｎとは異なる材料から成る中間層（２４，３４）、第２のＡｕ層（２５，３５）を堆積し、
ただし、前記中間層に対して、ＡｕＳｎ液相に対する拡散バリアとなり、かつ、はんだ付けプロセス中に前記第２のＡｕ層の位置に生じるＡｕＳｎ液相が前記第１のＡｕ層へ拡散することを阻止する材料を選択する、
電子モジュールの製造方法であって、
前記貫通孔の側壁では、表面（ＯＦ３）において、前記第２のＡｕ層（３５）を、前記基板の前記後面の前記第２のＡｕ層（２５）に比べて堆積厚さと前記はんだ層の材料に対する濡れ性とを低減して、堆積する
ことを特徴とする電子モジュールの製造方法。
【請求項２】
前記中間層（３４）の材料を、濡れ性を低減する材料として、前記第２のＡｕ層（３５）を通して、高温のもとで、前記貫通孔の側壁の前記第２のＡｕ層（３５）の前記表面（ＯＦ３）へ拡散させる、請求項１記載の電子モジュールの製造方法。
【請求項３】
前記中間層（３４）から前記第２のＡｕ層（３５）の前記表面（ＯＦ３）へ拡散された材料をそこで酸化させる、請求項１記載の電子モジュールの製造方法。
【請求項４】
前記中間層（２４）の少なくとも大部分に対して、Ｔｉ，Ｗ，Ｍｏ，Ｔａの材料またはこれらの材料の化合物のうち１つまたは複数の材料を選択し、有利には少なくとも大部分をＴｉとする、請求項１から３までのいずれか１項記載の電子モジュールの製造方法。
【請求項５】
前記中間層を少なくとも２つの部分層の形態で堆積する、請求項１から４までのいずれか１項記載の電子モジュールの製造方法。
【請求項６】
第１の部分層に対してＴｉＮを選択し、前記第１の部分層と前記第２のＡｕ層とのあいだに堆積される第２の部分層とに対し、少なくとも大部分の材料としてＴｉを選択する、請求項５記載の電子モジュールの製造方法。
【請求項７】
前記中間層（２４）を、前記基板の前記後面に、少なくとも１００ｎｍ、有利には少なくとも１５０ｎｍ、特に有利には少なくとも２００ｎｍの層厚さで堆積する、請求項１から６までのいずれか１項記載の電子モジュールの製造方法。
【請求項８】
前記第２のＡｕ層（２５）を前記第１のＡｕ層（２３）よりも小さい層厚さで堆積する、請求項１から７までのいずれか１項記載の電子モジュールの製造方法。
【請求項９】
前記第２のＡｕ層を、１６０ｎｍよりも小さい層厚さで、有利には１２０ｎｍより小さい層厚さで、特に有利には９０ｎｍより小さい層厚さで堆積する、請求項１から８までのいずれか１項記載の電子モジュールの製造方法。
【請求項１０】
前記第２のＡｕ層（２５，３５）をスパッタリングプロセスにおいて堆積する、請求項１から９までのいずれか１項記載の電子モジュールの製造方法。
【請求項１１】
前記第１のＡｕ層（２３）を少なくとも２０００ｎｍの層厚さで堆積する、請求項１から１０までのいずれか１項記載の電子モジュールの製造方法。
【請求項１２】
前記基板の中央面での前記貫通孔の側壁の前記第２のＡｕ層（３５）は、前記基板の前記後面の前記第２のＡｕ層（２５）の層厚さの５０％を超えず、有利には５０ｎｍを超えない、請求項１から１１までのいずれか１項記載の電子モジュールの製造方法。
【請求項１３】
前記貫通孔（ＫＬ）の側壁の前記第２のＡｕ層（３５）を、前記貫通孔のうち前記前面に近い半部において平均して４０ｎｍより小さい層厚さで堆積する、請求項１から１２までのいずれか１項記載の電子モジュールの製造方法。
【請求項１４】
前記後面金属化部を有する前記基板を、前記はんだプロセス前もしくは有利には前記はんだプロセス中に、少なくとも２８０゜の温度まで加熱する、請求項１から１３までのいずれか１項記載の電子モジュールの製造方法。
【請求項１５】
請求項１から１２までのいずれか１項記載の電子モジュールの製造方法によって製造される電子モジュールであって、
はんだ接続部を介してヒートシンク（６）に熱伝導するように接続されており、かつ、損失熱源としての少なくとも１つの半導体素子と金属化される貫通孔（ＫＬ）とを含む、半導体基板（１）が設けられており、
前記ヒートシンクに面する前記基板の後面（ＲＳ）に第１のＡｕ層（２３）が設けられており、
前記半導体基板から離れる方向で前記第１のＡｕ層上に次の中間層（２４）が設けられており、
前記第１のＡｕ層から離れる方向で前記中間層上に次のＡｕ‐Ｓｎ合金層（Ｌ２）が設けられており、
前記中間層（２４）はＡｕおよびＳｎとは異なる材料から成り、
前記貫通孔の側壁に、金属化部（３）として、少なくとも前記第１のＡｕ層（３３）および前記中間層（３４）および前記第２のＡｕ層（３５）を含む、後面金属化部の積層体が堆積されており、
前記貫通孔の側壁に堆積された前記第２のＡｕ層（３５）の表面は、前記中間層の材料により、前記はんだ接続部の材料に対して低減された濡れ性を有する
ことを特徴とする電子モジュール。
【請求項１６】
前記中間層はＴｉ，Ｗ，Ｍｏ，Ｔａの材料のうち１つまたは複数の材料を含み、有利には少なくとも大部分がＴｉを含む、請求項１５記載の電子モジュール。
【請求項１７】
前記中間層は少なくとも２つの部分層によって形成されている、請求項１５または１６記載の電子モジュール。
【請求項１８】
第１の部分層は少なくともその大部分がＴｉＮから成り、有利には完全にＴｉＮから成る、請求項１７記載の電子モジュール。
【請求項１９】
前記基板の中央面での前記貫通孔の側壁の前記第２のＡｕ層（３５）の層厚さは、前記基板の前記後面の前記第２のＡｕ層（２５）の層厚さの５０％を超えず、有利には層厚さは５０ｎｍを超えない、請求項１５から１８までのいずれか１項記載の電子モジュール。
【請求項２０】
前記第１のＡｕ層（２３）の層厚さは前記中間層（２４）の層厚さより大きい、請求項１５から１９までのいずれか１項記載の電子モジュール。
【請求項２１】
前記基板の前記後面上の前記第１のＡｕ層（２３）の層厚さは２０００ｎｍを上回る、請求項１５から１９までのいずれか１項記載の電子モジュール。
【請求項２２】
前記基板の前記後面上の前記中間層（２４）の層厚さは、少なくとも１００ｎｍであり、有利には少なくとも１５０ｎｍであり、特に有利には少なくとも２００ｎｍである、請求項１５から２１までのいずれか１項記載の電子モジュール。
【請求項２３】
前記ＡｕＳｎ合金層は８０％より多くＡｕを含む、請求項１５から２２までのいずれか１項記載の電子モジュール。
【請求項２４】
前記第２のＡｕ層（３５）の層厚さは前記中間層の層厚さよりも小さい、請求項１５から２３までのいずれか１項記載の電子モジュール。
【図１】
【図２】
【図３（Ａ）】
【図３（Ｂ）】
【図３（Ｃ）】
【図４】
【図５（Ａ）】
【図５（Ｂ）】
【図５（Ｃ）】
【図５（Ｄ）】
【図５（Ｅ）】
【図２】
【図３（Ａ）】
【図３（Ｂ）】
【図３（Ｃ）】
【図４】
【図５（Ａ）】
【図５（Ｂ）】
【図５（Ｃ）】
【図５（Ｄ）】
【図５（Ｅ）】
【公表番号】特表２０１３−５０５５９４（Ｐ２０１３−５０５５９４Ａ）
【公表日】平成２５年２月１４日（２０１３．２．１４）
【国際特許分類】
【出願番号】特願２０１２−５３０２２９（Ｐ２０１２−５３０２２９）
【出願日】平成２２年９月２０日（２０１０．９．２０）
【国際出願番号】ＰＣＴ／ＥＰ２０１０／０６３７７３
【国際公開番号】ＷＯ２０１１／０３６１１２
【国際公開日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（５０３０５９７９２）ユナイティッド モノリスィック セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング (3)
【氏名又は名称原語表記】Ｕｎｉｔｅｄ Ｍｏｎｏｌｉｔｈｉｃ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ
【住所又は居所原語表記】Ｗｉｌｈｅｌｍ−Ｒｕｎｇｅ−Ｓｔｒ． １１， Ｄ−８９０８１ Ｕｌｍ， Ｇｅｒｍａｎｙ
【Ｆターム（参考）】
【公表日】平成２５年２月１４日（２０１３．２．１４）
【国際特許分類】
【出願日】平成２２年９月２０日（２０１０．９．２０）
【国際出願番号】ＰＣＴ／ＥＰ２０１０／０６３７７３
【国際公開番号】ＷＯ２０１１／０３６１１２
【国際公開日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（５０３０５９７９２）ユナイティッド モノリスィック セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング (3)
【氏名又は名称原語表記】Ｕｎｉｔｅｄ Ｍｏｎｏｌｉｔｈｉｃ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ
【住所又は居所原語表記】Ｗｉｌｈｅｌｍ−Ｒｕｎｇｅ−Ｓｔｒ． １１， Ｄ−８９０８１ Ｕｌｍ， Ｇｅｒｍａｎｙ
【Ｆターム（参考）】
[ Back to top ]