【課題】目的とする方向に沿って正確に形成された細幅の導電膜を備える半導体装置を製造し得る半導体装置の製造方法、これにより製造された半導体装置、かかる半導体装置を備える表示装置および電子機器を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板２上に半導体層５と、ソース電極３と、ドレイン電極４と、を形成する工程と、半導体層５上にゲート絶縁層６を形成する工程と、ゲート絶縁層６上に一定方向へ延びる溝６１を複数形成する工程と、複数の溝６１上に液状材料を吐出しゲート電極７を形成する工程とを有し、ゲート電極７は、複数の溝６１に重なるように、この溝６１と同一方向へ延在する。 （もっと読む）

本発明の第１の好ましい実施形態において、導電性フィーチャが第１の誘電体エッチング停止層上に形成され、第２の誘電材料が導電性フィーチャ上およびその間に堆積される。第１の誘電体と第２の誘電体との間で選択的な導電性フィーチャへのバイアエッチングは、誘電体エッチング停止層上で停止し、オーバーエッチングを制限する。第２の実施形態において、複数の導電性フィーチャが減法的なパターン形成およびエッチングプロセスで形成され、誘電性充填材で満たされ、次に形成された表面が導電性フィーチャおよび誘電性充填材を同時露出する。誘電体エッチング停止層が表面に堆積させられ、次に第３の誘電体が誘電体エッチング停止層を覆う。第３の誘電体を貫通して接点がエッチングされると、この選択的エッチングは、誘電体エッチング停止層上で停止する。第２のエッチングが導電性フィーチャへの接点を作る。
（もっと読む）

【課題】半導体装置の性能を向上させることが可能な技術を提供する。
【解決手段】半導体基板１には、ＮＭＯＳトランジスタ１１，３１とＰＭＯＳトランジスタ２１，４１とが形成されている。ＮＭＯＳトランジスタ１１のゲート絶縁膜１３と、ＰＭＯＳトランジスタ２１のゲート絶縁膜２３とは、それぞれ、シリコン酸化膜及びシリコン窒化酸化膜よりも高い誘電率を有する膜から成る。ＮＭＯＳトランジスタ３１のゲート絶縁膜３３は、下層膜３３ａと、その上に積層された、ゲート電極３４と接触する上層膜３３ｂとから成る。ＮＭＯＳトランジスタ１１のゲート絶縁膜１３と、ＰＭＯＳトランジスタ２１のゲート絶縁膜２３とは異なる材料から成り、ＮＭＯＳトランジスタ１１のゲート絶縁膜１３と、ＮＭＯＳトランジスタ３１におけるゲート絶縁膜３３の上層膜３３ａとは同じ材料から成る。 （もっと読む）

【課題】 簡単な構成を採ることで、細線状素子領域に於けるソース領域及びドレイン領域からチャネル領域に向かって機械的な応力を効率良く印加し、キャリヤ移動度を向上させようとする。
【解決手段】 細線状チャネル領域４を挟んで細線状ソース領域８及び細線状ドレイン領域９が配設された細線状素子領域と、細線状ソース領域８及び細線状ドレイン領域９それぞれの少なくとも側面を覆う圧縮或いは引張の応力を発生する応力発生膜１１或いは１２とを備える。 （もっと読む）

【課題】 本発明の目的は、低価格で簡単に半導体回路の故障解析をおこなうことができる半導体解析装置およびその方法を提供することにある。
【解決手段】 半導体解析装置は、絶縁層２４および取り出し電極２６の上に液体状の絶縁物１２を塗布する手段と、塗布された絶縁物１２を膜状にする手段と、膜状にされた絶縁物１２を硬化させる手段と、を含む。また半導体解析装置は、絶縁物１２にビアホールを形成する手段と、絶縁物１２の上に導電性のパッドを形成し、かつ、取り出し電極２６とパッドとを接続する手段と、を含む。 （もっと読む）

本発明は、表面のパターン処理の方法、および制御された析出成長物を用いたビアの製造、ならびにそのような本発明による方法によって調製されたパターン化された基板に関する。本発明による方法は、上部に材料をパターン化する必要のある、少なくとも一つの表面を有する基板を提供するステップであって、前記表面は、異なる表面特性を有する少なくとも第1および第2の表面領域を有し、前記第1の領域には、さらに保護析出成長物が設置されるステップと、少なくとも前記第2の表面領域に、少なくとも一つの材料を設置するステップであって、前記設置された材料は、前記第1の表面領域には実質的に設置されないか、前記第1の表面領域に設置される場合、前記設置された材料は、前記第1の表面領域から選択的に除去されるステップと、を有する。
（もっと読む）

【課題】 良質でかつ良好な形状のサイドウォールを備えた半導体装置を形成する。
【解決手段】 ゲート電極側壁のサイドウォールを炭素含有シリコン窒化酸化膜を用いて形成する。炭素含有シリコン窒化酸化膜は、ＢＴＢＡＳと酸素を原料に用い、ＢＴＢＡＳ流量／酸素流量比を適当に設定すると共に、例えば約５３０℃等の低成膜温度のＣＶＤ法で成膜することができる。炭素含有シリコン窒化酸化膜を用いてサイドウォールを形成することで、窒素原子や炭素原子の寄与により、ＨＦ耐性向上やフリンジ容量低減を図れる。また、低温条件で成膜することにより、半導体基板内に導入されている不純物の不要な拡散が抑えられるようになる。これにより、トランジスタ特性を高めかつ安定化させ、半導体装置の高性能化、高品質化を図れるようになる。 （もっと読む）

【課題】絶縁膜の成膜方法において、シリコン原子を堆積させる第１ステップと、シリコン原子を窒化する第２ステップとを有するＡＬＤ法を用い、フラットバンド電圧及び界面準位の小さい好適な特性を有する薄い絶縁膜の成膜方法を提供する。
【解決手段】第１及び第２ステップでの成膜温度と圧力を同一とし、成膜温度を５１０℃以下の低温とし、圧力を７０Ｐａ以下、ＲＦパワーを０．１ＫＷ以上とすることでフラットバンド電圧及び界面準位の小さい好適な特性の絶縁膜が得られる。これらの好適な絶縁膜を備えた半導体装置が得られる。 （もっと読む）

【課題】 周辺回路領域に形成されるロジック回路等に不具合が発生するのを防ぐことができるフラッシュメモリセルを備えた半導体装置とその製造方法を提供すること。
【解決手段】 第１導電体２５ａのコンタクト領域CR上の第２絶縁膜２６を除去する工程と、第２絶縁膜２６の上に第２導電膜３０を形成する工程と、第１導電体２５ａのコンタクト領域CR上の第２導電膜３０を除去し、該第２導電膜３０を第２導電体３０ａとする工程と、第２導電体３０ａを覆う層間絶縁膜（第３絶縁膜）４４を形成する工程と、コンタクト領域CR上の層間絶縁膜４４に第１ホール４４ａを形成する工程と、コンタクト領域CRと電気的に接続される導電性プラグ４５ａを第１ホール４４ａ内に形成する工程と、を有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】 微細な薄膜トランジスタの製造工程において、大型基板面内で均一性良く信頼性が高いコンタクトコールおよびコンタクト配線を形成する。
【解決手段】 層間絶縁膜９に対する１０：１ ＢＨＦによるウェットエッチングに続いて、同一レジストマスク１０を用いたドライエッチングを行うことにより、層間絶縁膜９およびゲート絶縁膜４にコンタクトホール１１，１２を連続して形成する。コンタクトホール１１，１２は、層間絶縁膜９の深さ方向途中まで設けられて、表面側に広く開口するテーパ状開口部と、このテーパ状開口部に連通し、層間絶縁膜９の深さ方向途中からソース／ドレイン領域３ｃが露出するまで設けられた表面に垂直な壁面の筒状開口部とを有する。 （もっと読む）

【課題】製造工程を増加させることなく、エッチング工程においてコンタクトホールを形成するに際し、第１酸化膜と第２酸化膜との界面に切込み部が形成されず、コンタクトホールに形成される配線の断線を有効に回避することができるようにする。
【解決手段】第１酸化膜５と、この第１酸化膜５上に成膜された第２酸化膜８とを有する半導体装置において、第２酸化膜８が少なくともボロンを含む酸化シリコン膜であり、第２酸化膜８の第１酸化膜５との界面に形成される界面層８ａのボロン濃度が高く設定されている。界面層８ａのボロン濃度を高く設定することで、ウエットエッチングレートが遅くなり、両酸化膜５，８の界面に切込み部が形成されることが防止される。 （もっと読む）

【課題】 トランジスタ等の能動素子が安定に動作し、大画面化と長期にわたって安定した表示動作とを可能にする。
【解決手段】 陰極（２２２）と陽極（２３）とに狭持され、基板（２）の上方に配置された電気光学素子と、電気光学素子を駆動する能動素子（２４）と、陰極（２２２）及び陽極（２３）のうち少なくとも一方と基板（２）との間に配置された誘電率が所定の値以下の絶縁材料からなる絶縁膜（２８３、２８４）とから電気光学装置（１）を構成する。 （もっと読む）

【課題】 ダマシン配線構造体を有する半導体装置において、シールリングと配線あるいは電極パッドとの短絡発生を無くする。
【解決手段】 半導体装置の層間絶縁膜の溝側壁に形成され導電性のバリア材料膜から成る上層バリア層４、溝内に埋め込まれ配線材料膜から成るたとえば１０μｍ幅の上層シールリング配線５が設けられ、上層シールリング配線５内に混在して複数の島状の絶縁体６が形成されている。この島状の絶縁体６は、上記ダマシン配線が形成される層間絶縁膜により形成される。そして、素子形成領域に第１上層溝配線７、第２上層溝配線８等が配設され、上層バリア層４がその周囲に設けてある。ここで、上層シールリング配線５および両上層配線は共に（デュアル）ダマシン配線構造になる。 （もっと読む）

半導体デバイス構造（１０）では、Ｎ及びＰチャネルトランジスタキャリア移動度を別々に最適化するため、二つの半導体層（１６、２０）が使用される。これを決定する導電特性は、半導体の材料の種類、結晶面、配向性及び歪みの組み合わせである。シリコンゲルマニウムの半導体材料、圧縮性歪み、（１００）の結晶面及び＜１００＞の配向性を特徴とする導電特性の場合、Ｐチャネルトランジスタ（３８）においてホール移動度が向上する。また、結晶面は（１１１）であってもよく、この場合、配向性は重要ではない。Ｎ型伝導に適した基板は、Ｐ型伝導に適した（又は最適）基板とは異なる。Ｎチャネルトランジスタ（４０）は、好ましくは、引っ張り歪み、シリコン半導体材料及び（１００）面を有する。別の半導体層（１６、２０）では、Ｎ及びＰチャネルトランジスタ（３８、４０）はいずれもキャリア移動度に対し最適化される。
（もっと読む）

【課題】Ｌｏｗ−ｋ膜を層間絶縁膜として用いた半導体装置であっても、ダイシング時に発生するクラックがシールリング部へ伝播するのを抑制し、半導体装置の信頼性を向上する技術を提供する。
【解決手段】ダイシング領域側の各層にダミービア１２５，１３５，１４５，１５５，１６５を形成する。ダミービア１２５，１３５，１４５，１５５，１６５は上面からみて、縦横に等間隔に形成する。ダイシング時にクラックが発生しても、ダミービア１２５，１３５，１４５，１５５，１６５によって、クラックがシールリング部１９０にまで伝播するのを抑制することができる。その結果、回路形成領域の吸湿耐性を向上させ、信頼性の劣化を防止することができる。 （もっと読む）

【課題】感光性絶縁膜を用いたダマシン配線法により、微細で信頼性の高い多層配線構造を形成する。
【解決手段】感光性ポリシラザンを主成分とした感光性絶縁膜で第１ビアホール６を有するビアホール用絶縁膜７を形成し、全面にスピン塗布法で第２の感光性絶縁膜８を形成する。そして、フォトリソグラフィ法による露光／現像のみで上記第１ビアホール６の上部に配線溝９あるいは第２ビアホール１０を形成する。そして、この配線溝９および第２ビアホール１０に導電体材料を埋め込んでデュアルダマシン配線を形成する。ここで、感光性絶縁膜の下層に反射防止機能を有しそのまま層間絶縁膜として使用できる絶縁膜を形成する。 （もっと読む）