不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
【課題】隣接する浮遊ゲート電極間の間隔を増大させることなく、隣接する浮遊ゲート電極間の寄生容量を低減する。
【解決手段】レンチ2内に埋め込まれた埋め込み絶縁膜3の一部を除去することで、ワード線方向DWに隣接する浮遊ゲート電極6間に空隙AG1を形成し、空隙AG1は、制御ゲート電極8下に潜るようにしてトレンチ2に沿って連続して形成する。
【解決手段】レンチ2内に埋め込まれた埋め込み絶縁膜3の一部を除去することで、ワード線方向DWに隣接する浮遊ゲート電極6間に空隙AG1を形成し、空隙AG1は、制御ゲート電極8下に潜るようにしてトレンチ2に沿って連続して形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法に関する。
【背景技術】
【0002】
NAND型フラッシュメモリなどの不揮発性半導体記憶装置において、高集積化を図るために、メモリセルが微細化されると、隣接ビット線間距離が小さくなる。このため、隣接するゲート電極間の寄生容量が増大し、メモリセルトランジスタのゲート長が10nm台以下の世代では、書き込み速度の大幅な低下を招いていた。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2008−283095
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の一つの実施形態の目的は、隣接する浮遊ゲート電極間の間隔を増大させることなく、隣接する浮遊ゲート電極間の寄生容量を低減することが可能な不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法を提供することである。
【課題を解決するための手段】
【0005】
実施形態の不揮発性半導体記憶装置によれば、メモリセルと、空隙とが設けられている。メモリセルは、電極間絶縁膜を介して電荷蓄積層上に制御ゲート電極が設けられている。空隙は、ワード線方向に隣接する前記電荷蓄積層間に設けられ、前記ワード線下に潜るようにしてビット線方向に隣接するメモリセルに渡って連続して形成されている。
【図面の簡単な説明】
【0006】
【図1】図1は、第1実施形態に係る不揮発性半導体記憶装置のメモリセルの概略構成を示す斜視図である。
【図2】図2は、第2実施形態に係る不揮発性半導体記憶装置のメモリセルアレイの概略構成を示す回路図である。
【図3】図3は、図2のRA部分の概略構成を示す平面図である。
【図4】図4は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図5】図5は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図6】図6は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図7】図7は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図8】図8は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図9】図9は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図10】図10は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図11】図11は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図12】図12は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図13】図13は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図14】図14は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図15】図15は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図16】図16は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図17】図17は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図18】図18は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図19】図19は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図20】図20は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図21】図21は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図22】図22は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図23】図23は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図24】図24は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図25】図25は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図26】図26は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図27】図27は、第4実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【発明を実施するための形態】
【0007】
以下、実施形態に係る不揮発性半導体記憶装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。また、説明において上下左右等の方向は、後述する半導体基板のメモリセルが形成された側の面を上とした場合における相対的な方向を指す。すなわち、説明における方向と重力加速度方向に対しての方向とが異なる場合がある。
【0008】
(第1実施形態)
図1は、第1実施形態に係る不揮発性半導体記憶装置のメモリセルの概略構成を示す斜視図である。
図1において、半導体基板1には、ビット線方向DBにトレンチ2が形成され、半導体基板1に形成されるメモリセルのアクティブエリアが分離されている。なお、メモリセルにおけるアクティブエリアは、メモリセルに設けられたメモリトランジスタのチャネル領域および直列に接続されたメモリセル間の領域(例えばソース/ドレイン領域)を言う。また、半導体基板1の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaN、GaInAsPまたはZnSeなどから選択することができる。
【0009】
そして、トレンチ2には、埋め込み絶縁膜3が埋め込まれている。なお、埋め込み絶縁膜3は、例えば、CVD酸化膜やALD酸化膜またはCVD酸化膜やSOG酸化膜などの有機溶剤に可溶な無機ポリマーを用いることができる。なお、トレンチ2に埋め込まれる埋め込み絶縁膜の構成は必ずしも1層構造でなくてもよく、2層以上であってもよい。
【0010】
また、半導体基板1上のアクティブエリアには、トンネル絶縁膜5を介して浮遊ゲート電極6がメモリセルごとに形成されている。この浮遊ゲート電極6は電荷蓄積層として用いることができる。なお、トンネル絶縁膜5としては、例えば、熱酸化膜であってもよいし、熱酸窒化膜であってもよい。あるいは、CVD酸化膜であってもよいし、CVD酸窒化膜であってもよい。あるいは、Siを挟んだ絶縁膜であってもよいし、Siがドット状に埋め込まれた絶縁膜であってもよい。浮遊ゲート電極6は、N型不純物またはP型不純物がドーピングされた多結晶シリコンであってもよいし、Mo、Ti、W、AlまたはTaなどを用いたメタル膜あるいはポリメタル膜であってもよい。
【0011】
浮遊ゲート電極6上には、電極間絶縁膜7を介して制御ゲート電極8がワード線方向DWに形成されている。なお、制御ゲート電極8は、ワード線の一部を構成することができる。ここで、浮遊ゲート電極6と制御ゲート電極8との間のカップリング比を向上させるため、浮遊ゲート電極6の側壁に回り込むように制御ゲート電極8を形成することができる。
【0012】
制御ゲート電極8上には、シリサイド層9が形成され、シリサイド層9上には、カバー絶縁膜10が形成されている。なお、電極間絶縁膜7としては、例えば、シリコン酸化膜またはシリコン窒化膜を用いることができる。あるいは、ONO膜などのシリコン酸化膜とシリコン窒化膜との積層構造であってもよい。あるいは、酸化アルミニウムまたは酸化ハフニウムなどの高誘電率膜であってもよいし、シリコン酸化膜またはシリコン窒化膜などの低誘電率膜と高誘電率膜との積層構造であってもよい。制御ゲート電極8は、N型不純物またはP型不純物がドーピングされた多結晶シリコンであってもよい。あるいは、制御ゲート電極8は、Mo、Ti、W、AlまたはTaなどを用いたメタル膜あるいはポリメタル膜であってもよい。制御ゲート電極8としてメタル膜あるいはポリメタル膜を用いる場合、シリサイド層9はなくてもよい。シリサイド層9としては、例えば、CoSi、NiSi、PtSi、WSiまたはMoSiなどを用いることができる。また、カバー絶縁膜10としては、例えば、シリコン酸化膜を用いることができる。
【0013】
ここで、トレンチ2内に埋め込まれた埋め込み絶縁膜3の一部が除去されることで、ワード線方向DWに隣接する浮遊ゲート電極6間に空隙AG1が形成されている。空隙AG1は、トレンチ2に入り込むように形成されることで、浮遊ゲート電極6の下面よりも深い位置まで至るようにしてもよい。また、空隙AG1は、制御ゲート電極8下に潜るようにしてトレンチ2に沿って連続して形成することができる。
【0014】
また、カバー絶縁膜10は、浮遊ゲート電極6間が完全に埋め込まれないようにして制御ゲート電極8間に掛け渡される。このことで、ビット線方向DBに隣接する浮遊ゲート電極6間に空隙AG2が形成されている。なお、空隙AG2は、上下が非対称になるように形成することができ、その上端は尖塔形状を持つことができる。
【0015】
ここで、浮遊ゲート電極6間に空隙AG1、AG2(例えば、空気の比誘電率は1)を設けることにより、浮遊ゲート電極6間に絶縁体(例えば、シリコン酸化膜の比誘電率は3.9)が埋め込まれた場合に比べて浮遊ゲート電極間の寄生容量を低減することができる。このため、浮遊ゲート電極間の寄生容量に起因した隣接セル間の電界の干渉を低減することができ、セルトランジスタのしきい値電圧の分布幅を小さくすることができる。
【0016】
また、空隙AG1は、制御ゲート電極8下に潜るようにしてトレンチ2に沿って連続して形成することにより、制御ゲート電極8と半導体基板1との間のフリンジ容量を低減することができる。このため、浮遊ゲート電極6と制御ゲート電極8とのカップリング比を向上させることができ、書き込み電圧を低下させることができる。
【0017】
(第2実施形態)
図2は、第2実施形態に係る不揮発性半導体記憶装置のメモリセルアレイの概略構成を示す回路図である。
図2において、メモリセル部R1には、セルトランジスタMTがロウ方向およびカラム方向にマトリックス状に配置されている。そして、複数のセルトランジスタMTが直列に接続され、この直列回路の両端にセレクトトランジスタSTが接続されることでNANDストリングNSが構成されている。また、カラム方向にはビット線BLが配置され、ロウ方向にはワード線WLおよびセレクトゲート電極SGが配置されている。
【0018】
そして、同一カラムのNANDストリングNSは、セレクトトランジスタSTを介して同一のビット線BLに接続されている。そして、同一ロウのセルトランジスタMTは、同一のワード線WLに接続され、同一ロウのセレクトトランジスタSTは、同一のセレクトゲート電極SGに接続されることで、NANDブロックNBが構成されている。
【0019】
また、メモリセル部R1の横にはワード線引き出し部R2が設けられている。ワード線引き出し部R2には、メモリセル部R1から引き出されたワード線WLおよびセレクトゲート電極SGが配置されている。
【0020】
図3は、図2のRA部分の概略構成を示す平面図である。
図3において、ビット線方向DBにはトレンチTCが形成され、アクティブエリアAAはトレンチTCにて分離されている。また、ワード線方向DWには、ワード線WLおよびセレクトゲート電極SGが形成されている。そして、セレクトゲート電極SG間には、ビットコンタクト部R3が設けられ、ビットコンタクト部R3のアクティブエリアAA上には、ビットコンタクトBCが形成されている。また、ワード線引き出し部R2のアクティブエリアAA上には、メモリセル部R1から引き出されたワード線WLのコンタクトをとるワードコンタクトWCが設けられるとともに、メモリセル部R1から引き出されたセレクトゲート電極SGのコンタクトをとるセレクトゲートコンタクトSCが設けられている。
【0021】
そして、メモリセル部R1のトレンチTC内では、図1の埋め込み絶縁膜3の一部が除去されることで、メモリセル部R1にはトレンチ2に沿って空隙AG1が形成されている。また、ワード線引き出し部R2のトレンチTC内では、図1の埋め込み絶縁膜3が除去されないようにすることで、ワード線引き出し部R2には空隙AG1が形成されないようにされている。ここで、空隙AG1は、制御ゲート電極8下に潜るようにして隣接するメモリセルに渡って連続して形成されるとともに、セレクトゲート電極SG下において分断されている。また、ビットコンタクト部R3のトレンチTCでは、埋め戻し絶縁膜RBが空隙AG1に埋め戻されることで、ビットコンタクト部R3では空隙AG1が除去されている。
【0022】
ここで、ワード線引き出し部R2に空隙AG1が形成されないようにすることにより、ワード線引き出し部R2の広いトレンチTC上で細いワード線WLが空中に浮いたままになるのを防止することができる。このため、パターン飛びやパターン倒れなどを防止することができ、ワード線WL間でショート不良などが発生するのを抑制することができる。
【0023】
また、ビットコンタクト部R3のトレンチTCでは、埋め戻し絶縁膜RBにて空隙AG1を埋め戻す。このことにより、ビットコンタクトBCの位置が左右いずれかのトレンチTC側にずれた場合においても、ビットコンタクトBCが空隙AG1を介して基板に突き抜けるのを防止することができる。
【0024】
(第3実施形態)
図4〜図26は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、図4(b)〜図12(b)、図15(c)、図17(c)、図19(b)〜図26(b)は図3のA−A線で切断した断面図、図4(a)〜図12(a)、図16(c)、図18(c)は図3のA´−A´線で切断した断面図、図13(a)〜図15(a)、図17(a)、図19(c)〜図26(c)は図3のB−B線で切断した断面図、図13(b)、図16(a)、図18(a)は図3のB´−B´線で切断した断面図、図14(b)、図15(b)、図17(b)、図19(d)〜図26(d)は図3のC−C線で切断した断面図、図16(b)、図18(b)は図3のC´−C´線で切断した断面図、図15(d)、図17(d)、図19(a)〜図26(a)は図3のD−D線で切断した断面図、図16(d)、図18(d)は図3のD´−D´線で切断した断面図である。
【0025】
図4において、熱酸化などの方法を用いることにより、半導体基板1上にトンネル絶縁膜5を形成する。そして、CVDなどの方法を用いることにより、トンネル絶縁膜5上に浮遊ゲート電極材6´を成膜する。
【0026】
次に、図5に示すように、CVDなどの方法を用いることにより、浮遊ゲート電極材6´上にハードマスクM1を形成する。なお、ハードマスクM1としては、例えば、シリコン酸化膜またはシリコン窒化膜を用いることができる。
【0027】
次に、図6に示すように、フォトリソグラフィ技術を用いることにより、開口部K1、K1´が設けられたレジストパターンR1をハードマスクM1上に形成する。
【0028】
次に、図7に示すように、レジストパターンR1をマスクとしてハードマスクM1をパターニングした後、そのハードマスクM1をマスクとして浮遊ゲート電極材6´、トンネル絶縁膜5および半導体基板1をエッチングすることにより、半導体基板1にトレンチ2、2´を形成する。
【0029】
次に、図8に示すように、CVDまたはSOG(塗布)などの方法を用いることにより、トレンチ2、2´全体が埋め込まれるようにして埋め込み絶縁膜3をハードマスクM1上に形成する。
【0030】
次に、図9に示すように、CMPなどの方法を用いることにより、埋め込み絶縁膜3を薄膜化し、ハードマスクM1の表面を露出させる。
【0031】
次に、図10に示すように、ウェットエッチングなどの方法を用いることにより、ハードマスクM1を除去する。なお、ハードマスクM1がシリコン窒化膜の場合、ウェットエッチングの薬液はホット燐酸を用いることができる。そして、RIEなどの異方性エッチングを用いることにより、埋め込み絶縁膜3の一部を除去し、浮遊ゲート電極材6´の側壁の一部を露出させる。なお、浮遊ゲート電極材6´の側壁の一部を露出させる場合、埋め込み絶縁膜3は、トンネル絶縁膜5より上に残存させることが好ましい。また、埋め込み絶縁膜3がSOG酸化膜の場合、希フッ酸を用いたウェットエッチングにて埋め込み絶縁膜3の一部を除去するようにしてもよい。
【0032】
次に、図11に示すように、CVDなどの方法を用いることにより、浮遊ゲート電極材6´の側壁が覆われるようにして浮遊ゲート電極材6´上に電極間絶縁膜7を形成する。なお、電極間絶縁膜7は、例えば、ONO膜などの多層構造であってもよい。
【0033】
次に、図12に示すように、CVDなどの方法を用いることにより、制御ゲート電極材8´を電極間絶縁膜7上に成膜する。
【0034】
次に、図13に示すように、CVDなどの方法を用いることにより、キャップ絶縁膜11を制御ゲート電極材8´上に形成する。なお、キャップ絶縁膜11としては、例えば、シリコン酸化膜またはシリコン窒化膜を用いることができる。そして、スピンコートなどの方法を用いることにより、キャップ絶縁膜11上にレジスト膜R2を塗布する。
【0035】
次に、図14に示すように、フォトリソグラフィ技術を用いることにより、レジスト膜R2に開口部K2を形成する。
【0036】
次に、図15および図16に示すように、開口部K2が設けられたレジスト膜R2をマスクとしてキャップ絶縁膜11をパターニングした後、そのキャップ絶縁膜11をマスクとして制御ゲート電極材8´、電極間絶縁膜7および浮遊ゲート電極材6´をエッチングすることにより、メモリセルごとに分離された浮遊ゲート電極6を形成するとともに、電極間絶縁膜7を介して浮遊ゲート電極6上に配置された制御ゲート電極8およびセレクトゲート電極12をワード線方向に形成する。ここで、セレクトゲート電極12は、電極間絶縁膜7に設けられた開口部K2´を介してその下の浮遊ゲート電極6と接続される。
【0037】
ここで、例えば、埋め込み絶縁膜3および電極間絶縁膜7がシリコン酸化膜などの同様の材質の膜で構成されているものとすると、浮遊ゲート電極6の側壁の電極間絶縁膜7を縦方向にエッチングする分だけ埋め込み絶縁膜3がエッチングされる。このため、この時のトレンチ2、2´上の電極間絶縁膜7の下面から見た時の埋め込み絶縁膜3の落ち込み量Xは、トレンチ2、2´上の電極間絶縁膜7の下面から電荷蓄積層6上の電極間絶縁膜7の上面までの高さXとほぼ一致する。また、埋め込み絶縁膜3と浮遊ゲート電極材6´との選択比は100%でないので、浮遊ゲート電極材6´をエッチングする時にも埋め込み絶縁膜3がエッチングされ、埋め込み絶縁膜3はさらにα(α<X)分だけ落ち込む。
【0038】
次に、図17および図18に示すように、フォトリソグラフィ技術を用いることにより、図3のワード線引き出し部R2が覆われるようにレジストパターンR3を埋め込み絶縁膜3およびキャップ絶縁膜11上に形成する。そして、ウェットエッチングなどの方法を用いることにより、図3のメモリセル部R1の埋め込み絶縁膜3の一部をトレンチ2に沿って除去し、ワード線方向DWに隣接する浮遊ゲート電極6間に空隙AG1を形成する。この時、空隙AG1は、制御ゲート電極8下に潜るようにしてトレンチ2に沿って連続して形成することができる。また、空隙AG1は、セレクトゲート電極12下で分断されるようにして、セレクトゲート電極12下の一部では埋め込み絶縁膜3が高さ方向に完全に残るようにすることができる。
【0039】
ここで、トレンチ2上では、制御ゲート電極8下が空隙AG1で繋がるようにするため、制御ゲート電極のゲート長L分だけ埋め込み絶縁膜3を横方向にエッチングする必要がある。この時、埋め込み絶縁膜3を横方向にエッチングする場合、埋め込み絶縁膜3は両側からエッチングされる。このため、埋め込み絶縁膜3は図15の状態からL/2だけさらに落ち込む。この時の埋め込み絶縁膜3のオーバーエッチング量をβ(β<L/2)とすると、トレンチ2上の電極間絶縁膜7の上面から見た時の空隙AG1の深さDは、X+α+L/2+βとなる。
【0040】
すなわち、α<Xかつβ<L/2という条件を考慮すると、トレンチ2上の電極間絶縁膜7の上面から見た時の空隙AG1の深さDは、X+L/2≦D<2X+Lという条件を満たす。
【0041】
ここで、X+L/2≦D<2X+Lという条件を満たすように空隙AG1の深さDを設定することにより、埋め込み絶縁膜3のエッチング量を最小限に抑えつつ、制御ゲート電極8下が空隙AG1で繋がるように空隙AG1を形成することができる。このため、埋め込み絶縁膜3をエッチングする際にトンネル絶縁膜5および電極間絶縁膜7がエッチングされるのを抑制しつつ、浮遊ゲート電極6間の寄生容量に起因した隣接セル間の電界の干渉を低減することができる。
【0042】
また、埋め込み絶縁膜3のウェットエッチングを行う際に、ワード線引き出し部R2をレジストパターンR3にて覆うことにより、ワード線引き出し部R2に空隙AG1が形成されないようにすることができる。このため、ワード線引き出し部R2の広いトレンチTC上で細いワード線WLが空中に浮いたままになるのを防止することができ、パターン飛びやパターン倒れなどを防止することができる。
【0043】
次に、図19に示すように、CVDなどの方法を用いることにより、露出面全体が覆われるようにスペーサ絶縁膜13を形成する。なお、スペーサ絶縁膜13としては、例えば、シリコン酸化膜を用いることができる。
【0044】
次に、図20に示すように、プラズマCVDなどの方法を用いることにより、制御ゲート電極8間に架け渡されるようにカバー絶縁膜10を形成し、ビット線方向DBに隣接する浮遊ゲート電極6間に空隙AG2を形成する。なお、カバー絶縁膜10としては、例えば、シリコン酸化膜を用いることができる。また、制御ゲート電極8上にカバー絶縁膜10を形成する場合、空隙AG1、AG2がカバー絶縁膜10にて埋め込まれないようにするために、カバレッジの悪い条件に設定することができる。
【0045】
次に、図21に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、図3のビットコンタクト部R3のカバー絶縁膜10を除去する。
【0046】
次に、図22に示すように、CVDなどの方法を用いることにより、ビットコンタクト部R3のトレンチ2内が埋め戻されるように埋め戻し絶縁膜14をカバー絶縁膜10上に形成する。なお、埋め戻し絶縁膜14としては、例えば、シリコン酸化膜を用いることができる。
【0047】
次に、図23に示すように、CVDなどの方法を用いることにより、埋め戻し絶縁膜14上にストッパ膜15を形成する。なお、ストッパ膜15としては、例えば、シリコン窒化膜を用いることができる。
【0048】
次に、図24に示すように、CVDなどの方法を用いることにより、ストッパ膜15上に層間絶縁膜16を形成する。なお、層間絶縁膜16としては、例えば、NSG膜、PSG膜、BSG膜、BPSG膜またはHDP膜を用いることができる。そして、ストッパ膜15をストッパとしてCMPを行うことにより、層間絶縁膜16を平坦化する。
【0049】
次に、図25に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、図3のビットコンタクトBCに対応した開口部17を層間絶縁膜16に形成する。
【0050】
次に、図26に示すように、コンタクト電極18を開口部17に埋め込むことにより、図3のビットコンタクト部R3にビットコンタクトBCを形成する。なお、コンタクト電極18は、例えば、n+多結晶シリコンまたはWなどの金属を用いることができる。
【0051】
ここで、ビットコンタクト部R3のトレンチ2内を埋め戻し絶縁膜14にて埋め戻すことにより、開口部17の位置がトレンチ2側にずれた場合においても、開口部17が半導体基板1に突き抜けるのを防止することができる。
【0052】
(第4実施形態)
図27は、第4実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、図27(a)は図3のD−D線で切断した断面図、図27(b)は図3のA−A線で切断した断面図、図27(c)は図3のB−B線で切断した断面図、図27(d)は図3のC−C線で切断した断面図である。
【0053】
図27において、上述して第3実施形態では、図19の工程でスペーサ絶縁膜13を形成してから図20の工程でカバー絶縁膜10を形成する方法について説明したが、図19の工程でスペーサ絶縁膜13を形成することなく図20の工程でカバー絶縁膜10を形成するようにしてもよい。
【0054】
ここで、スペーサ絶縁膜13を省略することにより、スペーサ絶縁膜13の膜厚分だけ空隙AG1、AG2を拡大することができ、浮遊ゲート電極6間の寄生容量をより一層低減することができる。
【0055】
なお、スペーサ絶縁膜13を省略した場合、埋め戻し絶縁膜14またはストッパ膜15の膜厚を調整することにより、ビットコンタクト部R3のトレンチ2内を埋め戻すことができる。
【0056】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0057】
1 半導体基板、2、2´ トレンチ、3 埋め込み絶縁膜、5 トンネル絶縁膜、6 浮遊ゲート電極、7 電極間絶縁膜、8 制御ゲート電極、9 シリサイド層、10 カバー絶縁膜、AG1、AG2 空隙、R1 メモリセル部、R2 ワード線引き出し部、R3 ビットコンタクト部、NB NANDブロック、NS NANDストリング、BL ビット線、MT セルトランジスタ、ST セレクトトランジスタ、AA アクティブエリア、BC ビットコンタクト、WC ワードコンタクト、SC セレクトゲートコンタクト、WL ワード線、SG、12 セレクトゲート電極、RB 埋め戻し絶縁膜、6´ 浮遊ゲート電極材、8´ 制御ゲート電極材、M1 ハードマスク、R1〜R3 レジストパターン、K1、K2、K1´、K2´ 開口部、11 キャップ絶縁膜、13 スペーサ絶縁膜、14 埋め戻し絶縁膜、15 ストッパ膜、16 層間絶縁膜、17 開口部、18 コンタクト電極
【技術分野】
【0001】
本発明の実施形態は、不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法に関する。
【背景技術】
【0002】
NAND型フラッシュメモリなどの不揮発性半導体記憶装置において、高集積化を図るために、メモリセルが微細化されると、隣接ビット線間距離が小さくなる。このため、隣接するゲート電極間の寄生容量が増大し、メモリセルトランジスタのゲート長が10nm台以下の世代では、書き込み速度の大幅な低下を招いていた。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2008−283095
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の一つの実施形態の目的は、隣接する浮遊ゲート電極間の間隔を増大させることなく、隣接する浮遊ゲート電極間の寄生容量を低減することが可能な不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法を提供することである。
【課題を解決するための手段】
【0005】
実施形態の不揮発性半導体記憶装置によれば、メモリセルと、空隙とが設けられている。メモリセルは、電極間絶縁膜を介して電荷蓄積層上に制御ゲート電極が設けられている。空隙は、ワード線方向に隣接する前記電荷蓄積層間に設けられ、前記ワード線下に潜るようにしてビット線方向に隣接するメモリセルに渡って連続して形成されている。
【図面の簡単な説明】
【0006】
【図1】図1は、第1実施形態に係る不揮発性半導体記憶装置のメモリセルの概略構成を示す斜視図である。
【図2】図2は、第2実施形態に係る不揮発性半導体記憶装置のメモリセルアレイの概略構成を示す回路図である。
【図3】図3は、図2のRA部分の概略構成を示す平面図である。
【図4】図4は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図5】図5は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図6】図6は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図7】図7は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図8】図8は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図9】図9は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図10】図10は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図11】図11は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図12】図12は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図13】図13は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図14】図14は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図15】図15は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図16】図16は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図17】図17は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図18】図18は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図19】図19は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図20】図20は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図21】図21は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図22】図22は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図23】図23は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図24】図24は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図25】図25は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図26】図26は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【図27】図27は、第4実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
【発明を実施するための形態】
【0007】
以下、実施形態に係る不揮発性半導体記憶装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。また、説明において上下左右等の方向は、後述する半導体基板のメモリセルが形成された側の面を上とした場合における相対的な方向を指す。すなわち、説明における方向と重力加速度方向に対しての方向とが異なる場合がある。
【0008】
(第1実施形態)
図1は、第1実施形態に係る不揮発性半導体記憶装置のメモリセルの概略構成を示す斜視図である。
図1において、半導体基板1には、ビット線方向DBにトレンチ2が形成され、半導体基板1に形成されるメモリセルのアクティブエリアが分離されている。なお、メモリセルにおけるアクティブエリアは、メモリセルに設けられたメモリトランジスタのチャネル領域および直列に接続されたメモリセル間の領域(例えばソース/ドレイン領域)を言う。また、半導体基板1の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaN、GaInAsPまたはZnSeなどから選択することができる。
【0009】
そして、トレンチ2には、埋め込み絶縁膜3が埋め込まれている。なお、埋め込み絶縁膜3は、例えば、CVD酸化膜やALD酸化膜またはCVD酸化膜やSOG酸化膜などの有機溶剤に可溶な無機ポリマーを用いることができる。なお、トレンチ2に埋め込まれる埋め込み絶縁膜の構成は必ずしも1層構造でなくてもよく、2層以上であってもよい。
【0010】
また、半導体基板1上のアクティブエリアには、トンネル絶縁膜5を介して浮遊ゲート電極6がメモリセルごとに形成されている。この浮遊ゲート電極6は電荷蓄積層として用いることができる。なお、トンネル絶縁膜5としては、例えば、熱酸化膜であってもよいし、熱酸窒化膜であってもよい。あるいは、CVD酸化膜であってもよいし、CVD酸窒化膜であってもよい。あるいは、Siを挟んだ絶縁膜であってもよいし、Siがドット状に埋め込まれた絶縁膜であってもよい。浮遊ゲート電極6は、N型不純物またはP型不純物がドーピングされた多結晶シリコンであってもよいし、Mo、Ti、W、AlまたはTaなどを用いたメタル膜あるいはポリメタル膜であってもよい。
【0011】
浮遊ゲート電極6上には、電極間絶縁膜7を介して制御ゲート電極8がワード線方向DWに形成されている。なお、制御ゲート電極8は、ワード線の一部を構成することができる。ここで、浮遊ゲート電極6と制御ゲート電極8との間のカップリング比を向上させるため、浮遊ゲート電極6の側壁に回り込むように制御ゲート電極8を形成することができる。
【0012】
制御ゲート電極8上には、シリサイド層9が形成され、シリサイド層9上には、カバー絶縁膜10が形成されている。なお、電極間絶縁膜7としては、例えば、シリコン酸化膜またはシリコン窒化膜を用いることができる。あるいは、ONO膜などのシリコン酸化膜とシリコン窒化膜との積層構造であってもよい。あるいは、酸化アルミニウムまたは酸化ハフニウムなどの高誘電率膜であってもよいし、シリコン酸化膜またはシリコン窒化膜などの低誘電率膜と高誘電率膜との積層構造であってもよい。制御ゲート電極8は、N型不純物またはP型不純物がドーピングされた多結晶シリコンであってもよい。あるいは、制御ゲート電極8は、Mo、Ti、W、AlまたはTaなどを用いたメタル膜あるいはポリメタル膜であってもよい。制御ゲート電極8としてメタル膜あるいはポリメタル膜を用いる場合、シリサイド層9はなくてもよい。シリサイド層9としては、例えば、CoSi、NiSi、PtSi、WSiまたはMoSiなどを用いることができる。また、カバー絶縁膜10としては、例えば、シリコン酸化膜を用いることができる。
【0013】
ここで、トレンチ2内に埋め込まれた埋め込み絶縁膜3の一部が除去されることで、ワード線方向DWに隣接する浮遊ゲート電極6間に空隙AG1が形成されている。空隙AG1は、トレンチ2に入り込むように形成されることで、浮遊ゲート電極6の下面よりも深い位置まで至るようにしてもよい。また、空隙AG1は、制御ゲート電極8下に潜るようにしてトレンチ2に沿って連続して形成することができる。
【0014】
また、カバー絶縁膜10は、浮遊ゲート電極6間が完全に埋め込まれないようにして制御ゲート電極8間に掛け渡される。このことで、ビット線方向DBに隣接する浮遊ゲート電極6間に空隙AG2が形成されている。なお、空隙AG2は、上下が非対称になるように形成することができ、その上端は尖塔形状を持つことができる。
【0015】
ここで、浮遊ゲート電極6間に空隙AG1、AG2(例えば、空気の比誘電率は1)を設けることにより、浮遊ゲート電極6間に絶縁体(例えば、シリコン酸化膜の比誘電率は3.9)が埋め込まれた場合に比べて浮遊ゲート電極間の寄生容量を低減することができる。このため、浮遊ゲート電極間の寄生容量に起因した隣接セル間の電界の干渉を低減することができ、セルトランジスタのしきい値電圧の分布幅を小さくすることができる。
【0016】
また、空隙AG1は、制御ゲート電極8下に潜るようにしてトレンチ2に沿って連続して形成することにより、制御ゲート電極8と半導体基板1との間のフリンジ容量を低減することができる。このため、浮遊ゲート電極6と制御ゲート電極8とのカップリング比を向上させることができ、書き込み電圧を低下させることができる。
【0017】
(第2実施形態)
図2は、第2実施形態に係る不揮発性半導体記憶装置のメモリセルアレイの概略構成を示す回路図である。
図2において、メモリセル部R1には、セルトランジスタMTがロウ方向およびカラム方向にマトリックス状に配置されている。そして、複数のセルトランジスタMTが直列に接続され、この直列回路の両端にセレクトトランジスタSTが接続されることでNANDストリングNSが構成されている。また、カラム方向にはビット線BLが配置され、ロウ方向にはワード線WLおよびセレクトゲート電極SGが配置されている。
【0018】
そして、同一カラムのNANDストリングNSは、セレクトトランジスタSTを介して同一のビット線BLに接続されている。そして、同一ロウのセルトランジスタMTは、同一のワード線WLに接続され、同一ロウのセレクトトランジスタSTは、同一のセレクトゲート電極SGに接続されることで、NANDブロックNBが構成されている。
【0019】
また、メモリセル部R1の横にはワード線引き出し部R2が設けられている。ワード線引き出し部R2には、メモリセル部R1から引き出されたワード線WLおよびセレクトゲート電極SGが配置されている。
【0020】
図3は、図2のRA部分の概略構成を示す平面図である。
図3において、ビット線方向DBにはトレンチTCが形成され、アクティブエリアAAはトレンチTCにて分離されている。また、ワード線方向DWには、ワード線WLおよびセレクトゲート電極SGが形成されている。そして、セレクトゲート電極SG間には、ビットコンタクト部R3が設けられ、ビットコンタクト部R3のアクティブエリアAA上には、ビットコンタクトBCが形成されている。また、ワード線引き出し部R2のアクティブエリアAA上には、メモリセル部R1から引き出されたワード線WLのコンタクトをとるワードコンタクトWCが設けられるとともに、メモリセル部R1から引き出されたセレクトゲート電極SGのコンタクトをとるセレクトゲートコンタクトSCが設けられている。
【0021】
そして、メモリセル部R1のトレンチTC内では、図1の埋め込み絶縁膜3の一部が除去されることで、メモリセル部R1にはトレンチ2に沿って空隙AG1が形成されている。また、ワード線引き出し部R2のトレンチTC内では、図1の埋め込み絶縁膜3が除去されないようにすることで、ワード線引き出し部R2には空隙AG1が形成されないようにされている。ここで、空隙AG1は、制御ゲート電極8下に潜るようにして隣接するメモリセルに渡って連続して形成されるとともに、セレクトゲート電極SG下において分断されている。また、ビットコンタクト部R3のトレンチTCでは、埋め戻し絶縁膜RBが空隙AG1に埋め戻されることで、ビットコンタクト部R3では空隙AG1が除去されている。
【0022】
ここで、ワード線引き出し部R2に空隙AG1が形成されないようにすることにより、ワード線引き出し部R2の広いトレンチTC上で細いワード線WLが空中に浮いたままになるのを防止することができる。このため、パターン飛びやパターン倒れなどを防止することができ、ワード線WL間でショート不良などが発生するのを抑制することができる。
【0023】
また、ビットコンタクト部R3のトレンチTCでは、埋め戻し絶縁膜RBにて空隙AG1を埋め戻す。このことにより、ビットコンタクトBCの位置が左右いずれかのトレンチTC側にずれた場合においても、ビットコンタクトBCが空隙AG1を介して基板に突き抜けるのを防止することができる。
【0024】
(第3実施形態)
図4〜図26は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、図4(b)〜図12(b)、図15(c)、図17(c)、図19(b)〜図26(b)は図3のA−A線で切断した断面図、図4(a)〜図12(a)、図16(c)、図18(c)は図3のA´−A´線で切断した断面図、図13(a)〜図15(a)、図17(a)、図19(c)〜図26(c)は図3のB−B線で切断した断面図、図13(b)、図16(a)、図18(a)は図3のB´−B´線で切断した断面図、図14(b)、図15(b)、図17(b)、図19(d)〜図26(d)は図3のC−C線で切断した断面図、図16(b)、図18(b)は図3のC´−C´線で切断した断面図、図15(d)、図17(d)、図19(a)〜図26(a)は図3のD−D線で切断した断面図、図16(d)、図18(d)は図3のD´−D´線で切断した断面図である。
【0025】
図4において、熱酸化などの方法を用いることにより、半導体基板1上にトンネル絶縁膜5を形成する。そして、CVDなどの方法を用いることにより、トンネル絶縁膜5上に浮遊ゲート電極材6´を成膜する。
【0026】
次に、図5に示すように、CVDなどの方法を用いることにより、浮遊ゲート電極材6´上にハードマスクM1を形成する。なお、ハードマスクM1としては、例えば、シリコン酸化膜またはシリコン窒化膜を用いることができる。
【0027】
次に、図6に示すように、フォトリソグラフィ技術を用いることにより、開口部K1、K1´が設けられたレジストパターンR1をハードマスクM1上に形成する。
【0028】
次に、図7に示すように、レジストパターンR1をマスクとしてハードマスクM1をパターニングした後、そのハードマスクM1をマスクとして浮遊ゲート電極材6´、トンネル絶縁膜5および半導体基板1をエッチングすることにより、半導体基板1にトレンチ2、2´を形成する。
【0029】
次に、図8に示すように、CVDまたはSOG(塗布)などの方法を用いることにより、トレンチ2、2´全体が埋め込まれるようにして埋め込み絶縁膜3をハードマスクM1上に形成する。
【0030】
次に、図9に示すように、CMPなどの方法を用いることにより、埋め込み絶縁膜3を薄膜化し、ハードマスクM1の表面を露出させる。
【0031】
次に、図10に示すように、ウェットエッチングなどの方法を用いることにより、ハードマスクM1を除去する。なお、ハードマスクM1がシリコン窒化膜の場合、ウェットエッチングの薬液はホット燐酸を用いることができる。そして、RIEなどの異方性エッチングを用いることにより、埋め込み絶縁膜3の一部を除去し、浮遊ゲート電極材6´の側壁の一部を露出させる。なお、浮遊ゲート電極材6´の側壁の一部を露出させる場合、埋め込み絶縁膜3は、トンネル絶縁膜5より上に残存させることが好ましい。また、埋め込み絶縁膜3がSOG酸化膜の場合、希フッ酸を用いたウェットエッチングにて埋め込み絶縁膜3の一部を除去するようにしてもよい。
【0032】
次に、図11に示すように、CVDなどの方法を用いることにより、浮遊ゲート電極材6´の側壁が覆われるようにして浮遊ゲート電極材6´上に電極間絶縁膜7を形成する。なお、電極間絶縁膜7は、例えば、ONO膜などの多層構造であってもよい。
【0033】
次に、図12に示すように、CVDなどの方法を用いることにより、制御ゲート電極材8´を電極間絶縁膜7上に成膜する。
【0034】
次に、図13に示すように、CVDなどの方法を用いることにより、キャップ絶縁膜11を制御ゲート電極材8´上に形成する。なお、キャップ絶縁膜11としては、例えば、シリコン酸化膜またはシリコン窒化膜を用いることができる。そして、スピンコートなどの方法を用いることにより、キャップ絶縁膜11上にレジスト膜R2を塗布する。
【0035】
次に、図14に示すように、フォトリソグラフィ技術を用いることにより、レジスト膜R2に開口部K2を形成する。
【0036】
次に、図15および図16に示すように、開口部K2が設けられたレジスト膜R2をマスクとしてキャップ絶縁膜11をパターニングした後、そのキャップ絶縁膜11をマスクとして制御ゲート電極材8´、電極間絶縁膜7および浮遊ゲート電極材6´をエッチングすることにより、メモリセルごとに分離された浮遊ゲート電極6を形成するとともに、電極間絶縁膜7を介して浮遊ゲート電極6上に配置された制御ゲート電極8およびセレクトゲート電極12をワード線方向に形成する。ここで、セレクトゲート電極12は、電極間絶縁膜7に設けられた開口部K2´を介してその下の浮遊ゲート電極6と接続される。
【0037】
ここで、例えば、埋め込み絶縁膜3および電極間絶縁膜7がシリコン酸化膜などの同様の材質の膜で構成されているものとすると、浮遊ゲート電極6の側壁の電極間絶縁膜7を縦方向にエッチングする分だけ埋め込み絶縁膜3がエッチングされる。このため、この時のトレンチ2、2´上の電極間絶縁膜7の下面から見た時の埋め込み絶縁膜3の落ち込み量Xは、トレンチ2、2´上の電極間絶縁膜7の下面から電荷蓄積層6上の電極間絶縁膜7の上面までの高さXとほぼ一致する。また、埋め込み絶縁膜3と浮遊ゲート電極材6´との選択比は100%でないので、浮遊ゲート電極材6´をエッチングする時にも埋め込み絶縁膜3がエッチングされ、埋め込み絶縁膜3はさらにα(α<X)分だけ落ち込む。
【0038】
次に、図17および図18に示すように、フォトリソグラフィ技術を用いることにより、図3のワード線引き出し部R2が覆われるようにレジストパターンR3を埋め込み絶縁膜3およびキャップ絶縁膜11上に形成する。そして、ウェットエッチングなどの方法を用いることにより、図3のメモリセル部R1の埋め込み絶縁膜3の一部をトレンチ2に沿って除去し、ワード線方向DWに隣接する浮遊ゲート電極6間に空隙AG1を形成する。この時、空隙AG1は、制御ゲート電極8下に潜るようにしてトレンチ2に沿って連続して形成することができる。また、空隙AG1は、セレクトゲート電極12下で分断されるようにして、セレクトゲート電極12下の一部では埋め込み絶縁膜3が高さ方向に完全に残るようにすることができる。
【0039】
ここで、トレンチ2上では、制御ゲート電極8下が空隙AG1で繋がるようにするため、制御ゲート電極のゲート長L分だけ埋め込み絶縁膜3を横方向にエッチングする必要がある。この時、埋め込み絶縁膜3を横方向にエッチングする場合、埋め込み絶縁膜3は両側からエッチングされる。このため、埋め込み絶縁膜3は図15の状態からL/2だけさらに落ち込む。この時の埋め込み絶縁膜3のオーバーエッチング量をβ(β<L/2)とすると、トレンチ2上の電極間絶縁膜7の上面から見た時の空隙AG1の深さDは、X+α+L/2+βとなる。
【0040】
すなわち、α<Xかつβ<L/2という条件を考慮すると、トレンチ2上の電極間絶縁膜7の上面から見た時の空隙AG1の深さDは、X+L/2≦D<2X+Lという条件を満たす。
【0041】
ここで、X+L/2≦D<2X+Lという条件を満たすように空隙AG1の深さDを設定することにより、埋め込み絶縁膜3のエッチング量を最小限に抑えつつ、制御ゲート電極8下が空隙AG1で繋がるように空隙AG1を形成することができる。このため、埋め込み絶縁膜3をエッチングする際にトンネル絶縁膜5および電極間絶縁膜7がエッチングされるのを抑制しつつ、浮遊ゲート電極6間の寄生容量に起因した隣接セル間の電界の干渉を低減することができる。
【0042】
また、埋め込み絶縁膜3のウェットエッチングを行う際に、ワード線引き出し部R2をレジストパターンR3にて覆うことにより、ワード線引き出し部R2に空隙AG1が形成されないようにすることができる。このため、ワード線引き出し部R2の広いトレンチTC上で細いワード線WLが空中に浮いたままになるのを防止することができ、パターン飛びやパターン倒れなどを防止することができる。
【0043】
次に、図19に示すように、CVDなどの方法を用いることにより、露出面全体が覆われるようにスペーサ絶縁膜13を形成する。なお、スペーサ絶縁膜13としては、例えば、シリコン酸化膜を用いることができる。
【0044】
次に、図20に示すように、プラズマCVDなどの方法を用いることにより、制御ゲート電極8間に架け渡されるようにカバー絶縁膜10を形成し、ビット線方向DBに隣接する浮遊ゲート電極6間に空隙AG2を形成する。なお、カバー絶縁膜10としては、例えば、シリコン酸化膜を用いることができる。また、制御ゲート電極8上にカバー絶縁膜10を形成する場合、空隙AG1、AG2がカバー絶縁膜10にて埋め込まれないようにするために、カバレッジの悪い条件に設定することができる。
【0045】
次に、図21に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、図3のビットコンタクト部R3のカバー絶縁膜10を除去する。
【0046】
次に、図22に示すように、CVDなどの方法を用いることにより、ビットコンタクト部R3のトレンチ2内が埋め戻されるように埋め戻し絶縁膜14をカバー絶縁膜10上に形成する。なお、埋め戻し絶縁膜14としては、例えば、シリコン酸化膜を用いることができる。
【0047】
次に、図23に示すように、CVDなどの方法を用いることにより、埋め戻し絶縁膜14上にストッパ膜15を形成する。なお、ストッパ膜15としては、例えば、シリコン窒化膜を用いることができる。
【0048】
次に、図24に示すように、CVDなどの方法を用いることにより、ストッパ膜15上に層間絶縁膜16を形成する。なお、層間絶縁膜16としては、例えば、NSG膜、PSG膜、BSG膜、BPSG膜またはHDP膜を用いることができる。そして、ストッパ膜15をストッパとしてCMPを行うことにより、層間絶縁膜16を平坦化する。
【0049】
次に、図25に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、図3のビットコンタクトBCに対応した開口部17を層間絶縁膜16に形成する。
【0050】
次に、図26に示すように、コンタクト電極18を開口部17に埋め込むことにより、図3のビットコンタクト部R3にビットコンタクトBCを形成する。なお、コンタクト電極18は、例えば、n+多結晶シリコンまたはWなどの金属を用いることができる。
【0051】
ここで、ビットコンタクト部R3のトレンチ2内を埋め戻し絶縁膜14にて埋め戻すことにより、開口部17の位置がトレンチ2側にずれた場合においても、開口部17が半導体基板1に突き抜けるのを防止することができる。
【0052】
(第4実施形態)
図27は、第4実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、図27(a)は図3のD−D線で切断した断面図、図27(b)は図3のA−A線で切断した断面図、図27(c)は図3のB−B線で切断した断面図、図27(d)は図3のC−C線で切断した断面図である。
【0053】
図27において、上述して第3実施形態では、図19の工程でスペーサ絶縁膜13を形成してから図20の工程でカバー絶縁膜10を形成する方法について説明したが、図19の工程でスペーサ絶縁膜13を形成することなく図20の工程でカバー絶縁膜10を形成するようにしてもよい。
【0054】
ここで、スペーサ絶縁膜13を省略することにより、スペーサ絶縁膜13の膜厚分だけ空隙AG1、AG2を拡大することができ、浮遊ゲート電極6間の寄生容量をより一層低減することができる。
【0055】
なお、スペーサ絶縁膜13を省略した場合、埋め戻し絶縁膜14またはストッパ膜15の膜厚を調整することにより、ビットコンタクト部R3のトレンチ2内を埋め戻すことができる。
【0056】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0057】
1 半導体基板、2、2´ トレンチ、3 埋め込み絶縁膜、5 トンネル絶縁膜、6 浮遊ゲート電極、7 電極間絶縁膜、8 制御ゲート電極、9 シリサイド層、10 カバー絶縁膜、AG1、AG2 空隙、R1 メモリセル部、R2 ワード線引き出し部、R3 ビットコンタクト部、NB NANDブロック、NS NANDストリング、BL ビット線、MT セルトランジスタ、ST セレクトトランジスタ、AA アクティブエリア、BC ビットコンタクト、WC ワードコンタクト、SC セレクトゲートコンタクト、WL ワード線、SG、12 セレクトゲート電極、RB 埋め戻し絶縁膜、6´ 浮遊ゲート電極材、8´ 制御ゲート電極材、M1 ハードマスク、R1〜R3 レジストパターン、K1、K2、K1´、K2´ 開口部、11 キャップ絶縁膜、13 スペーサ絶縁膜、14 埋め戻し絶縁膜、15 ストッパ膜、16 層間絶縁膜、17 開口部、18 コンタクト電極
【特許請求の範囲】
【請求項1】
電極間絶縁膜を介して電荷蓄積層上に制御ゲート電極が設けられたメモリセルと、
ワード線方向に隣接する前記電荷蓄積層間に設けられ、前記ワード線下に潜るようにしてビット線方向に隣接するメモリセルに渡って連続して形成された空隙とを備えることを特徴とする不揮発性半導体記憶装置。
【請求項2】
前記空隙は、前記メモリセルのアクティブエリアを分離するトレンチに沿って形成されていることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
【請求項3】
前記制御ゲート電極のゲート長をL、前記トレンチ上の前記電極間絶縁膜の下面から前記電荷蓄積層上の前記電極間絶縁膜の上面までの高さをXとすると、前記トレンチ上の前記電極間絶縁膜の上面から見た時の前記空隙の深さDは、X+L/2≦D<2X+Lという条件を満たすことを特徴とする請求項2に記載の不揮発性半導体記憶装置。
【請求項4】
前記空隙は、前記電荷蓄積層の下面よりも深い位置まで至っていることを特徴とする請求項1から3のいずれか1項に記載の不揮発性半導体記憶装置。
【請求項5】
前記メモリセルのアクティブエリアを前記ビット線に接続するセレクトゲート電極を備え、
前記空隙は、前記セレクトゲート電極下で分断されていることを特徴とする1から4のいずれか1項に記載の不揮発性半導体記憶装置。
【請求項6】
前記メモリセルから引き出されたワード線が配置されたワード線引き出し部をさらに備え、
前記ワード線引き出し部のアクティブエリアを分離するトレンチ上では前記埋め込み絶縁膜と前記電極間絶縁膜が接していることを特徴とする請求項1から5のいずれか1項に記載の不揮発性半導体記憶装置。
【請求項7】
ビットコンタクトが形成されるビットコンタクト部をさらに備え、
前記ビットコンタクト部のアクティブエリアを分離するトレンチ内に形成された空隙を埋め戻す埋め戻し絶縁膜をさらに備えることを特徴とする請求項1から6のいずれか1項に記載の不揮発性半導体記憶装置。
【請求項8】
半導体基板上にトンネル絶縁膜を介して浮遊ゲート電極材を成膜する工程と、
前記浮遊ゲート電極材および前記トンネル絶縁膜を介して前記半導体基板にトレンチをビット線方向に形成する工程と、
前記トレンチ内に埋め込み絶縁膜を形成する工程と、
前記埋め込み絶縁膜および前記浮遊ゲート電極材上に電極間絶縁膜を形成する工程と、
前記電極間絶縁膜上に制御ゲート電極材を成膜する工程と、
前記制御ゲート電極材、前記電極間絶縁膜および前記浮遊ゲート電極材をパターニングすることにより、メモリセルごとに分離された浮遊ゲート電極を形成するとともに、前記浮遊ゲート電極上に配置された制御ゲート電極をワード線方向に形成する工程と、
前記トレンチ内に埋め込まれた埋め込み絶縁膜の少なくとも一部を除去することで、前記ワード線下に潜るようにして前記トレンチに沿って配置された空隙を、前記ワード線方向に隣接する前記電荷蓄積層間に形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項9】
前記トレンチ内に埋め込まれた埋め込み絶縁膜の少なくとも一部を除去する時に、前記メモリセルから引き出されたワード線が配置されるワード線引き出し部をレジストで覆うことを特徴とする請求項8に記載の不揮発性半導体記憶装置の製造方法。
【請求項10】
前記トレンチ内に埋め込まれた埋め込み絶縁膜の少なくとも一部を除去した後、ビットコンタクトが形成されるビットコンタクト部のアクティブエリアを分離するトレンチ内に形成された空隙を埋め戻し絶縁膜にて埋め戻す工程をさらに備えることを特徴とする請求項8または9に記載の不揮発性半導体記憶装置の製造方法。
【請求項1】
電極間絶縁膜を介して電荷蓄積層上に制御ゲート電極が設けられたメモリセルと、
ワード線方向に隣接する前記電荷蓄積層間に設けられ、前記ワード線下に潜るようにしてビット線方向に隣接するメモリセルに渡って連続して形成された空隙とを備えることを特徴とする不揮発性半導体記憶装置。
【請求項2】
前記空隙は、前記メモリセルのアクティブエリアを分離するトレンチに沿って形成されていることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
【請求項3】
前記制御ゲート電極のゲート長をL、前記トレンチ上の前記電極間絶縁膜の下面から前記電荷蓄積層上の前記電極間絶縁膜の上面までの高さをXとすると、前記トレンチ上の前記電極間絶縁膜の上面から見た時の前記空隙の深さDは、X+L/2≦D<2X+Lという条件を満たすことを特徴とする請求項2に記載の不揮発性半導体記憶装置。
【請求項4】
前記空隙は、前記電荷蓄積層の下面よりも深い位置まで至っていることを特徴とする請求項1から3のいずれか1項に記載の不揮発性半導体記憶装置。
【請求項5】
前記メモリセルのアクティブエリアを前記ビット線に接続するセレクトゲート電極を備え、
前記空隙は、前記セレクトゲート電極下で分断されていることを特徴とする1から4のいずれか1項に記載の不揮発性半導体記憶装置。
【請求項6】
前記メモリセルから引き出されたワード線が配置されたワード線引き出し部をさらに備え、
前記ワード線引き出し部のアクティブエリアを分離するトレンチ上では前記埋め込み絶縁膜と前記電極間絶縁膜が接していることを特徴とする請求項1から5のいずれか1項に記載の不揮発性半導体記憶装置。
【請求項7】
ビットコンタクトが形成されるビットコンタクト部をさらに備え、
前記ビットコンタクト部のアクティブエリアを分離するトレンチ内に形成された空隙を埋め戻す埋め戻し絶縁膜をさらに備えることを特徴とする請求項1から6のいずれか1項に記載の不揮発性半導体記憶装置。
【請求項8】
半導体基板上にトンネル絶縁膜を介して浮遊ゲート電極材を成膜する工程と、
前記浮遊ゲート電極材および前記トンネル絶縁膜を介して前記半導体基板にトレンチをビット線方向に形成する工程と、
前記トレンチ内に埋め込み絶縁膜を形成する工程と、
前記埋め込み絶縁膜および前記浮遊ゲート電極材上に電極間絶縁膜を形成する工程と、
前記電極間絶縁膜上に制御ゲート電極材を成膜する工程と、
前記制御ゲート電極材、前記電極間絶縁膜および前記浮遊ゲート電極材をパターニングすることにより、メモリセルごとに分離された浮遊ゲート電極を形成するとともに、前記浮遊ゲート電極上に配置された制御ゲート電極をワード線方向に形成する工程と、
前記トレンチ内に埋め込まれた埋め込み絶縁膜の少なくとも一部を除去することで、前記ワード線下に潜るようにして前記トレンチに沿って配置された空隙を、前記ワード線方向に隣接する前記電荷蓄積層間に形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項9】
前記トレンチ内に埋め込まれた埋め込み絶縁膜の少なくとも一部を除去する時に、前記メモリセルから引き出されたワード線が配置されるワード線引き出し部をレジストで覆うことを特徴とする請求項8に記載の不揮発性半導体記憶装置の製造方法。
【請求項10】
前記トレンチ内に埋め込まれた埋め込み絶縁膜の少なくとも一部を除去した後、ビットコンタクトが形成されるビットコンタクト部のアクティブエリアを分離するトレンチ内に形成された空隙を埋め戻し絶縁膜にて埋め戻す工程をさらに備えることを特徴とする請求項8または9に記載の不揮発性半導体記憶装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【公開番号】特開2012−109466(P2012−109466A)
【公開日】平成24年6月7日(2012.6.7)
【国際特許分類】
【出願番号】特願2010−258309(P2010−258309)
【出願日】平成22年11月18日(2010.11.18)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成24年6月7日(2012.6.7)
【国際特許分類】
【出願日】平成22年11月18日(2010.11.18)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]