【課題】 半導体装置及びその製造方法に関し、ダマシン構造を有する銅多層配線を構成するトレンチのＣＭＰ工程後に露出した低誘電率膜表面のダメージを回避して配線信頼性を確保するとともに、直列抵抗の増大を抑制する。
【解決手段】 ポーラス絶縁膜に設けた凹部に埋め込まれた第１の金属膜の少なくとも頂面を、前記ポーラス絶縁膜の頂面と整合する高さまでＺｒ及びＢを含む第２の金属膜で覆う。 （もっと読む）

【課題】配線の幅広配線部から突出した凸状配線部に形成されたビアについて、ストレスマイグレーション耐性を向上し得る半導体装置を提供する。
【解決手段】第１の配線１８と、第１の配線１８の上方に形成され、第１の配線１８に接続されたビア３８を一体的に有する第２の配線３４と、ビア３８に隣接して配置され、ビア３８と同層に形成された複数のダミービア４０ａ、４０ｂ、４０ｃ、４０ｄとを有している。 （もっと読む）

【課題】半導体装置の外部端子に加わる外力により外部端子の下方の絶縁膜にクラックが生じるのを抑制または防止する。
【解決手段】半導体基板１の主面上には複数の配線層が形成されている。この複数の配線層のうちの最上の配線層ＭＨの直下の第５配線層Ｍ５において、最上の配線層ＭＨのボンディングパッドＰＤのプローブ接触領域ＰＡの直下には、導体パターン（第５配線５Ｆ、ダミー配線およびプラグ６Ｃ）を形成しない。上記第５配線層Ｍ５において、最上の配線層ＭＨのボンディングパッドＰＤのプローブ接触領域ＰＡの直下以外の領域には、導体パターン（第５配線５Ｆ、ダミー配線およびプラグ６Ｃ）を形成する。 （もっと読む）

【課題】半導体装置の配線層の信頼性を高める。
【解決手段】層間絶縁膜３に形成した配線溝４内に、バリアメタル膜５を介して、ＣｕＭｎシード膜６及びＣｕ膜７を有する配線部１を形成した後、ＳｉＨ₄とＮＨ₃のガスに曝し、その配線部１の表面にＯを含有しないＳｉＮの保護層８を形成する。この上にキャップ膜９を形成する。キャップ膜９の形成時には、配線部１のバリアメタル膜５との界面領域にはＭｎＯ層１０が形成される一方、配線部１の上面には保護層８があることでＭｎの析出が抑制される。配線部１のＭｎ含有量を高めても、配線部１とキャップ膜９との間にＭｎを含有するバリア性の低い層が形成されることがなく、エレクトロマイグレーション耐性及びストレスマイグレーション耐性の向上を図ることができる。 （もっと読む）

【課題】複数層の埋め込み配線を有する半導体集積回路装置において、埋め込み配線と底部にて接続するプラグとその埋め込み配線との界面でのストレスマイグレーションによる導通不良を防ぐ。
【解決手段】たとえば、Ｃｕ配線３３Ｗの幅が約０．９μｍ以上かつ約１．４４μｍ未満であり、Ｃｕ配線４３の幅およびプラグ４３Ｐの径が約０．１８μｍである場合において、Ｃｕ配線３３Ｗ上にてＣｕ配線３３ＷとＣｕ配線４３とを電気的に接続するプラグ４３Ｐを２個以上配置する。 （もっと読む）

【課題】生産性を向上することができ、凹部の計測を正確に行うことができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、第一絶縁膜１１中に形成された平膜状の第一遮光膜１２と、この第一遮光膜１２の上部に設けられ、複数の凹部１３１が形成された第二絶縁膜１３とを有する。遮光膜１２は、平面視において、中心から外郭までの距離が２μｍ以上であり、遮光膜１２上に第二絶縁膜１３の複数の凹部１３１が位置する。 （もっと読む）

【課題】微細化によっても配線間ショートによる不良の発生を確実になくしつつ、ＥＭ耐性をより向上することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１上の第一の層間絶縁膜２に配線溝を形成し、その配線溝に第一のＣｕ膜４を堆積して第一のＣｕ配線５を形成し、その第一のＣｕ配線５上および第一の層間絶縁膜２上に第一のライナー膜６を形成し、その第一のライナー膜６に第一のＣｕ配線５の表面が露出するように第一のＣｕ配線５上に開口部１３を部分的に形成し、その開口部１３内に露出した第一のＣｕ配線５の表面にキャップメタル膜７を形成する。 （もっと読む）

【課題】電気ヒューズを切断する際のショートを防ぐことができる。
【解決手段】半導体装置１００は、半導体基板（不図示）上に形成され、それぞれ異なる層に形成された第１の配線１２２と、第２の配線１３４と、第１の配線１２２と第２の配線１３４の間の層に設けられ、第２の配線１３４の一端部分に接続されるとともに第１の配線１２２に接続されたビア１２８とを含む電気ヒューズ２００と、第２の配線１３４と同層に形成され、第２の配線１３４の一端部分の周囲を取り囲むように形成されたガード配線部１６０とを含む。平面視において、第２の配線１３４は、他端から一端部分の方向に延在して形成され、ガード配線部１６０は、第２の配線１３４の一端部分を中心として、当該一端部分の周囲三方を取り囲むように形成される。 （もっと読む）

【課題】Ｃｕ配線パターンの表面に自己形成されるＭｎ酸化物膜よりなるバリア膜を有する多層配線構造において、配線の寿命を向上させる。
【解決手段】Ｃｕ−Ｍｎ合金層を側壁に形成したＣｕ配線パターンの表面に、炭素および酸素源となる炭素含有膜を接触させ、熱処理により、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記炭素源からの炭素原子と酸素原子を反応させ、炭素を含むＭｎ酸化物膜をバリア膜として形成する。 （もっと読む）

【課題】高融点金属元素を含むバリアメタル膜と組みあわせてＣｕ配線パターンのバリアメタル構造を形成するＣｕ−Ｍｎ合金層において、ストレスマイグレーション耐性を向上させると同時に、Ｃｕ配線パターンの抵抗を低減する。また、さらには配線中のボイド欠陥を低減する。
【解決手段】半導体装置は、半導体基板と、前記半導体基板上方に形成された酸素を含む絶縁膜と、前記絶縁膜に形成された凹部と、前記凹部の内壁に形成された銅を含む第１の膜と、前記第１の膜上方であって、前記凹部に埋め込まれた銅を含む第２の膜と、前記第１の膜と前記第２の膜の間にマンガンを含む酸化層と、を有する。さらに、前記構造に対し、電解メッキ法で銅配線を形成し、引き続き８０℃〜１２０℃の温度で短時間の熱処理を行う。 （もっと読む）

【課題】半導体装置のボンディングパッドに加えられる外部からの、特定箇所への応力集中を緩和しつつ、半導体装置の製造容易性を向上させることを可能とする構造を備える半導体装置を提供する。
【解決手段】半導体層の上に位置する、第４メタル配線層が延びる方向と、第４配線層の上に位置する第３配線層ＭＬ３０，３７が延びる方向とが直交するように設けられている。これにより、上方に位置するボンディングパッドＢＰ１，ＢＰ２に外部から応力が加えられた場合であっても、下方に伝達された力は、互いに交差するように積層配置された第３配線層および第４配線層により、応力が全体に分散され、特定箇所への応力集中を緩和し、半導体装置の強度劣化を最小限に抑制することを可能とする。 （もっと読む）

【課題】実効的な低配線間容量を維持しつつ、高密着性かつ高い配線間絶縁信頼性を有する多層配線の形成方法を提供する。
【解決手段】本発明に係る多層配線の形成方法は、シロキサン構造を含むビア層間絶縁膜４３及び配線層間絶縁膜４４を金属配線４１ａ上に形成する第一の工程（図１［１］）と、ビア層間絶縁膜４３及び配線層間絶縁膜４４の一部に金属配線４１ａに達する凹部としてのデュアルダマシン溝４８を形成する第二の工程（図１［２］〜図２［２］）と、ビア層間絶縁膜４３及び配線層間絶縁膜４４とデュアルダマシン溝４８内で露出した金属配線４１ａとに水素プラズマ処理を施すことにより、ビア層間絶縁膜４３及び配線層間絶縁膜４４の表面に改質層４９を形成するとともに金属配線金属配線４１ａの表面を還元する第三の工程（図３［１］）と、を含むことを特徴とする。 （もっと読む）

【課題】電気抵抗率が従来のＣｕ合金膜よりも低く、且つ、バリアメタルを形成せずとも透明導電膜との間で低コンタクト抵抗の直接接続を実現でき、液晶ディスプレイなどに適用した場合に高い表示品質を与えることのできる表示装置用Ｃｕ合金膜を提供する。
【解決手段】基板上にて、透明導電膜５，４１に直接接続する表示装置用Ｃｕ合金膜２５，２６，３４であって、該Ｃｕ合金膜は、Ｇｅを０．１〜０．５原子％含有し、かつＮｉ、Ｚｎ、Ｆｅ、及びＣｏよりなる群から選択される１種以上を合計で０．１〜０．５原子％含有することを特徴とする表示装置用Ｃｕ合金膜。 （もっと読む）

【課題】 電子装置及びその製造方法に関し、エッチングストッパ膜となる絶縁膜に過度のダメージを与えることなく、塗布系の低誘電率膜との密着性をバラツキなく改善する。【解決手段】 基板９上に形成されたＳｉ−ＣＨ₂ −Ｓｉ構造を１０〜９０重量％含有するシリコンオキシカーバイドからなる第１の絶縁膜１と、第１の絶縁膜１上に形成されたポーラスシリカ系の第２の絶縁膜３とを有し、第１の絶縁膜１と第２の絶縁膜３の界面において、第１の酸素４と二重結合している炭素５を介して、第１の珪素６と、第２の珪素７と結合した第２の酸素８とが連結された構造を形成する。 （もっと読む）

【課題】同一配線層の配線間における実効誘電率の増大及び配線幅のばらつきの増加を解消しつつ、ナノホールパターンの形成時における反射率差に起因する課題と、エッチングによる配線信頼性低下の課題とを同時に解決できるようにする。
【解決手段】半導体装置は、半導体基板の主面に垂直な方向に筒状に延びる複数の空間部である第１のナノコラム型ホール１１ｂを有する第１の層間絶縁膜１１と、該第１の層間絶縁膜１１に選択的に形成された下層配線１２とを有している。下層配線１２の上部には、金属又は金属を含む材料からなるキャップ膜１２ｃが形成されている。 （もっと読む）

【課題】ＳｉＯＦ膜を含む層間絶縁膜にダマシン法で埋め込み配線を形成する半導体集積回路装置において、埋め込み配線用の配線溝を形成する際に用いるエッチングストッパ層とＳｉＯＦ膜との界面剥離を防止する。
【解決手段】ＳｉＯＦ膜２６、２９を含む層間絶縁膜をドライエッチングして形成した配線溝３２の内部にダマシン法でＣｕ配線３３を埋め込む際、上記ドライエッチングのエッチングストッパ層を構成する窒化シリコン膜２８とＳｉＯＦ膜２６との間に酸窒化シリコン膜２７を介在させ、ＳｉＯＦ膜２６中で発生した遊離のＦを酸窒化シリコン膜２７でトラップする。 （もっと読む）

【課題】
互いにパターン（平面形状）の異なる２種類以上の薄膜を積層した積層構造を形成する工程にて、１回のフォトリソグラフィ工程で夫々の薄膜形状を画定すること。
【解決手段】
基板１上に２層の薄膜３，２を順次成膜し、次に薄膜２の上面に形成された第１マスクパターン４を用いて薄膜２のエッチングを行い、第１の薄膜パターン６を形成する。その後、第１マスクパターン４を残した状態で第１マスクパターン４及び薄膜２の上に、有機材料のオフセット印刷、インクジェット印刷、又はディスペンサノズルによる追加塗布で第２マスクパターン５を形成する。最後に、薄膜３を第１マスクパターン４及び第２マスクパターン５を用いて第２の薄膜パターン７に成形し、続いて２つのマスクパターン４，５を除去する。以上の工程により、フォトリソグラフィが第１マスクパターン４を形成する１回のみに制限されるも、基板１の主面に所望の積層構造が形成される。 （もっと読む）

【課題】ビアの断線不良の発生を防止することができる、半導体装置を提供する。
【解決手段】第２層間絶縁膜７およびＳｉＣ膜６を挟んで、Ｃｕからなる下層配線４および上層配線１１ａ，１１ｂが形成されている。下層配線４と上層配線１１ａとは、Ｃｕからなるビア１２ａにより電気的に接続されている。また、下層配線４と上層配線１１ｂとは、Ｃｕからなるビア１２ｂにより電気的に接続されている。そして、下層配線４には、Ｃｕからなり、下層配線４と上層配線１１ａ，１１ｂとの電気接続に寄与しないダミービア１３が接続されている。ダミービア１３は、ビア１２ａ，１２ｂよりも小さなビア径を有している。 （もっと読む）

【課題】高速化および高集積化の双方を両立可能な半導体装置を提供する。
【解決手段】ＣＭＯＳインバータＮＴ１、ＰＴ１がスタンダードセル５１ａに含まれている。電源線は、ＣＭＯＳインバータＮＴ１、ＰＴ１に電気的に接続され、かつ下層配線３２ａ、３２ｂおよび上層配線３４ｃ、３４ｄを有している。下層配線３２ａ、３２ｂは互いに隣り合うスタンダードセル５１ａの境界に沿って境界上に延在している。上層配線３４ｃ、３４ｄは平面視において下層配線３２ａ、３２ｂよりもスタンダードセル５１ａの内側に位置している。ＣＭＯＳインバータＮＴ１、ＰＴ１は上層配線３４ｃ、３４ｄを介して下層配線３２ａ、３２ｂに電気的に接続されている。 （もっと読む）

【課題】表面が平坦なバンプ電極を有する半導体装置及び半導体装置の製造方法を提供する。
【解決手段】表面に電極パッド１３が形成された半導体チップ１１、電極パッド１３の上に配置され、半導体チップ１１と対向する上面が平面をなす上部配線層１７、上部配線層１７の上面と同一面をなし、上部配線層１７の側面と接し、半導体チップ１１の表面を被うパシベーション膜１５、上部配線層１７及び上部配線層１７の周囲のパシベーション膜１５の上に配置され、上部配線層１７と接続されたバンプ下地金属２１、及び平面をなすバンプ下地金属２１の上に側面を共有して配置され、所定の膜厚の金バンプ２５とを備える。 （もっと読む）