【課題】 半導体装置の製造に際し、より効率的な清浄化処理を行う方法を提供することである。
【解決手段】 絶縁性表面の一部に、金属からなる導電領域が露出した基板を、処理チャンバ内に搬入する。処理チャンバ内に、有機酸を、蒸気またはミストの状態で導入し、基板を清浄化する。有機酸の蒸気またはミストの導入を停止し、続いて成膜用の原料ガスを、処理チャンバ内に導入して、基板上に薄膜を形成する。 （もっと読む）

【課題】配線材料となるＣｕの拡散を防止し、配線間リークが少なく、又、凹凸が少なく、それだけ信頼性が高く、更には配線プロセスが簡略化され、コストがそれだけ低廉なものになる半導体装置を提供することである。
【解決手段】基板１と、前記基板１上に設けられたＣｕ配線層８，１９と、前記Ｃｕ配線層８，１９上に設けられた層間絶縁層９，２０とを具備する半導体装置であって、前記層間絶縁層９、２０がＣｕ拡散防止機能を有する塗布型絶縁膜である。 （もっと読む）

【課題】 エアーギャップ構造を利用したデュアルダマシン構造を有する半導体装置の製造方法を提供する。
【解決手段】 基体上にＳｉ犠牲膜４２０を堆積し、このＳｉ犠牲膜に下層配線用の溝を形成した後、この配線溝に導電性材料を埋め込み下層配線２６０とする。この下層配線と前記Ｓｉ犠牲膜上に多孔質ｌｏｗ−ｋ膜２８０とＳｉ犠牲膜４２４を順次堆積した後、これらの膜を貫通する開口部と、Ｓｉ犠牲膜４２４には上層配線用の溝とを形成し、前記開口部と配線溝に導電性材料を堆積させ上層配線２６２とする。この後Ｓｉ犠牲膜４２０、４２４をエッチングで除去し、エアーギャップ３１１，３１３を形成する。 （もっと読む）

【課題】ＳｉＣＮ膜を用いた配線構造において、ポイゾニングの発生を抑制すると共に、ＳｉＣＮ膜ストレスの影響を低減する方法を提供する。
【解決手段】本発明の半導体装置は、Ｃｕを配線用金属とする下層配線と下層配線上に形成されたＳｉＣＮ膜を備える。また、ＳｉＣＮ膜上に形成された絶縁膜内に上層配線と上層配線と同一材料から構成されるプラグを備える。さらにプラグの下部はＳｉＣＮ膜を部分的に貫通して、下層配線に接し、プラグの上部は上層配線と接している。特に、ＳｉＣＮ膜の屈折率が１．８９以上であることを特徴とする。
これにより、膜の密度が高い安定したＳｉＣＮ膜を提供出来る。よって、ＳｉＣＮ膜が空気中成分（ＮやＨ₂Ｏ等）を取り込みにくくなる。また、ストレスの経時変化を抑制し、ポイゾニング不良の発生を抑制することができる。 （もっと読む）

【課題】塗布絶縁膜を含む層間絶縁膜において、良好な層間接続が得られる接続孔を形成する。
【解決手段】半導体基板１０の一主面を覆う絶縁膜１２の上にＴｉＮ等の反射防止膜１４ｃを有する配線層１４を形成した後、配線層１４を覆って絶縁膜１６ａ〜１６ｃを含む層間絶縁膜を形成する。絶縁膜１６ａ，１６ｃは、プラズマＣＶＤ法等により形成したシリコン酸化膜からなり、絶縁膜１６ｂは、無機又は有機ＳＯＧ等の塗布絶縁膜からなる。レジスト層１８をマスクとするドライエッチング処理により配線層１４の一部に対応する接続孔２０を層間絶縁膜に形成する際に、サイドエッチが進行しやすい絶縁膜１６ｂまではＮ_２を含まないデポジション性の強い条件でエッチングを行い、その後はＮ_２を含むデポジション性の弱いい条件で絶縁膜１６ａのエッチングを行なう。 （もっと読む）

開示された一実施例によれば、複合ＭＩＭキャパシタは、半導体ダイの下部相互接続金属層に位置する下部ＭＩＭキャパシタの下部電極を含む。複合ＭＩＭキャパシタはさらに、下部層間誘電体内に位置する下部ＭＩＭキャパシタの上部電極を含み、下部層間誘電体は下部相互接続金属層を上部相互接続金属層から隔てている。上部ＭＩＭキャパシタの下部電極は、上部相互接続金属層に位置している。上部ＭＩＭキャパシタの上部電極は、上部相互接続金属層の上に位置する上部層間誘電体内に位置している。下部ＭＩＭキャパシタの上部電極は上部ＭＩＭキャパシタの下部電極に接続され、一方、下部ＭＩＭキャパシタの下部電極は上部ＭＩＭキャパシタの上部電極に接続される。
（もっと読む）

【課題】 層間絶縁膜の誘電率を低く保ちつつ、層間絶縁膜と他の絶縁膜との密着性を改善する。
【解決手段】 半導体チップ１００は、半導体基板（不図示）と、半導体基板上に形成された第一の層間絶縁膜１０６等の炭素含有絶縁膜と、下地層１０２や上地カバー膜１２４等の炭素非含有絶縁膜とを含む積層膜１５０とを含む。ここで、炭素非含有絶縁膜の端面が、炭素含有絶縁膜の端面より外側に位置している。また、炭素含有絶縁膜は、端部における炭素の組成が、内部における炭素の組成よりも低く形成される。また、炭素含有絶縁膜は、端部における膜密度が、内部における膜密度よりも高く形成される。 （もっと読む）

【課題】 プラグと配線との接続抵抗および絶縁膜の誘電率を効果的に低下させる。
【解決手段】 半導体装置１００は、半導体基板（不図示）と、半導体基板の上部に設けられ、銅含有金属により構成される第一配線１０８と、第一配線１０８の上部に設けられ、第一配線１０８に接続する導電性の第一プラグ１１４と、第一配線１０８の上部において、第一プラグ１１４が設けられた領域以外の領域に設けられたＣｕシリサイド層１１１と、第一プラグ１１４の上部に設けられたＣｕシリサイド層１１７と、第一配線１０８の側面から第一プラグ１１４の側面にわたって形成されるとともに、第一配線１０８の側面と、第一配線１０８の上部と、第一プラグ１１４の側面とを被覆する第一ポーラスＭＳＱ膜１０５と、を含む配線構造を有する。 （もっと読む）

【課題】半導体装置及びその製造方法に関し、銅配線上の酸化銅を十分に除去しつつ、水分及びＣｕ拡散防止用の絶縁膜を低誘電率絶縁材料により形成しうる半導体装置及びその製造方法を提供する。
【解決手段】表面に酸化銅膜が形成された銅配線上に、銅に対して拡散バリア性を有するシリコン化合物と、酸化銅を還元する有機化合物とを含む絶縁膜形成用組成物を塗布する工程と、熱処理により、有機化合物によって酸化銅膜を還元して除去するとともに、シリコン化合物を硬化してシリコン化合物よりなる絶縁膜を形成する工程とを有する。 （もっと読む）

【課題】半導体不良分析のための分析構造体を提供する。
【解決手段】半導体基板の所定領域に配置された複数の分析領域と、ゲート電極及び不純物領域を備えながら分析領域に配置される、アレイ構造の半導体トランジスタと、分析領域に配置されて、半導体トランジスタを横方向に連結するワードラインと、ビットライン及びビットラインと不純物領域を連結する垂直配線構造体を備えながら、半導体トランジスタの不純物領域を縦方向に連結するビットライン構造体と、を含む。この時、ビットラインは、分析領域の位置によって異なる高さであることを特徴とする。これにより、配線不良に関する早くて正確な分析が可能であるため、半導体装置の開発期間を最小化できる。 （もっと読む）

【課題】高精度の櫛型電極を有するＭＩＭキャパシタを実現する。
【解決手段】第１の層間絶縁膜中に埋設され、各々前記第１の層間絶縁膜中を相互に対向して連続的に延在し、櫛型キャパシタパターンの一部を構成する第１および第２の導体パターンと、前記第１の層間絶縁膜からビア絶縁膜を隔てて形成された第２の層間絶縁膜中に、それぞれ前記第１および第２の導体パターンに対応して埋設され、相互に対向して連続的に延在し、前記櫛型キャパシタパターンの一部を構成する第３および第４の導体パターンを含むＭＩＭキャパシタにおいて、さらに前記ビア絶縁膜中に、前記第１および第３の導体パターンに対応して連続して延在し、前記第１および第３の導体パターンを連続的に接続する第５の導体パターンと、前記第２および第４の導体パターンに対応して連続して延在し、前記第２および第４の導体パターンを連続的に接続する第６の導体パターンとを埋設する。 （もっと読む）

【課題】銅配線と、その上部の接続プラグとのコンタクト箇所の信頼性を向上させる。
【解決手段】ＣｏＷＰからなるキャップメタル３４の上部に、キャップメタル窒化層３５を設ける。キャップメタル３４およびキャップメタル窒化層３５の膜厚は、たとえば１ｎｍ〜１００ｎｍとする。キャップメタル３４の膜厚に対するキャップメタル窒化層３５の膜厚の比は、たとえば０．１〜１とする。また、ＳｉＯＣ膜１４ａの上には、ＳｉＯＣ膜１４ａの表面が窒化したＳｉＯＣＮ層１６が形成されている。ＳｉＯＣＮ層１６は、表面に窒素が偏析した領域からなる層であって、その厚みは、たとえば１ｎｍ〜１００ｎｍとする。 （もっと読む）

【課題】 上下の配線層を接続する配線接続構造の下層配線層とその上に形成される絶縁層との剥離障害を防止する。
【解決手段】 第一の配線層２１上に形成された第一の絶縁層３１に設けた第一の開口部４１と、第一の絶縁層３１上に形成された第二の絶縁層３２に設けた第二の開口部４２とは、共に円形等の内角部に鋭角部を有さない周縁で囲まれた形状に構成されている。開口形状にかかる簡単な構成を採用することで、第一の配線層２１と第一の絶縁層３１とのストレスに基づく剥離障害の発生を抑制することができる。 （もっと読む）

【課題】層間膜にＳｉＯＣ膜を用いた半導体装置の信頼性を向上することのできる技術を提供する。
【解決手段】Ｓｉ−ＣＨ_３結合とＳｉ−Ｏ結合との結合比が２.５０％未満のＳｉＯＣ膜で層間膜を形成する、あるいはＳｉＯ−Ｏ結合に対するＳｉ−ＯＨ結合の強度比が０.０００７を超える、ＳｉＯ−Ｏ結合に対する波長２２３０ｃｍ^−１におけるＳｉ−Ｈ結合の強度比が０.００５０を超える、およびＳｉＯ−Ｏ結合に対する波長２１７０ｃｍ^−１におけるＳｉ−Ｈ結合の強度比が０.００６７を超えるＳｉＯＣ膜で層間膜を形成することにより、層間膜の比誘電率を３以下とすると共に、硬度または弾性率の低下を抑えて層間膜の機械的強度の向上を図る。 （もっと読む）

【課題】 機械的特性を改善するために内部に埋め込まれたナノ層を有する低ｋ誘電体ＣＶＤ膜の形成方法を提供すること
【解決手段】 約１×１０^−１０ｍ／秒又はそれ以上の亀裂速度を有する１つ又は複数の膜（１４）と、この１つ又は複数の膜（１４）内にあるか又はそれに直接接触した少なくとも１つのナノ層（１６）を含む材料スタック（１２）が提供され、ここで少なくとも１つのナノ層（１６）は、材料スタック（１２）の亀裂速度を１×１０^−１０ｍ／秒より小さな値に減少させる。１つ又は複数の膜（１４）は、低ｋ誘電体に限定されず、金属のような材料を含むことができる。好ましい実施形態においては、約３．０又はそれ以下の有効誘電率ｋを有する低ｋ誘電体スタック（１２）が提供されるが、そのスタック（１２）の機械的特性は、少なくとも１つのナノ層（１６）を誘電体スタック（１２）内に導入することによって改善される。機械的特性の改善は、スタック（１２）内の膜の誘電率を著しく増大させることなく、また本発明の誘電体スタック（１２）に何らかの後処理ステップを施すことを必要とせずに、達成される。 （もっと読む）

【課題】低比誘電率膜を用いて形成される層間絶縁膜とこれに直接または間接的に積層して設けられる他の絶縁膜との界面付近における密着性や強度が向上された半導体装置を容易に製造することができる半導体装置の製造方法を提供する。
【解決手段】少なくとも酸素を含むとともに比誘電率が３．３以下であり、かつ、Ｃｕ膜１４が埋め込まれるＳｉＣＯ：Ｈ膜６を半導体基板１上に設ける。続けて、実質的に酸素フリーの雰囲気下に設定された処理室２０内にＳｉＣＯ：Ｈ膜６が設けられた半導体基板１を収容した後、Ａｒガスの放電によるプラズマ処理をＳｉＣＯ：Ｈ膜６に施しつつ、酸素と反応する元素を含む材料からなるＳｉＣＮ：Ｈ膜７を設けるとともに、Ｃｕ膜１４が埋め込まれるＳｉＯ₂ 膜をプラズマＣＶＤ法によりＳｉＣＮ：Ｈ膜７上に設ける。 （もっと読む）

【課題】 ゲート電極に多結晶Si/金属積層構造を用いつつ、多結晶Si/金属界面の空乏化を抑制することを目的とする。
【解決手段】
ゲート電極が上層に多結晶Si層6、下層に金属層（TiN層7）の積層構造を成して、かつ上部配線とのコンタクト部分は、上部配線がゲート積層構造の下層金属層まで到達させることで、多結晶Siと下層金属（TiN）に電位差が生じないため、空乏層が伸びることなく、ゲートに印加した電圧と同じだけゲート絶縁膜に電圧が掛かり十分なキャリアがチャネル領域に形成され、駆動電流の向上が得られる。また、ゲート加工が基本的には既存技術をそのまま適用できるため、金属ゲート電極を有する半導体装置の製造及びその技術開発が簡略化される。 （もっと読む）

【課題】 半導体装置の腐食を抑止する。
【解決手段】 本発明の半導体装置の製造方法は、半導体基板１上に第１の絶縁膜２を介して形成された第１の配線３に対して、前記半導体基板裏面から当該半導体基板１をエッチングして前記絶縁膜２を露出させる第１の開口７Ａを形成する。次に、前記第１の開口７から露出した前記絶縁膜２をエッチングして前記第１の配線３を露出させる第２の開口８を形成した後に、前記半導体基板１をエッチングして前記第１の開口７Ａの開口径を拡張し、より広い開口径を有する第１の開口７Ｂを形成する。そして、前記第１及び第２の開口７Ａ，８を介して前記第１の配線３を含む半導体基板裏面に第２の絶縁膜１０を形成した後に、前記第１の配線３を被覆する第２の絶縁膜１０をエッチングする工程を具備することを特徴とする。 （もっと読む）

【課題】 比誘電率が低いと共にリーク電流が少ない有機シリコン系膜を得易い有機シリコン系膜の形成方法を提供する。
【解決手段】 原料ガスとして少なくとも１種の有機シリコン化合物を用いた化学的気相堆積法により有機シリコン系膜を成膜するにあたり、前記有機シリコン化合物として、少なくともケイ素、水素、炭素、及び窒素を構成元素として含有していると共に、ケイ素原子と窒素原子とが互いに結合していない化合物を用いることによって、上記課題を解決した。 （もっと読む）

【課題】簡易な方法により、導電体を確実に充填して貫通電極を形成することができる半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、（１）第１支持体を基板表面側に取り付ける工程と、（２）基板をその裏面側から薄化する工程と、（３）第１支持体を基板から取り外す工程と、（４）開口部を有する第２支持体を基板裏面側に取り付ける工程と、（５）基板表面に第１絶縁膜を形成する工程と、（６）第２支持体の開口部に繋がる貫通孔を基板に形成する工程と、（５）第２絶縁膜を基板の貫通孔内部に形成する工程と、（７）基板の貫通孔内部に導電体を充填する工程を備えることを特徴とする。 （もっと読む）