【課題】簡易な方法により、導電体を確実に充填して貫通電極を形成することができる半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、（１）第１支持体を基板表面側に取り付ける工程と、（２）基板をその裏面側から薄化する工程と、（３）第１支持体を基板から取り外す工程と、（４）開口部を有する第２支持体を基板裏面側に取り付ける工程と、（５）基板表面に第１絶縁膜を形成する工程と、（６）第２支持体の開口部に繋がる貫通孔を基板に形成する工程と、（５）第２絶縁膜を基板の貫通孔内部に形成する工程と、（７）基板の貫通孔内部に導電体を充填する工程を備えることを特徴とする。 （もっと読む）

【解決課題】配線が良好なプロファイルが得られるエッチング液組成物及び、これを利用した薄膜トランジスタ表示板の製造方法を提供する。
【解決手段】本発明は、６０乃至７５重量％のリン酸、０．５乃至１５重量％の硝酸、２乃至１５重量％の酢酸及び０．１乃至１５重量％の硝酸アルミニウムを含有するエッチング液組成物及び前記エッチング液組成物を利用した薄膜トランジスタ表示板の製造方法を提供する。 （もっと読む）

【課題】 Ｌｏｗ−ｋ絶縁膜を効率的に形成する。
【解決手段】 Ｌｏｗ−ｋ材料を溶媒中に分散させて形成した前駆体溶液を下地層等の上にスピンコートし、その塗膜に対して溶媒沸点付近の温度でおよそ数分間加熱しベーク処理を行う（ステップＳ１〜Ｓ３）。そして、そのベーク処理後の塗膜上に、ＣＶＤ法を用いてＳｉＣ等でバリア膜を形成した後、その際のＣＶＤ装置から取り出すことなくそのＣＶＤ装置を用いてバリア膜越しに水素プラズマ処理を行う（ステップＳ４，Ｓ５）。 （もっと読む）

【課題】 良好な電子特性及び機械的特性を示す、多孔質の低ｋ又は超低ｋ誘電体膜を提供すること。
【解決手段】 約３．０未満の誘電率と、より度合いが大きい結晶結合相互作用と、従来技術のＳｉＣＯＨ誘電体と比べて、より多くのメチル末端基などの炭素と、より少ないメチレン、−ＣＨ_２−架橋基とを有する、共有結合三次元ネットワーク構造において、Ｓｉ、Ｃ、Ｏ及びＨの原子（以下、「ＳｉＣＯＨ」）を含む多孔質低ｋ又は超低ｋ誘電体膜が提供される。ＳｉＣＯＨ誘電体は、約１．４０未満のＣＨ_３＋ＣＨ_２伸縮についてのピーク面積と、約０．２０未満のＳｉＨ伸縮についてのピーク面積と、約２．０より大きいＳｉＣＨ_３結合についてのピーク面積と、約６０より大きいＳｉ−Ｏ−Ｓｉ結合についてのピーク面積とを含むＦＴＩＲスペクトルと、約２０％より大きい多孔度とを有するものとして特徴付けられる。 （もっと読む）

【課題】アスペクト比の高いコンタクトホールに対して、カバレッジ等の埋め込み特性を向上させ、信頼性を確保できる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０１の上に形成された絶縁膜１０２に、下層配線溝１０３を形成する。次に、下層配線溝１０３内に第１のバリアメタル膜１０４及び第１の金属膜１０５からなる下層配線１０６を形成する。次に、絶縁膜１０２の上に、拡散防止絶縁膜１０７及び層間絶縁膜１０８を順次堆積する。その後、層間絶縁膜１０８及び拡散防止絶縁膜１０７を除去し、下層配線１０３に到達するコンタクトホール１０９を形成する。次に、コンタクトホール１０９の下部領域に第２の金属膜１１０を選択的に形成する。次に、コンタクトホール１０９内の第２の金属膜１１０上に第２のバリアメタル膜１１１及び第３の金属膜１１２からなるコンタクトプラグ１１３を形成する。 （もっと読む）

【課題】 信頼性に優れた銅配線層を有する半導体装置およびその製造方法を提供する。
【解決手段】 第１の層間絶縁膜１および第１の銅配線層３の上に、拡散防止膜４、第２の層間絶縁膜５および第３の層間絶縁膜１１を順に形成し、第１の銅配線層３に至る接続孔６を形成する。また、第３の層間絶縁膜１１に接続孔６に対応する配線溝７を形成した後、接続孔６および配線溝７の内面を被覆するようにして、第３の層間絶縁膜１１の上に第２のバリアメタル膜８を形成する。接続孔６の底部における第２のバリアメタル膜８を除去し、さらに第１の銅配線層３の上面を断面で見て凹状に加工した後、ＡＬＤ法またはＣＶＤ法により、第２のバリアメタル膜８の上および第１の銅配線層３の上に、窒化タンタル、チタンおよびタングステン並びにこれらの窒化物および窒化圭化物よりなる群から選ばれる１の材料からなる膜を形成する。 （もっと読む）

【課題】相互接続構造およびセンシング構造を含む電子構造中で使用するための高い皮膜引張強さを有する低ｋ誘電体材料を提供すること。
【解決手段】この低ｋ誘電体材料は、Ｓｉ、Ｃ、ＯおよびＨ原子を含み、Ｃ原子の一部分がＳｉ−ＣＨ_３官能基として結合されており、Ｃ原子の別の部分がＳｉ−Ｒ−Ｓｉとして結合されており、Ｒが、フェニル、−［ＣＨ_２］_ｎ−（ｎは１以上）、ＨＣ＝ＣＨ、Ｃ＝ＣＨ_２、Ｃ≡Ｃまたは［Ｓ］_ｎ結合（ｎは先に定義したとおり）である。 （もっと読む）

【課題】 大容量の容量素子を小面積で実現する。
【解決手段】 半導体装置１００は、シリコン基板１０１と、シリコン基板１０１内に形成された埋込絶縁膜１０４と、シリコン基板１０１上に形成された下部配線１１３と、下部電極、容量膜、および上部電極がこの順で積層された構造を有し、埋込絶縁膜１０４に形成された凹部の壁面を覆うとともに、下部配線１１３の上部を覆い、下部配線１１３と接続され、深さ方向において、少なくとも一部が下部配線１１３の下方にまで延在する容量１２８と、を含む。半導体装置１００は、シリコン基板１０１内に形成された素子分離領域１０２で囲まれた領域に形成されたゲート電極１０８を含むトランジスタ１３５も含む。下部配線１１３は、トランジスタ１３５のゲート電極１０８と同時に形成される。 （もっと読む）

【課題】低低誘電率膜に覆われた金属配線を有する半導体装置において、金属配線からの拡散を防止する金属拡散防止膜と低誘電率膜との界面における密着性を向上させ、低誘電率膜と金属拡散防止膜とが剥離しにくい信頼性が高い半導体装置を実現できるようにする。
【解決手段】基板の上に第１の絶縁膜２１と、第２の絶縁膜２３Ａと、第３の絶縁膜２３Ｂと、ＳｉＯＣからなる第４の絶縁膜２４と、第５の絶縁膜２５が順次形成されている。第２の絶縁膜２３Ａは、Ｏと比べてＮの原子百分率の値が高いＳｉＯＣＮ膜であり、第３の絶縁膜２３ＢはＮと比べてＯの原子百分率の値が高いＳｉＯＣＮ膜である。第３の絶縁膜２３Ｂの上面には、第３の絶縁膜２３Ｂの底面と比べてＳｉに対するＯの組成比が５％以上高い表面層２３ａが形成されている （もっと読む）

【課題】 最上層を有効に利用可能な半導体装置を提供する。
【解決手段】 半導体装置１００は、トランジスタ素子および配線部等を含むシリコン基板１からなる下層ＤＬと、入出力部１０、大容量配線３０、キャパシタ４０、信号配線部５０およびパッシベーション膜８０を含む最上層ＵＬとを備える。入出力部１０、大容量配線３０、キャパシタ４０および信号配線部５０は、最上層ＵＬの面内方向に配置される。入出力部１０は、銅配線１１と、銅配線１１に接続されたアルミニウム配線１２とからなる。大容量配線３０は、銅配線３１と、銅配線３１に接続されたアルミニウム配線３２とからなる。キャパシタ４０は、銅配線４１と、絶縁膜６３と、アルミニウム配線４２とからなる。信号配線部５０は、絶縁膜６４および層間絶縁膜７４上に形成されたアルミニウム配線５１からなる。 （もっと読む）

【課題】少ない工程数で形成可能で、チップ面積の縮小が可能な構造を有する半導体装置を提供する。
【解決手段】半導体装置は、層間絶縁膜と、層間絶縁膜上に下から順に積層された第１の導電膜及び第２の導電膜よりなる配線（１０ｂ、１０ｃ）と、層間絶縁膜上に、第１の導電膜よりなる容量下部電極（６）、容量下部電極（６）の上に形成された容量絶縁膜（７）、容量絶縁膜（７）の上に形成された第２の導電膜よりなる容量上部電極（８）から構成される容量素子（１０ａ）とを備える。容量下部電極（６）の厚みは、容量上部電極（８）の厚みよりも小さく、容量下部電極の下面の層間絶縁膜には、容量下部電極に接続された下部コンタクト（５ａ）が形成されている。 （もっと読む）

【課題】エレクトロマイグレーション耐性を向上させた半導体装置およびその製造方法を提供する。
【解決手段】第１金属配線８上の層間絶縁膜１０に、第１金属配線８に達する接続孔１０ａおよび配線溝１０ｂを形成する。第１金属配線８上に予めキャップ層９ａを形成していたとしても、接続孔１０ａの形成の際に、接続孔１０ａ内のキャップ層９ａの一部あるいは全部が除去されてしまう。本発明では、接続孔１０ａを形成後に、接続孔１０ａの底部のみに選択的にキャップ層９ｂを形成する。キャップ層９ｂの形成後に、接続孔１０ａおよび配線溝１０ｂ内にバリアメタル層１７および金属層１８を埋め込んで、コンタクト１９および第２金属配線２０を形成する。 （もっと読む）

【課題】エレクトロマイグレーション耐性に優れた配線を実現する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板上の第２の層間絶縁膜２中に形成された下層配線８と、下層配線８上の第３の層間絶縁膜１１中に形成されたメタルプラグ１３と、第４の層間絶縁膜１２中に形成された上層配線１９とは、その底面及び側面が密着層とバリア層とからなるバリアメタル層によって覆われている。これにより、配線層と層間絶縁膜との間にバリアメタル層が介在するため、電流印加時のボイド発生が抑制され、配線の信頼性が向上する。 （もっと読む）

【課題】 幅の異なる銅配線上に金属キャップ層を形成する際に、幅の広い銅配線の表面を十分覆うために、金属キャップ層を形成にかける時間を長くすると、幅の細い銅配線上に形成される金属キャップ層が、配線の幅からはみ出し、ショートを引き起こす。
【解決手段】 幅の狭い銅配線の表面に金属キャップ層を形成するための時間を、幅の広い銅配線の表面に形成するための時間よりも短くする。この特徴により、幅の広い銅配線表面を十分に金属キャップで覆うことができ、幅の細い配線上に形成された金属キャップ層によるショートの発生を防止できる。 （もっと読む）

処理容器内の被処理基板に成膜する成膜方法であって、ハロゲン元素を含まない有機金属化合物からなる第１の原料ガスを前記処理容器内に供給した後、前記第１の原料ガスを前記処理容器内から除去する第１の工程と、水素または水素化合物を含む第２の原料ガスを前記処理容器内に供給した後、前記第２の原料ガスを前記処理容器内から除去する第２の工程とを繰り返してなる第１の膜成長工程と、金属ハロゲン化物からなる第３の原料ガスを前記処理容器内に供給した後、前記第３の原料ガスを前記被処理基板から除去する第３の工程と、水素または水素化合物を含む第４の原料ガスを前記処理容器内に供給した後、前記第４の原料ガスを前記処理容器内から除去する第４の工程とを繰り返してなる第２の膜成長工程からなる成膜方法を用いた。
（もっと読む）

【課題】各製造工程段階の評価が正確且つ現実的に適用できる工業製品の製造方法を提供する。
【解決手段】工業製品の実マスクによるリソグラフィ工程を利用して、被処理基体の表面に、工業製品の一部をなす実パターン１１２_j-2，１１２_j-1，１１２_j，１１２_j+1，１１２_j+2を形成する工程と、この実パターンの上に配線変更用絶縁膜を形成する工程と、この配線変更用絶縁膜の一部を実パターンの一部が露出するように選択的に除去し、複数の電位抽出用コンタクトホール１１３_j-2，１１３_j-1，１１３_j，１１３_j+1，１１３_j+2；を開口する工程と、電位抽出用コンタクトホールを介して実パターンに電気的に接続される複数の評価用引出し配線１１１_i，１１１_i+1，を形成する工程と、この評価用引出し配線を用いて、実パターンのパターン欠陥を電気的に検出する工程とを含む。 （もっと読む）

【課題】機械的強度が十分に強く、しかも、比誘電率が極めて低い絶縁膜を有する半導体装置の製造方法を提供する。
【解決手段】半導体基板上に多孔質の第１の絶縁膜３８を形成する工程と、第１の絶縁膜上に、第１の絶縁膜より密度の高い第２の絶縁膜４０を形成する工程と、第１の絶縁膜上に第２の絶縁膜が存在している状態で、電子線、紫外線又はプラズマを照射し、第１の絶縁膜を硬化させる工程とを有している。緻密性の高い第２の絶縁膜を介して第１の絶縁膜に電子線等を照射するため、第１の絶縁膜に大きなダメージが加わるのを防止しつつ、第１の絶縁膜を硬化させることができる。第１の絶縁膜にダメージが加わるのを防止することができるため、吸湿性の増大や密度の増大を防止することができ、ひいては、比誘電率の増大を防止することができる。従って、比誘電率が低く、しかも機械的強度の高い絶縁膜を有する半導体装置を提供することができる。 （もっと読む）

半導体素子が形成された基板上に金属配線を積層し、半導体素子の接続を得る多層配線構造において、多孔質絶縁膜内に微細な金属配線を形成する場合に、リーク電流が発生し隣接する配線間の絶縁性が損なわれたり、隣接する配線間の絶縁耐性が劣化することのない配線構造およびその製造方法を提供する。半導体素子が形成された基板上の金属配線構造において、層間絶縁膜と金属配線との間に、有機物を含む絶縁性バリア層４１３を形成する。この絶縁性バリア層は隣接する配線間のリーク電流を低減し、絶縁信頼性を向上させることができる。
（もっと読む）

【課題】配線間の寄生容量を十分に低減し得る半導体装置の製造方法を提供することにある。
【解決手段】半導体基板１０上に多孔質絶縁膜５４を形成する工程と、多孔質絶縁膜の表層部を緻密化する緻密化処理を行うことにより、多孔質絶縁膜５４の表層部に、多孔質絶縁膜より密度の高い緻密層５６を形成する工程とを有している。多孔質絶縁膜の表層部を緻密化する緻密化処理を行うことにより緻密層を形成するため、エッチングストッパ膜や保護膜として機能しうる良質な緻密層を極めて薄く形成することができる。従って、配線間の寄生容量を十分に低減することができる。 （もっと読む）

【課題】 低誘電率絶縁体からなる層間絶縁膜を用いた半導体装置において、機械的及び熱的な耐性を向上できるようにする。
【解決手段】 半導体装置は、半導体基板１０に形成された半導体素子と、半導体基板１０の上方に形成され、半導体素子と電気的に接続された第１の配線４１Ａと、該第１の配線４１Ａの上方に誘電率が酸化シリコンよりも低い絶縁体からなる第３の層間絶縁膜２３を介在させて形成された第２の配線４２Ａとを有している。さらに、半導体装置は、半導体基板１０上における第１の配線４１Ａ又は第２の配線４２Ａの近傍領域に形成された第１のダミー配線４１Ｂを有している。 （もっと読む）