【課題】金属配線同士が短絡することがない、信頼性の高い複数層の金属配線の形成方法を提供すること。
【解決手段】第一層目の金属配線７の側壁が露出するように最初に使用したレジストマスク６を再度露光、現像してパターニングしてレジストマスク６ａを形成し、第一層目の金属配線７の外側に空間１２を形成する。この後、第二層目の金属配線８を第一層目の金属配線７の表面と側壁に形成する。金属配線間にレジストマスク６ａが形成されているので、金属配線間に第二層目の金属配線の形成時に発生する析出物が形成されないので金属配線同士の短絡が防止され、高信頼性の金属配線が形成できる。 （もっと読む）

【課題】密着性の低い層間絶縁膜を使用する半導体装置の製造過程において、ウエハ端縁部で層間絶縁膜を含む積層膜が剥離することを防止した半導体装置の製造方法および半導体基板を得る。
【解決手段】ベベル部ＢＶ１上に形成された層間絶縁膜４を除去する際には、ラインＬ１で示す部分まで研磨を行い、層間絶縁膜４だけでなく半導体基板１の一部も除去するものとする。ラインＬ１が半導体基板１の主面となす角度αは０°よりも大きく３０°以下に設定され、半導体基板１のベベル部ＢＶ１の角度に合わせて適宜設定される。研磨ドラムＲＤは、円筒状のドラムの側面に研磨布を貼り付けて構成され、ドラムを中心軸の回りに回転させるとともに半導体基板１も面内回転させながら、研磨ドラムＲＤを半導体基板１の端縁部に押し当てることで研磨を行う。 （もっと読む）

【課題】Ｐ型ＭＯＳＦＥＴの閾値のバラつきを抑制して高品質の半導体装置を形成することができ、また、製品開発のコストを抑制することができる半導体装置の製造方法を提供する。
【解決手段】シリコン基板上１００にゲート絶縁膜１０２を形成する第１の工程と、ゲート絶縁膜１０２上に、ゲート電極１０４を構成する導電体膜１０３を、有機材料を用いた形成法によって形成する第２の工程と、導電体膜１０３が形成されたシリコン基板１００を、酸化性雰囲気である水蒸気と、還元性雰囲気である水素との混合雰囲気中で加熱する第３の工程と、を備えた半導体装置の製造方法であって、第３の工程における水蒸気に対する水素の分圧比が、炭素が酸化され、かつ、導電体膜１０４を構成する金属材料が還元される分圧であることを特徴とする。 （もっと読む）

【課題】オーバハング部分を生ぜしめることなくシード膜を形成することができるシード膜の成膜方法を提供することにある。
【解決手段】真空引き可能になされた処理容器２４内でプラズマにより金属ターゲット７０をイオン化させて金属イオンを発生させ、金属イオンを処理容器内の載置台３４上に載置した表面に凹部４を有する被処理体へバイアス電力により引き込んで凹部内を含む被処理体の表面に金属膜を形成することによりメッキ用のシード膜を形成するようにしたシード膜の成膜方法において、バイアス電力を、被処理体の表面に一旦形成された金属膜がスパッタされないような大きさに設定して金属膜を形成する成膜工程と、金属イオンを発生させないで金属膜の形成を休止する休止工程とを、交互に複数回繰り返す。 （もっと読む）

【課題】多層配線部上に形成されたＭＩＭ素子およびヒューズを具備し、所望性能のものを高い歩留りの下に作製し易い半導体装置を得ること。
【解決手段】半導体基板１０と、半導体基板に形成された回路素子２０，３０と、半導体基板上に形成されて回路素子を覆う多層配線部５０と、多層配線部上に形成された最外層間絶縁膜６０と、最外層間絶縁膜に形成されたＭＩＭ素子７０と、最外層間絶縁膜に形成されたヒューズ７５とを具備した半導体装置１００を作製するにあたり、最外層間絶縁膜に設けられた凹部に埋め込まれて最外層間絶縁膜の上面と共通の面を形成する下部電極６２と、下部電極上に形成された電気絶縁膜６４と、電気絶縁膜上に形成された上部電極６６とによってＭＩＭ素子を構成すると共に、最外層間絶縁膜に設けられた凹部に埋め込まれて最外層間絶縁膜の上面と共通の面を形成するようにして該最外層間絶縁膜にヒューズを埋め込み形成する。 （もっと読む）

【課題】Ｃｕ配線をダマシン法で形成する半導体装置及びその製造方法において、いわゆる電池効果による影響を無くし、低抵抗で信頼性の高いＣｕ配線を提供する。
【解決手段】層間絶縁膜は、第１の層間絶縁膜２０１と、第１の層間絶縁膜２０１上に形成され銅の拡散を防止する性質を有する第２の層間絶縁膜２０２とから構成される。配線溝Ｔ１の内壁の上端部を除く部分に、Ｃｕ配線を形成する銅が層間絶縁膜へ拡散することを防止するバリアメタル膜が形成される。Ｃｕ配線は、第２の層間絶縁膜２０２とその上端部において接し、これよりも下部においてはバリアメタル膜２０３により覆われている。 （もっと読む）

【課題】ＣＭＰ（化学的機械研磨）法による配線金属除去後の絶縁膜および金属配線上の変質層を除去し配線抵抗の上昇、配線間リークを抑制し、絶縁破壊耐性を向上させる半導体装置の製造方法を提供する。
【解決手段】ＣＭＰ法により金属配線１０４が埋め込まれてなる第１絶縁膜１０１への第２絶縁膜１０７の形成にあたって、前処理として、脂肪族多価カルボン酸（クエン酸、コハク酸、シュウ酸、酒石酸、マレイン酸、マロン酸、リンゴ酸）の水性溶液で洗浄するこにより変質層１０５，１０６を除去し、さらにプラズマ還元処理を行う。 （もっと読む）

【課題】製造コストを低減し、加工変換差の増加を抑制することが可能な残渣処理システムを提供する。
【解決手段】絶縁膜のドライエッチングで形成されるトレンチの中に生成される残渣を剥離液で処理する処理槽１２と、剥離液の特徴量を測定する測定ユニット１６と、絶縁膜のエッチング速度と特徴量との相関を用いて特徴量の測定値から残渣を除去する処理時間を算出する制御ユニット１０とを備える。 （もっと読む）

【課題】層間絶縁膜、特にＬｏｗ−ｋ膜を用いた場合の絶縁膜中の残留ガスによるバリアメタル等の劣化を抑制し、信頼性の高い半導体装置、その製造方法、およびパターン生成方法を提供する。
【解決手段】本発明の実施の形態に係る半導体装置１０は、半導体基板上に形成された層間絶縁膜２０と、この層間絶縁膜２０上に形成された層間絶縁膜２０よりも高い密度を有する保護膜２１と、これら層間絶縁膜２０および保護膜２１内に形成された配線１４およびダミー配線１５の少なくとも一方と、を含む配線層１１ａ〜１１ｃと、前記層間絶縁膜２０内で、前記配線１４および前記ダミー配線１５の被覆密度の合計が所定の規定値よりも低い低密度領域１７を取り囲んで他の領域と分離する分離壁（金属壁１６）と、を有する。 （もっと読む）

導電性ビアを形成する方法は、一つ以上のビアホールを基板内に形成するステップを含む。ビアホールは、単一マスク、保護層、ボンドパッド、もしくは、エッチングプロセスの間にフォトマスクが除去される場合にハードマスクとして機能する、基板のその他のフィーチャで形成され得る。ビアホールは、その表面に低誘電率（低K）誘電材料を含む誘電体コーティングの付着を促進するように構成されてもよい。障壁層が各ビアホールの表面の上に形成されてもよい。種材料（seed material）を含み得るベース層は、その後のビアホールの表面上の導電材料の選択的堆積を促進するように形成されてもよい。また、結果として得られる半導体素子、中間体構造、ならびに、これらの方法から得られる半導体素子を含むアセンブリと電子デバイスが開示される。 （もっと読む）

【課題】低い誘電率および改良された機械的性質、熱的安定性および化学的耐性を有する多孔質有機シリカガラス膜を提供する。
【解決手段】式Ｓｉ_vＯ_wＣ_xＨ_yＦ_z（ここで、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１００％、ｖは１０〜３５原子％、ｗは１０〜６５原子％、ｘは５〜３０原子％、ｙは１０〜５０原子％、およびｚは０〜１５原子％）で表わされる多孔質有機シリカガラス膜を製造する。オルガノシランおよびオルガノシロキサンからなる群より選ばれる前駆体ならびにポロゲンを含むガス状試薬を真空チャンバに導入し、ガス状試薬にエネルギーを加え、ガス状試薬の反応を生じさせて基体上に予備的な膜を堆積させる。その予備的な膜は細孔を持ち、誘電率が２．６未満である多孔質膜を得るために、実質的にすべてのポロゲンを除去される。 （もっと読む）

【課題】複数の半導体素子が集積された半導体装置にあって、それら半導体素子における電流分布の偏りを好適に抑制することのできる半導体装置を提供する。
【解決手段】半導体基板の上表面に延設されたトレンチ溝７Ａ，７Ｂと、これらトレンチ溝７Ａ，７Ｂの内部に埋め込まれたドレイン引出電極１５Ａ，１５Ｂとを備えた半導体素子を複数併設して半導体装置を構成した。こうした半導体装置において、半導体素子の形成領域Ｓ全体の下方における半導体基板の内部に、半導体素子の形成領域Ｓの下方全体にわたる面状のＮ型埋込拡散層３をドレイン引出電極１５Ａ，１５Ｂと接続された状態で埋込形成するようにした。 （もっと読む）

【課題】半導体素子における上下方向に複数の配線を形成する為に行われるＣＭＰの条件を評価する為に用いられる評価用基板を提供する。
【解決手段】基板に形成された、深さが５〜３００ｎｍでチップ面積の０．１〜９０％を占める凹部と、凹部上に形成された配線溝と、配線溝に設けられたバリア膜６とＣｕ膜７とを具備する評価用パターンを有する基板を作成する。この基板のＣＭＰ研磨を行い、研磨残りの有無を電気的に評価し、最適な研磨時間を求める。 （もっと読む）

【課題】ＤＲＡＭ部とロジック部とが並設されている構造で生産性を向上させることができる集積回路装置を提供する。
【解決手段】複数の容量素子１３０の上部電極１１８を従来から必須の上部容量配線１２２ａで接続することにより、複数の容量素子１３０の上部電極１１８を接続するために専用の製造工程や専用の製造設備が必要ないので生産性を向上させることができる。 （もっと読む）

【課題】 ＮＢＴＩ劣化を抑制することのできるトランジスタ構造を有する半導体装置を提供する。
【解決手段】 半導体装置は、ｎ型領域を有するシリコン基板と、ｎ型領域上に、窒素を含む酸化シリコンを用いて形成されたゲート絶縁膜と、ホウ素を含むシリコンを用いて、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極両側の前記シリコン基板内に形成されたｐ型ソース／ドレイン領域と、酸化シリコン層と窒化シリコン層との積層を用いて、ゲート電極の側壁上に形成されたサイドウォールスペーサと、ゲート電極、サイドウォールスペーサを覆い、平坦化された表面を有する層間絶縁膜と、層間絶縁膜の平坦化された表面から内部に向って形成された配線用凹部と、凹部を埋める、ＴａまたはＴｉで形成された下地バリア層とその上の銅領域を含む銅配線と、を有することを特徴とする。 （もっと読む）

【課題】 キャパシタを形成するために必要となる追加工程数がより少ない半導体装置を提供する。
【解決手段】 層間絶縁膜に、第１の用凹部及び配線溝が形成されている。第１の用凹部内に下部電極が充填され、配線溝内に第１の配線が充填されている。層間絶縁膜の上にエッチングストッパ膜とビア層絶縁膜とが配置されている。第１のビアホールが、ビア層絶縁膜及びエッチングストッパ膜を貫通し、第１の配線の上面まで達し、その内部に第１のプラグが充填されている。平面視において下部電極と少なくとも部分的に重なる第２の用凹部が、ビア層絶縁膜に形成されている。上部電極が、第２の用凹部の底面と側面とを覆う。上部電極、エッチングストッパ膜、及び下部電極が、キャパシタを構成する。ビア層絶縁膜の上に、第１のプラグに接続された第２の配線が形成されている。 （もっと読む）

【課題】配線形成のＣＭＰ工程において下層配線による凹凸の影響を簡便に評価できる評価用基板や評価方法を提供することである。
【解決手段】半導体素子における上下方向に複数の配線を形成する為に行われるＣＭＰの条件を評価する為に用いられる評価用基板であって、
基板と、
前記基板に形成された深さがＡの第１の溝と、
前記第１の溝と同じ基準面から前記基板に形成された深さがＢの第２の溝と、
前記第１の溝及び第２の溝に設けられた配線の材
とを具備してなり、
（前記第１の溝の深さＡ）：（前記第２の溝の深さＢ）＝１：１．０５〜１．６０である。 （もっと読む）

【課題】メッキ促進層を有する半導体構造物を作る方法を提供する。
【解決手段】半導体構造物を作る方法であって、半導体の層の上に層間誘電体（ＩＬＤ）層を形成させる工程と、前記ＩＬＤの上に導電性のメッキ促進層（ＰＥＬ）を形成する工程と、前記ＩＬＤとＰＥＬとをパターン化する工程と、前記ＩＬＤとＰＥＬとによって形成される前記パターンの中にシード層を堆積する工程と、前記シード層の上に銅をメッキする工程と、を含む方法が開示される。ＰＥＬはウエハ全体にわたる抵抗を低下させ、銅のメッキを容易にする働きをする。好ましくは、ＰＥＬは光学的に透明な導電性の層である。 （もっと読む）

【目的】配線とバリアメタル界面のコロージョンを抑制する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、開口部が形成された基板上にバリアメタル膜を形成するバリアメタル膜形成工程（Ｓ１０８）と、バリアメタル膜が前記基板表面と前記開口部の内壁に形成された後、前記バリアメタル膜上に銅含有膜を形成するめっき工程（Ｓ１１２）と、前記銅含有膜と前記バリアメタル膜とが露出した状態で、前記基板に電圧を印加しながら前記銅含有膜と前記バリアメタル膜とを研磨する研磨工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【課題】ヒューズ上の絶縁膜の厚みの増加を抑制しつつ、最上層の配線による段差を効果的に低減できる半導体装置を提供する。
【解決手段】半導体装置１０は、半導体基板１１上に３層の配線１６，２４，３１を備える。最上層の第３層配線３１の側面上に縁部を有する、高密度プラズマＣＶＤで形成された絶縁膜（ＨＤＰ膜）３２と、素子形成領域４１で、第３層配線３１間のＨＤＰ膜３２上に形成され、改質されたＳＯＧ膜から成るシリコン酸化膜３３と、ＨＤＰ膜３２及びシリコン酸化膜３３上を覆って形成されたパッシベーション膜３４とを備える。 （もっと読む）