【課題】ウエハ外周部でのＬｏｗ−ｋ膜の保護を確実に行うとともに、ウエハ上のチップの有効面積を向上させる。
【解決手段】ウエハ上に第１の低誘電率膜を配置し、第１の低誘電率膜のエッジが、ウエハ円周に沿った第１エッジ位置に一致するように形成するステップと、第１の低誘電率膜よりもガス透過率の低い第１保護膜を、第１の低誘電率膜上、第１の低誘電率膜のエッジ上、およびウエハ上にそれぞれ接して配置し、第１保護膜のエッジが、第１エッジ位置より外側の第２エッジ位置と一致するように形成するステップと、第１保護膜上に第２の低誘電率膜を配置し、第２の低誘電率膜のエッジが、第１エッジ位置より内側に形成するステップと、 第２の低誘電率膜よりもガス透過率の低い第２保護膜により第２の低誘電率膜上および第２の低誘電率膜のエッジ上を覆い、第２保護膜のエッジを第２エッジ位置と一致するように形成するステップとを含む。 （もっと読む）

【課題】ワード線電極へのコンタクトの加工工程を短縮してコスト削減を可能とする、メモリセルを三次元的に積層した不揮発性半導体記憶装置を提供すること。
【解決手段】本発明の不揮発性半導体記憶装置１は、基板と、前記基板表面上方に配設され、且つメモリセルが形成される領域において平板状の形状を有する第１のワード線と、前記第１のワード線表面上方に配設された平板状の第２のワード線と、前記第１及び第２のワード線と駆動回路とを接続する複数のメタル配線と、前記第１及び第２のワード線と前記複数のメタル配線とを接続する複数のコンタクトと、を有し、前記第１のワード線の前記コンタクトが形成されるコンタクト領域は、前記第２のワード線の前記コンタクトが形成されるコンタクト領域まで引き出された前記第１のワード線の表面上に設けられていることを特徴としている。 （もっと読む）

【課題】ダブルパターニングされたパターンの電気的特性をコントロール可能な半導体素子及びそのパターンコントロール方法を提供する。
【解決手段】半導体素子１００の第一パターン１３１と第二パターン１３２とは、それぞれ異なるＣＤを有する。コントロール回路１５０は、第一パターン１３１及び第二パターン１３２を含む二つ以上のパターンを、最適の動作状態で動作するようにコントロールする。かかるパターンは、各パターンのＣＤに基づいてコントロール回路１５０の提供する信号により、個別にコントロールされる。コントロール回路１５０の信号は、各パターンに提供される際に大きさまたは印加時間を調節してコントロールされる。半導体素子１００の第１パターン１３１は第１パターン１３１のＣＤに基づいて最適の状態で駆動させられ、第２パターン１３２は第２パターン１３２のＣＤに基づいて最適の状態で駆動させられる。 （もっと読む）

【課題】静電気等によるパターンの破損を回避できるとともに、ＳＥＭによる検査やＦＩＢによる修正プロセスで静電気による問題が発生することがないフォトマスク及びそのフォトマスクを使用した半導体装置の製造方法を提供する。
【解決手段】半導体基板切断時のスクライブラインの内側に対応するチップ領域には回路パターン２２と耐湿リングパターン２３とが配置されており、スクライブラインの外側に対応する遮光領域には補完パターン２４が配置されている。耐湿リングパターン２３はその一部が欠落しており、補完パターン２４は耐湿リング２３の欠落部２５に対応する形状を有している。このフォトマスク２０を使用してステップアンドリピート露光を行うと、フォトレジスト膜に転写された耐湿リングパターン２３の欠落部２５に補完パターン２４が転写され、リング状に閉じた耐湿リングを形成することができる。 （もっと読む）

【解決手段】エッチングチャンバ内で炭素系マスクを介して超高アスペクト比フィーチャの誘電体を選択的エッチングするための方法が提供されている。フルオロカーボン含有分子および酸素含有分子を含むエッチングガスの流れが、エッチングチャンバに供給される。パルスバイアスＲＦ信号が供給される。エッチングガスをプラズマに変換するために、励起ＲＦ信号が供給される。 （もっと読む）

【課題】パッドの補強を行いつつパッド近傍の構造を小型化できる半導体装置および半導体装置の製造方法を提供する。
【解決手段】下層配線の形成には、ハーフトーンマスクを用いて細いパターンを形成し、パッド４８直下に位置するパッドと下層配線とを連絡する配線５０と、パッドと接続するパッド補強用配線５２とを、ノーマルフォトマスクを用いて大きい幅で形成する。これにより、マスク重なりマージンを設けることなくパッド下の配線を形成出来、高強度を維持しながらパッド近傍構造の小型化を図ることが出来る。 （もっと読む）

【課題】半導体装置の形成および半導体装置の電気的接点形成について安価な方法を提供する。
【解決手段】インクジェット印刷による印刷マスク２１２を用いてビアおよびピラーを形成する。印刷マスクは懸濁金属ナノ粒子を含む液滴２０８により形成される。マスク形成およびその後の導電性構造の形成の両方において同じ金属ナノ粒子を利用することにより製造プロセスが簡素化される。また金属ナノ粒子を用いることにより、印刷液滴の大きさよりかなり小さい構造を形成できる。 （もっと読む）

【課題】 ダミー配線やデポ性ガスの添加を用いずに、配線幅や形状が安定したアルミ合金のエッチングを提供する。
【解決手段】 フォトレジスト３にレジストが薄い部分と厚い部分からなるレジストの溝３１を形成し、ウエハ上のレジスト表面積を増やすことで、デポジション成分をレジストから供給し、配線幅や形状が安定したアルミ合金のエッチングを提供する。 （もっと読む）

【課題】活性領域パタンの角に丸みが生じることにより、活性パタン上に配置されるゲートパタン面積が変動し、これによりトランジスタ特性が変動してしまうという問題を解決できる半導体装置の製造方法を提供する。
【解決手段】外角のコーナ部を形成して隣接する２辺のパタンと、密集配置の周期的パタンとを同一の層に備える半導体装置の製造方法は、（ａ）前記２辺のパタンを分割した第１の辺を含む第１の分割パタンと、前記周期的パタンを間引いた第１の間引きパタンとに対応した領域を、第１のマスクパタンを持つ第１のマスクで露光する工程と、（ｂ）前記２辺のパタンを分割した第２の辺を含む第２の分割パタンと、前記周期的パタンを間引いた第２の間引きパタンとに対応した領域を、第２のマスクパタンを持つ第１のマスクで露光する工程とを備える。 （もっと読む）

【課題】 アライメントマークや埋め込み配線等に形成される段差部に研磨材が残存して半導体装置の特性を悪化させるのを良好に防止することができる半導体装置及びその製造方法を提供する。
【解決手段】 第１材料で形成された第１材料層１２内に所定の第１平面視パターン２１で掘り込まれた溝内に、第１材料とは異なる第２材料の第２材料層１５’が埋め込み形成された構造を有し、第２材料層１５’上の一部または全部の第１平面視パターン２１の中央付近に、第１材料層１５’の表面の高さから半導体基板１１側に向けて所定の段差を有する段差部１６が形成される半導体装置１０であって、段差部１６の第２平面視パターン２２における内角の角度が１８０度未満である第１角部２２ａ夫々が曲線状となるように、第１角部２２ａ夫々に対応する第１平面視パターン２１の第２角部２１ａ夫々が、曲線状に形成されている。 （もっと読む）

【課題】レジストを使用することなく、薄膜加工を簡単な工程で精度良く行う方法を提案する。また、低コストで半導体装置を作製する方法を提案する。
【解決手段】基板上に第１の層を形成し、第１の層上に剥離層を形成し、剥離層側から剥離層に選択的にレーザビームを照射して一部の剥離層の付着力を低減させる。次に、付着力が低減された剥離層を除去し、残存した剥離層をマスクとして第１の層を選択的にエッチングする。また、基板上に剥離層を形成し、少なくとも剥離層に選択的に第１のレーザビームを照射して一部の剥離層の付着力を低減させる。次に、付着力が低減された剥離層を除去する。次に、残存した剥離層上に第１の層を形成し、残存した剥離層に第２のレーザビームを照射して残存した剥離層の付着力を低減させ、残存した剥離層及び当該剥離層に接する第１の層を除去する。 （もっと読む）

【課題】表面にパッド電極を有する半導体装置の製造歩留まりを向上させる。
【解決手段】半導体基板上にトレンチ型ゲート構造の縦型ＭＩＳＦＥＴを形成し、ゲート配線及びソース配線を形成してから、最上層の表面保護膜をスピンコート法で形成する。それから、ゲートパッド電極形成予定位置に開口部２８ａを有するレジストパターンＲＰ１を表面保護膜上に形成し、レジストパターンＲＰ１をエッチングマスクとして表面保護膜をエッチングすることで表面保護膜に開口部２９ａを形成する。開口部２９ａから露出されるゲート配線により、ゲートパッド電極が形成される。レジストパターンＲＰ１の開口部２８ａの平面形状は、四角形状をベースとするが、後で半導体チップとなる半導体装置領域１０Ａの角部４４ａに最も近い部分を、丸みを持たせて、その角部４４ａから離れる方向に後退させた形状とする。 （もっと読む）

【課題】本発明は、液晶表示装置に係り、特に、液晶表示装置用アレイ基板とその製造方法に関する。
【解決手段】本発明は、液晶表示装置用アレイ基板にデータ配線と薄膜トランジスタを構成する時、アクティブ層がデータ配線の外側及びゲート電極の外側へと露出されないように構成することを特徴とする。また、前述した構成を含む液晶表示装置用アレイ基板を、３マスク工程によって製作する。従って、本発明による液晶表示装置は、前記アクティブ層に光による光電流が発生しないので、波状ノイズ及び薄膜トランジスタの漏洩電流の特性を最小化する長所があって、マスク工程の単純化により費用及び時間を節約することができる。 （もっと読む）

【課題】画素電極と直接接続でき、しかも、約２５０℃といった比較的低い熱処理温度を適用した場合でも充分に低い電気抵抗率と優れた耐熱性とを兼ね備えた配線材料を有する薄膜トランジスタ基板を提供する。
【解決手段】薄膜トランジスタと透明画素電極を有し、Ａｌ合金膜と酸化物導電膜が、高融点金属を介さずに直接接続しており、その接触界面にＡｌ合金成分の一部または全部が析出もしくは濃化して存在する薄膜トランジスタ基板であって、Ａｌ合金膜は、合金成分として、グループαに属する元素を０．１〜６原子％、およびグループＸに属する元素を０．１〜２．０原子％の範囲で含有するＡｌ−α−Ｘ合金からなり、グループαは、Ｎｉ，Ａｇ，Ｚｎ，Ｃｕ，Ｇｅの少なくとも一種、グループＸは、Ｍｇ，Ｃｒ，Ｍｎ，Ｒｕ，Ｒｈ，Ｐｄ，Ｉｒ，Ｐｔ，Ｃｅ，Ｐｒ，Ｔｂ，Ｓｍ，Ｅｕ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｄｙの少なくとも一種である。 （もっと読む）

【課題】エッチングプロセスのゆらぎによるばらつきを抑制することのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に、第１の材料膜を介して第２の材料膜を形成する膜形成工程と、前記第２の材料膜を所定のパターンにするパターン化工程と、所定のパターンにされた前記第２の材料膜の幅をエッチングにより細めるスリミング工程と、前記第１の材料膜をエッチングして、幅を細めた前記第２の材料膜のパターンを前記第１の材料膜に転写する第１の材料膜エッチング工程と、エッチングされた前記第１の材料膜の幅を測定する測定工程と、測定した前記第１の材料膜の幅に基づき、前記第１の材料膜の幅を所定の幅にする寸法調整工程と、を含むことを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】格段が数１００μｍ程度の深さの多段の溝など、各々が数１００μｍ程度の寸法を備える複数の部分から構成された微細構造体が、より高い精度で形成できるようにする。
【解決手段】公知のフォトリソグラフィ技術により、貼り付けられた感光性レジスト膜１０４に開口パターン１４１が形成された状態とする。次に、開口パターン１４１が形成された感光性レジスト膜１０４をマスクとしたドライエッチングにより、半導体基板１０１の溝１０３の底部を選択的にエッチング除去し、溝１０３と同じ方向に延在する溝１０６が、溝１０３の底部に形成された状態とする。 （もっと読む）

【課題】 所望の形状の微細パターンを有する半導体装置の製造方法を提供することを目
的とする。
【解決手段】 下地膜１００上に炭素を含む第一の膜１０１を形成し、第一の膜１０１を
加工して第一のパターン１０５を形成し、第一のパターン１０５を覆うように下地膜１０
０上に第二の膜１０６を形成し、第二の膜１０６を加工して第一のパターン１０５側壁部
に第二のマスクパターン１０７を形成し、第一のパターン１０５を除去した後、第二のマ
スクパターン１０７をマスクに下地膜１００を加工することにより、下地膜１００に所望
の形状の配線パターンを形成する。 （もっと読む）

【課題】ＭＯＳトランジスタなどの電子デバイスを形成する方法であって、比較的安価で時間のかからない処理技術の提供。
【解決手段】基板１０上に複数の半導体アイランド３１，３５を形成するステップと、半導体アイランドの第１のサブセット３１上に或いはそれよりも上側に第１の誘電体層６０を印刷するとともに、随意的に半導体アイランドの第２のサブセット３５上に或いはそれよりも上側に第２の誘電体層６５を印刷する。第１の誘電体層６０は第１のドーパントを含み、（随意の）第２の誘電体層６５は第１のドーパントとは異なる第２のドーパントを含む。誘電体層６０，６５、半導体アイランド３１，３５及び基板１０は、第１のドーパントを半導体アイランドの第１のサブセット３１中へ拡散させ、且つ存在する場合には第２のドーパントを半導体アイランドの第２のサブセット３５中へ拡散させるように十分にアニールされる。 （もっと読む）

【課題】本発明は、ポリチオフェン誘導体を用いた導電性パターンを有する導電性パターン基板およびその製造方法であって、ポリチオフェン誘導体の特性が劣化しにくい導電性パターン基板およびその製造方法を提供することを主目的とする。
【解決手段】本発明は、基板と、上記基板上に形成され、導電性を有するポリチオフェン誘導体を含有するポリチオフェン層とを有し、上記ポリチオフェン層が、導電性を有する導電性部と、導電性を有さない非導電性部とを有することを特徴とする導電性パターン基板を提供することにより、上記目的を達成する。 （もっと読む）

【課題】半導体装置のゲートパターンの寸法精度を高める。
【解決手段】複数のゲートパターンを含む所定のパターンを形成する際に、微細ゲートパターンとそれ以外のパターンとに分類し（Ｓ１０２）、被加工膜上に、ハードマスク膜を形成する（Ｓ１０６）。つづいて、ハードマスク膜上に微細な第１のパターンを有する第１のレジスト膜を形成してハードマスク膜をパターニングする（Ｓ１０８）。その後、ハードマスク膜上に別のパターンを有するレジスト膜を形成して、ハードマスク膜とレジスト膜とをマスクとして被加工膜を選択的にドライエッチングする（Ｓ１１０およびＳ１１２）。 （もっと読む）